JP2009521798A - 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール - Google Patents

半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール Download PDF

Info

Publication number
JP2009521798A
JP2009521798A JP2008547114A JP2008547114A JP2009521798A JP 2009521798 A JP2009521798 A JP 2009521798A JP 2008547114 A JP2008547114 A JP 2008547114A JP 2008547114 A JP2008547114 A JP 2008547114A JP 2009521798 A JP2009521798 A JP 2009521798A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor package
semiconductor
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008547114A
Other languages
English (en)
Inventor
ヒュン キュ チョイ，
ホン コー，コー
Original Assignee
ヒュン キュ チョイ，
ホン コー，コー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050129182A external-priority patent/KR20060004885A/ko
Priority claimed from KR1020060077933A external-priority patent/KR100820913B1/ko
Application filed by ヒュン キュ チョイ，, ホン コー，コー filed Critical ヒュン キュ チョイ，
Priority claimed from PCT/KR2006/005654 external-priority patent/WO2007075007A1/en
Publication of JP2009521798A publication Critical patent/JP2009521798A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device

Abstract

軽薄短小化され、工程が単純化可能な半導体パッケージが開示される。本発明の半導体パッケージは、上面の上に搭載される半導体チップを支持する搭載部と、周縁部に沿って複数のボンドパッドが形成され、前記搭載部の上に貼着される半導体チップと、前記半導体チップの側壁から離れて配置され、前記半導体チップの高さよりも大きな高さを有する複数のリードと、前記搭載部と前記導電性リードを固定すると共に、前記リードの上面及び下面を露出させながらパッケージの底面及び側壁を封止する封止材と、前記半導体チップのボンドパッドと前記リードの露出された上面を連結するボンドワイヤーと、前記半導体チップとの間に一定の空間を形成しながら前記リードの上に貼着された透明板と、を備える。
【選択図】図３Ａ

Description

本発明は半導体パッケージに関する。さらに詳しくは、イメージセンサー用の半導体チップを備える半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュールに関する。
最近急成長中の携帯電話用のカメラやＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）カメラの用途に汎用される光検出素子であるＣＩＳ（ＣＭＯＳ
Ｉｍａｇｅ Ｓｅｎｓｏｒ）用の半導体チップを搭載したパッケージをプリント回路基板（ＰＣＢ）の上に実装するに当たって、高機能化及び軽薄短小化への消費者のニーズに応じて、チップサイズパッケージとして好適な半導体パッケージについての研究がなされている。
この種のイメージセンサー用のチップサイズパッケージとして、従来には、セラミックパッケージ及びプラスチックパッケージを主として用いていた。
図１は、従来のイメージセンサー用のセラミックパッケージの一例を示す断面図である。
図１を参照すると、セラミック製のパッケージ底部１１ａの上に半導体チップ１２がエポキシ系の接着剤１６により搭載されている。半導体チップ１２の上面の周縁部に沿って複数のボンドパッド１２ａが形成されている。パッケージ底部１１ａには複数の外部リード１５と内部リード１７が形成されている。前記外部リード１５はプリント回路基板（図示せず）の特定の回路と電気的に接続可能な接触部の役割を果たし、内部リード１７は半導体チップ１２の上部の周縁部に沿って形成された複数のボンドパッド１２ａとボンドワイヤー１３により電気的に接続可能な接触部の役割を果たす。半導体チップ１２から離れてセラミック製のパッケージ壁体部１１ｂが形成され、パッケージ壁体部１１ｂの上側にはガラスなどの透明板１４が形成されている。
しかしながら、上記の如き従来のセラミックパッケージはその構造が複雑であるため、軽薄短小化を実現するのに限界があり、セラミックパッケージが高価である他、単品単位の生産であるために製造コストが高いという限界がある。
図２は、従来のイメージセンサー用のプラスチックパッケージの一例を示す断面図である。
図２を参照すると、外部リード２５を有するＥＭＣ（Ｅｐｏｘｙ
Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）封止材２１の中央の平坦面の上に半導体チップ２２が接着剤２６により搭載されている。半導体チップ２２の上面の周縁部に沿って複数のボンドパッド２２ａが形成されている。前記外部リード２５は前記封止材２１を貫通してパッケージの内部空間に露出されて内部リード端部２７を形成し、ボンドワイヤー２３により内部リード端部２７と半導体チップ２２上のボンドパッド２２ａが電気的に接続される。なお、半導体チップ２２から離れて封止材２１の内壁の段差部の上にガラスなどの透明板２４が形成されている。
しかしながら、上記の如き従来のイメージセンサー用のプラスチックパッケージもその構造が複雑であるため、軽薄短小化を実現するのに限界がある。
これらの理由から、従来のイメージセンサー用の半導体パッケージに比べて軽薄短小化され、製造工程が単純化され、量産に有利である他、生産コストを節減可能なイメージセンサー用の半導体パッケージが望まれている。
本発明は上記事情に鑑みてなされたものであり、その目的は、軽薄短小化された半導体パッケージを提供するところにある。
本発明の他の目的は、前記軽薄短小化された本発明の半導体パッケージを単純に且つ安価に製造可能な半導体パッケージの製造方法を提供するところにある。
本発明のさらに他の目的は、前記軽薄短小化された本発明の半導体パッケージを用いたイメージセンサー用の半導体パッケージモジュールを提供するところにある。
前記本発明の目的を達成するために、本発明の一形態による半導体パッケージは、上面の上に搭載される半導体チップを支持する搭載部と、周縁部に沿って複数のボンドパッドが形成され、前記搭載部の上に貼着される半導体チップと、前記半導体チップの側壁から離れて配置され、前記半導体チップの高さよりも大きな高さを有する複数の導電性リードと、前記搭載部と前記導電性リードを固定すると共に、前記リードの上面及び下面を露出させながらパッケージの底面及び側壁を封止する封止材と、前記半導体チップのボンドパッドと前記リードの露出された上面を連結するボンドワイヤーと、を備える。
一方、前記半導体チップとの間に一定の空間を形成しながら前記リードの上に貼着された透明板を含むことができ、前記透明板の代わりに金属またはプラスチック類などの不透明な板を用いてもよい。前記一定の空間内に透明物質、例えば、透明エポキシが充填されて半導体チップを封止してもよい。半導体チップの上に透明物質が充填された場合、透明板を形成しても、形成しなくてもよい。
前記搭載部は前記封止材と同じ物質、例えば、ＥＭＣにより一体化されたものであってもよく、前記リードと同じ物質、例えば、リードフレームパッドよりなり、前記リードと分離されたものであってもよい。
前記リードの露出された上面及び下面の上にはめっき層がさらに形成され、前記ボンドワイヤーが前記上面に形成されためっき層と連結されてもよく、前記めっき層は前記リードの上面の全体または一部に形成可能である。
前記リードを除く部分または前記めっき層が形成されていない前記リードの上面の上に前記封止材が延在した形で突出部が形成されてもよい。前記リードの上面の一部にのみ形成されためっき層はボンドワイヤーとの連結が容易になるように前記リードの上面の上において前記半導体チップに隣り合う個所に形成されることが好ましく、前記封止材の突出部が前記上面の上に形成された前記めっき層を覆うように延在されてもよい。
一方、前記半導体チップは前記搭載部の上面の上に接着剤により貼着され、前記半導体チップの周りに沿って前記接着剤が前記リードに向かってオーバーフローすることを防ぐために、前記封止材の突出爪または封止材が半導体チップに向かって突出された突出部がさらに形成されてもよい。
一方、前記本発明の他の目的を達成するために、本発明の他の形態による半導体パッケージの製造方法は、内側の空間に向かって突出された複数のリードを含む単位ユニットが複数形成されたリードフレームを用意するステップと、前記各単位ユニットにおいて前記リードの上面及び底面を露出させながらパッケージの側壁及び底面を封止するように封止材によりモールドするステップと、を含む。次いで、前記リード間の前記パッケージの底面の上に複数のボンドパッド付き半導体チップを貼着し、前記リードと前記半導体チップのボンドパッドとの間をワイヤーボンドした後、前記半導体チップとの間に一定の空間を形成しながら前記リードの上に透明板を貼着する。次いで、シンギュレーション工程を行うことにより、前記各単位ユニット別にパッケージを形成する。
前記リードフレームは前記リードと分離され、前記リード間に配置されるリードフレームパッドを備えてもよく、このとき、前記半導体チップは前記リードフレームパッドの上に貼着され、リードフレームパッドを備えていない場合にはモールド工程中に形成される封止材の底面の平坦面の上に貼着可能である。
前記モールドするステップ後、前記半導体チップを貼着するステップ前に、前記リードの露出された上面に、接着力を強めるためのめっき層を形成するステップをさらに含んでもよい。また、前記透明板を貼着した後、前記リードの露出された下面の上に半田めっき層を形成するステップをさらに含んでもよい。
他の方法として、前記モールドするステップ後、前記半導体チップを貼着するステップ前に、前記リードの露出された上面と下面に同時にめっき層（例えば、ＰＰＦ（Ｎｉ／Ｐｄ／Ａｕ）などの層を有する）を形成する方法が挙げられる。
前記透明板は前記各単位ユニット別に分離されたものを貼着したり、前記リードフレームの全体に亘って分離されていない透明板を貼着した後、前記シンギュレーション工程中に各単位ユニット別に分離してもよい。
一方、本発明の前記目的を達成するために、本発明のさらに他の形態によるイメージセンサー用の半導体パッケージモジュールは、プリント回路基板、前記プリント回路基板の上に搭載されたイメージセンサー用の半導体パッケージ及び前記半導体パッケージの上側に配置されるレンズホルダーを備える。ここで、前記半導体パッケージは、上面の上に搭載される半導体チップを支持する搭載部と、周縁部に沿って複数のボンドパッドが形成され、前記搭載部の上に貼着される半導体チップと、を備える。さらに、前記半導体チップの側壁から離れて配置された複数のリードと、前記搭載部と前記導電性リードを固定すると共に、前記リードの上面及び下面を露出させながらパッケージの底面及び側壁を封止する封止材と、前記半導体チップのボンドパッドと前記リードの露出された上面を連結するボンドワイヤーと、前記半導体チップとの間に一定の空間を形成しながら前記リードの上に貼着された透明板と、を備える。
前記レンズホルダーは前記半導体パッケージの前記リードの上面の上に貼着されてもよく、前記プリント回路基板の上に直接的に搭載されてもよい。
本発明の前記目的を達成するために、本発明のさらに他の形態による半導体パッケージは、複数のボンドパッドが形成されている半導体チップと、前記半導体チップの側壁から離れて配置され、下面が前記半導体チップの下面と実質的に面一になる複数のリードと、前記半導体チップのボンドパッドと前記複数のリードを電気的に接続する複数のボンドワイヤーと、前記半導体チップの下面及び前記リードの下面を露出させながら前記半導体チップ、ボンドワイヤー及びリードを固定して封止する封止材と、を備える。
好ましくは、前記封止材は透明物質であり、前記封止材は、前記リードの上面以上の高さに形成されてもよい。また、前記リードの高さは前記半導体チップの高さよりも大きくても小さくてもよい。
一方、前記リードの露出された上面及び下面の上にはそれぞれ上部めっき層及び下部めっき層がさらに形成されており、前記ボンドワイヤーが前記上面に形成された上部めっき層と連結され、前記半導体チップの下面には半導体チップパッドがさらに形成されており、前記半導体チップパッドの下面と前記リードの下面が実質的に面一になってもよい。また、前記半導体パッケージは接着剤により２以上が垂直に積層されていてもよい。
一方、前記本発明の他の目的を達成するために、本発明のさらに他の形態による半導体パッケージの製造方法は、内側空間に向かって突出された複数のリードを含むリードフレームを用意した後、前記リードフレームの下面の上にテープを貼着する。次いで、前記リードフレームの内側空間内において露出された前記テープの上に半導体チップを貼着した後、前記リードと前記半導体チップを電気的に接続するためにボンドワイヤーによりワイヤーボンドを行う。次いで、前記リード、ボンドワイヤー及び半導体チップを封止するように封止材によりモールドした後、前記半導体チップから前記テープを除去する。
前記リードフレームの下面の上にテープを貼着する前に、前記リードの上面及び下面にそれぞれ上部めっき層及び下部めっき層を形成するステップをさらに含んでもよく、前記テープを除去する前に、リードフレームをシンギュレーションして単位パッケージに分離してもよい。
一方、前記本発明の目的を達成するために、本発明のさらに他の形態によるイメージセンサー用の半導体パッケージモジュールは、半導体パッケージと前記半導体パッケージの上側に配置されるレンズホルダーを備え、前記半導体パッケージは、複数のボンドパッドが形成されている半導体チップと、前記半導体チップの側壁から離れて配置され、下面が前記半導体チップの下面と実質的に面一になる複数のリードと、前記半導体チップのボンドパッドと前記複数のリードを電気的に接続する複数のボンドワイヤーと、前記半導体チップの下面及び前記リードの下面を露出させながら前記半導体チップ、ボンドワイヤー及びリードを固定して封止する封止材と、を備える。
また、前記半導体パッケージが貼着されるプリント回路基板をさらに備え、前記プリント回路基板には前記半導体パッケージの形成された前記半導体チップのサイズよりも大きな開口部が形成され、前記半導体パッケージが前記プリント回路基板の下面に貼着されてもよい。
本発明は半導体パッケージ、特に、イメージセンサー用の半導体パッケージモジュールに汎用可能である。特に、本発明によれば、軽薄短小化された半導体パッケージを単純に且つ安価に製造することができる。
以下、添付図面に基づき、本発明の好適な実施形態を詳述する。
後述する実施形態は種々の形態に変形可能であり、本発明の範囲が後述する実施形態に限定されるものではない。本発明の実施形態は当業界における通常の知識を持った者に本発明をより完全に説明するために提供されるものである。本発明の実施形態を説明する図面において、ある層や領域の厚さは明細書の明確性のために誇張されており、図中、同じ符号は同じ要素を指し示す。また、ある層が他の層または基板の「上部」にあると記載されている場合、前記ある層が前記他の層または基板の上部に直接的に存在することもあり、これらの間に第３の層が挟まれていることもある。
図３Ａ、３Ｂ及び３Ｃは、本発明の一実施の形態によるイメージセンサー用の半導体パッケージを示す断面図、平面図及び底面図である。図３Ｂは、図３Ａにおいて透明板３４を貼着する前、または、上部めっき層３８を形成する前の平面図であり、図３Ｃは、パッケージの底面または下部めっき層３７を形成する前を示す底面図である。基本的に、上部めっき層３８及び下部めっき層３７はリード３５の露出された部分の上にめっきされる。
図３Ａから図３Ｃを参照すると、パッケージの底部は一定の厚さと平らな上面を有する封止材３１から構成される。パッケージの側壁部はパッケージの底部の各辺から一定の高さに形成される。前記パッケージの側壁部は一定の高さを有する複数のリード３５と、これらのリード３５を固定する封止材３１と、から構成される。パッケージの底部を構成する封止材３１と側壁部を構成する封止材３１は一体に形成されており、例えば、エポキシモールドコンパウンド（ＥＭＣ）物質を用いてパッケージの底部と側壁部を封止するように構成される。封止材３１により封止・固定されるリード３５の上面及び下面は封止材３１により封止されることなく、露出される。パッケージの底部を構成する封止材３１は搭載部の役割を果たし、その上面の上には半導体チップ３２が接着剤３６を用いて搭載されている。前記接着剤３６としては、例えば、エポキシ系の接着剤を用いる。
一方、前記半導体チップ３２の周りに離れて配置される前記リード３５の高さは、少なくとも前記半導体チップ３２の高さよりも大きいことが好ましく、より好ましくは、前記半導体チップ３２の高さに対応して前記リード３５の上面の高さが前記搭載部の上に搭載される半導体チップ３２の上面の高さよりも高い位置にあるように前記リード３５の高さ及び／または前記搭載部の高さを適切に選択して用いることができる。
前記半導体チップ３２には、携帯電話用のカメラやＣＣＤ用のカメラにおいて用いられる光検出素子であるＣＭＯＳイメージセンサーが形成されている。半導体チップ３２の上面には周縁部に沿って外部回路と電気的に接続可能な複数のボンドパッド３２ａが形成されている。前記複数のボンドパッド３２ａはボンドワイヤー３３により前記露出されたリード３５の上面と電気的に接続される。本発明においては、アルミニウム、金などよりなるボンドワイヤー３３との接着力を高めるために、金、銀などの金属よりなる上部めっき層３８をリード３５の露出された上面の上に形成する。図３Ｂ中、符号「３５（３８）」はリード３５の上に上部めっき層３８が形成されている場合を示している。一方、リード３５の露出された下面の上には半田ペースト層（図８における７１）との半田接着力を高めるために、例えば、ＳｎＰｂ半田めっき層よりなる下部めっき層３７が形成される。
上部めっき層３８の上に接着剤３９により光を透過可能なガラスなどの透明板３４が貼着されることにより、内部に一定の密封空間３０を有するイメージセンサー用のリードレス半導体パッケージが形成される。
図３Ｄは、図３Ａに対応する本発明の他の実施形態によるイメージセンサー用の半導体パッケージを示す断面図である。
図３Ｄは、図３Ａに類似しているが、半導体チップ３２が搭載される封止材３１の底部の上面の周縁部に沿って封止材突出爪３１ｃが形成されているという点で相違点がある。前記突出爪３１ｃは、半導体チップ３２を封止材３１の底部の上面に貼着するときに、接着剤３６がＡｇエポキシ系などの導電性接着剤である場合、オーバーフローされて隣り合うリード３５と接触連結されて電気的なショートが発生することが防ぐためのものである。
図４Ａ、４Ｂ及び４Ｃは、本発明の他の実施形態による半導体パッケージを示す断面図、平面図及び底面図である。図４Ｂは、図４Ａにおいて透明板３４を貼着する前または上部めっき層３８を形成する前の平面図であり、図４Ｃは、パッケージの底面図である。図３Ａから図３Ｄと同じ構成要素には同じ図面符号を付しており、同じ構成要素についての詳細な説明は一部省略される。
図４Ａから図４Ｃを参照すると、パッケージの底部の中央には一定の厚さと平らな上面を有するリードフレームパッド３５ａが形成される。前記リードフレームパッド３５ａは前記リード３５と同じ材質から形成され、半導体チップ３２を安全に搭載すると共に、半導体パッケージの軽薄短小化を図るために前記リード３５の高さよりも低くなるようにハーフエッチングされる。パッド３５ａの各角部にはリードフレームの本体に連結するためのリードフレーム連結バー３５ｂが形成されている。パッケージの側壁部はパッケージの底部の各辺から一定の高さに形成される。前記パッケージの側壁部は一定の高さを有する複数のリード３５と、これらのリード３５を固定する封止材３１と、から構成される。パッケージの底部と側壁部は、前記パッド３５ａ、連結バー３５ｂ及びリード３５を固定・封止する封止材３１により一体に形成される。封止材３１により封止・固定されるリード３５の上面及び下面は封止材３１により封止されることなく、露出される。パッケージの底部において、パッド３５ａは、半導体チップ３２の搭載部の役割を果たし、搭載部を導電性のパッド３５ａに形成することにより半導体チップ３２に対する支持が堅固になると共に、半導体チップ３２の動作中に発生する熱を外部に効率よく放出する上で有利である。
一方、リード３５の露出された下面の上には半田ペースト層（図８における７１）との半田接着力を高めるために、例えば、ＳｎＰｂ半田めっき層よりなる下部めっき層３７が形成され、同時に、リードフレームパッド３５ａの露出された底面にも下部めっき層３７が形成される。
図４Ｄは、図４Ａに対応する本発明の他の実施形態によるイメージセンサー用の半導体パッケージを示す断面図である。
図４Ｄを参照すると、図４Ａに類似しているが、半導体チップ３２が搭載されるパッド３５ａの上面の周縁部に沿ってパッド３５ａの上面よりも高い封止材突出爪３１ｄが形成されている点で相違点がある。前記突出爪３１ｄは、半導体チップ３２をパッド３５ａの上面に貼着するとき、接着剤３６がＡｇエポキシ系などの導電性接着剤である場合、オーバーフローされて隣り合うリード３５と接触連結されて電気的なショートが発生することを予防するためのものである。
図５Ａ及び５Ｂは、本発明のさらに他の実施形態による半導体パッケージを示す断面図及び平面図である。図５Ｂは、図５Ａにおいて、透明板３４を貼着する前の平面図である。図３Ａから図３Ｄと同じ図面符号は同じ構成要素を示し、同じ構成要素についての具体的な説明は明細書の簡易化のために一部省略する。
図５Ａ及び図５Ｂを参照すると、パッケージの底部及び側壁部は上述した図３Ａとほとんど同様である。但し、この実施形態においては、リード３５の露出された上面の一部にのみ上部めっき層３８が形成され、上部めっき層３８が形成されていない部分には封止材３１が延在した封止材突出部３１ａが形成され、接着剤３９が封止材突出部３１ａの上面の上にのみ形成される。ボンドワイヤー３３によるワイヤーボンド工程が容易に行われるように、前記上部めっき層３８は半導体チップ３２に隣り合う側であり前記リード３５の上面の上に形成される。このため、上部めっき層３８の上には接着剤３９が形成されないため、ボンドワイヤー３３が上部めっき層３８にきちんとボンドされたかどうかを容易に検査することができるというメリットがある。
リード３５の露出された下面の上には半田接着力を高めるために、例えば、ＳｎＰｂ半田めっき層よりなる下部めっき層３７が形成される。
一方、図５Ａには示していないが、接着剤３６のオーバーフローによる電気的なショートを防ぐために、上述した図３Ｄでのように、半導体チップ３２が搭載される封止材３１の搭載部の周縁部に沿って搭載部の上面から一定の高さだけ突出された封止材突出爪がさらに形成されてもよい。
図６は、本発明のさらに他の実施形態による半導体パッケージを示す断面図である。図６を参照すると、図３Ａと比較して、上部めっき層３８の上に別の封止材３１ｂがさらに形成されている。
図７は、本発明のさらに他の実施形態による半導体パッケージとカメラホルダーとの結合状態を示す断面図である。
図７を参照すると、パッケージの底部及び側壁部は上述した図３Ａと類似している。図示はしないが、パッケージの底部は、上述した図４Ａでのように、半導体チップ３２の搭載部としてリードフレームパッド３５ａを用いてもよい。一方、この実施形態においては、リード３５の露出された上面の一部にのみ上部めっき層３８が形成され、上部めっき層３８の上に接着剤３９が形成されて透明板３４を貼着する。上部めっき層３８が形成されていないリード３５の上面には接着剤６１が形成され、レンズホルダー６０が貼着される。レンズホルダー６０にはカメラ用のレンズ６２が結合されている。上述したようにレンズホルダー６０が結合された半導体パッケージは、後述するように、半田ペースト（図８における７１）を介してプリント回路基板の上に搭載可能である。
図８は、図３Ａの半導体パッケージをプリント回路基板７０の上に実装したことを示す断面図である。すなわち、下部めっき層３７の上に半田ペースト７１を形成した後、プリント回路基板７０の上に搭載する。前記半導体パッケージを取り囲んで前記プリント回路基板７０の上にレンズホルダー６０が貼着される。レンズホルダー６０にはカメラ用のレンズ６２が結合されている。
図９Ａは図３Ａの半導体パッケージを製造するためのリードフレームの平面図であり、図９Ｂから図９Ｋは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。図９Ａから図９Ｋに基づき、本発明の一実施形態による半導体パッケージを製造する過程について詳述する。
図９Ａ及び９Ｂを参照すると、複数の単位ユニット８２付きリードフレーム８１が用意される。リードフレームは、銅、銅または銅とその他の鉄、ニッケル化合物が使用可能である。単位ユニット８２には中央の空間３０に向かって一定の長さだけ延びた複数のリードフレームリード３５が形成されている。本発明のリードフレーム８１の厚さ、すなわち、リード３５の厚さは、図３Ａから明らかなように、半導体チップ３２の厚さよりも大きいことが好ましく、数十から数百μｍ以上であってもよい。
図９Ｂ、図９Ｃを参照すると、エポキシモールド工程を行い、ＥＭＣ製の封止材３１を形成する。前記封止材３１は各単位ユニット８２におけるリード３５間の空間３０の下部においてパッケージの底部を形成すると共に、各リード３５間にも充填されてリード３５を固定しながらパッケージの側壁部を形成する。
図９Ｄを参照すると、封止材３１から露出されたリード３５の上面の上にのみ選択的に上部めっき層３８を形成する。
図９Ｅを参照すると、パッケージの底部である前記封止材３１の上面の上に接着剤３６を選択的に形成する。
図９Ｆを参照すると、封止材３１の上に形成された前記接着剤３６の上に半導体チップ３２をダイボンドする。前記半導体チップ３２はイメージセンサー用のチップであって、上面の周縁部に沿って複数のボンドパッド３２ａが形成されたものを用いる。
図９Ｇを参照すると、アルミニウムまたは金などのボンドワイヤー３３により前記封止材３１から露出されたリード３５の上面と前記ボンドパッド３２ａとの間をワイヤーボンドする。
図９Ｈを参照すると、上部めっき層３８の上面の上に接着剤３９を塗布する。
図９Ｉを参照すると、前記各単位ユニット８２別に前記接着剤３９の上にガラスなどの透明板２４を搭載する。
図９Ｊを参照すると、封止材３１から露出されたリード３５の下面の上に下部めっき層３７を形成する。
図９Ｋを参照すると、シンギュレーション工程を通じてリードフレームから各単位パッケージを分離し、図３Ａに示す半導体パッケージの製造を完了する。
図１０Ａから図１０Ｃは、図３Ａの半導体パッケージを製造する他の例の過程を図８ＡのＡ−Ａ’線に沿って切り取って示す断面図である。上述した図９Ｈの段階までは同じ方法により形成される。
図１０Ａを参照すると、上部めっき層３８の上に接着剤３９を形成した後、透明板９０を貼着する。図９Ｉとは異なり、リードフレーム３１の全体に亘って１枚の透明板９０が貼着される。
図１０Ｂを参照すると、封止材３１から露出されたリード３５の下面の上にのみ選択的に下部めっき層３７を形成する。
図１０Ｃを参照すると、シンギュレーション工程を通じてリードフレーム８１から単位パッケージを分離して半導体パッケージの製造工程を完了する。
図１１Ａ、１１Ｂ及び１１Ｃは、本発明のさらに他の実施形態によるイメージセンサー用の半導体パッケージを示す平面図、底面図及び断面図である。図１１Ａ、図１１Ｂにおいては説明の便宜のために上部めっき層１３３及び下部めっき層１３１の図示を省略しており、単にリード１３２の図面番号にその図面番号を併記している。なお、平面図において、たとえ上部が封止材１４０に覆われているが、リード１３２のレイアウト関係を示すために、リード１３２及びボンドワイヤー１３８及び半導体チップ１３４を視認可能にしている。図１１Ｃは、図１１ＡにおけるＢ−Ｂ’線に沿って切り取った断面図である。
図１１Ａから図１１Ｃを参照すると、半導体パッケージの中央には半導体チップ１３４が位置し、半導体チップ１３４を取り囲むように離れて複数のリード１３２が配置されている。半導体チップ１３４の上面には周縁部に沿って複数のボンドパッド１３６が形成されている。各リード１３２の上部面には上部めっき層１３３が形成されており、下面の上には下部めっき層１３１が形成されている。
また、上部めっき層１３３と半導体チップ１３４のボンドパッド１３６はボンドワイヤー１３８により電気的に接続されており、前記リード１３２及び半導体チップ１３４を封止する封止材１４０が形成されている。図１１Ｃに示すように、実質的に半導体チップ１３４の下面とリード１３２の下面、または、リード１３２の下面の上に形成された下部めっき層１３１の下面は面一になっている。
前記封止材１４０は一体に形成されており、例えば、光が透過可能な透明物質である透明エポキシモールドコンパウンド（ＥＭＣ）を用いて形成することができる。一方、この実施形態においては、前記半導体チップ１３４の周りに離れて配置される前記リード１３２の高さは、少なくとも前記半導体チップ１３２の上面の高さよりも大きく形成されている。
前記半導体チップ１３４には携帯電話用のカメラやＣＣＤ用のカメラにおいて用いられる光検出素子であるＣＭＯＳイメージセンサーが形成されている。半導体チップ１３４の上面には周縁部に沿って外部回路と電気的に接続可能な複数のボンドパッド１３６が形成されている。前記複数のボンドパッド１３６はボンドワイヤー１３８により前記露出されたリード１３２の上面と電気的に接続される。本発明においては、アルミニウム、金などよりなるボンドワイヤー１３８との接着力を高めるために、金（Ａｕ）、銀（Ａｇ）などの金属またはＮｉＰｄなどの合金よりなる上部めっき層１３３をリード１３２の露出された上面の上に形成する。
一方、リード１３２の露出された下面の上には前記上部めっき層１３３と同じ物質よりなる下部めっき層１３１が形成されてもよく、半導体パッケージを取り付けるための基板（図示せず）との半田接着力を高めるために、例えば、ＳｎＰｂ半田めっき層が形成されてもよい。上部めっき層１３３として前記金、銀などの金属の代わりに、Ｎｉ、Ｐｄ、Ａｕなどの金属層よりなるＰＰＦ（Ｐｒｅ−Ｐｌａｔｅｄ
Ｆｒａｍｅ）めっき層を用い、下部めっき層１３１としてＳｎＰｂ半田めっき層の代わりに、Ｎｉ、Ｐｄ、Ａｕなどの金属層よりなるＰＰＦめっき層を用いてもよい。
図１２は、図１１Ｃに対応する本発明のさらに他の実施形態によるイメージセンサー用の半導体パッケージを示す断面図である。図１２は図１１Ｃに類似しているが、封止材１４０の高さが半導体チップ１３４の周りに配置されたリード１３２の高さ、またはリード１３２の上面に形成された上部めっき層１３３の表面高さとほとんど同じである点で相違点がある。
図１３は、図１２に対応する半導体パッケージが垂直に接着剤１４２により積層されていることを示すものである。本発明において、垂直に積層される半導体パッケージは２つまたはそれ以上に形成可能である。
図１４は、図１２に対応する半導体パッケージがプリント回路基板１４６の下面に接着剤１４４により取り付けられた状態を示すものである。図１４を参照すると、プリント回路基板１４６には光が透過可能な開口部が形成され、前記開口部はその下に取り付けられる半導体パッケージの半導体チップ１３４よりも広く形成されることが、透光効率の面から好ましい。
図１５は、図１２に対応する半導体パッケージに類似するものであって、図１２とは異なり、半導体チップ１３４の下面とリード１３２の下面が面一に形成され、リード１３２の下面には下部めっき層１３１がさらに形成されている。
図１６は、図１１Ｃに対応する本発明のさらに他の実施形態によるイメージセンサー用の半導体パッケージを示す断面図である。図１６は図１１Ｃに類似しているが、半導体チップ１３４の周りに配置されたリード１３２ａの高さ、または、リード１３２の上面に形成された上部めっき層１３３ａの表面高さが半導体チップ１３４の表面高さよりも低い点で相違点がある。
図１７Ａは、図１１Ｃに対応する本発明のさらに他の実施形態によるイメージセンサー用の半導体パッケージを示す断面図であり、図１７Ｂは底面図である。図１７Ａ及び図１７Ｂは、図１１Ｃお呼び図１１Ｂに類似しているが、リードフレームの形状が異なる。すなわち、リードフレームにおけるリード１３２間の空間にリード１３２と同じ材質からなるものの、高さがリード１３２よりも低いダイパッド１３２ｂが形成され、半導体チップ１３４がダイパッド１３２ｂの上に接着剤（図示せず）により搭載される。このため、リード１３２の下面に下部めっき層１３１ａが形成されるとき、ダイパッド１３２ｂの下面の上にも同様にダイパッドめっき層１３１ａが形成される点で相違点がある。このため、この実施形態においては、リード１３２またはリード１３２の下面の上に形成された下部めっき層１３１の下面とダイパッドめっき層１３１ａが面一になる。
図１８は、本発明のさらに他の実施形態による半導体パッケージとカメラホルダーが結合されたモジュールを概略的に示す断面図である。この実施形態においては、半導体パッケージとして図１１Ｃに示す半導体パッケージを適用した例を示しているが、図１２から図１７Ａに示す他の実施形態の半導体パッケージも適用可能であることは言うまでもない。
図１８を参照すると、半導体パッケージとカメラホルダーとの結合モジュールは、図１１Ｃに示すパッケージにおいて、半導体パッケージの周縁部に沿ってレンズホルダー１５０を接着剤（図示せず）により貼着したような形状を有する。レンズホルダー１５０にはカメラ用のレンズ１５２が結合されている。上記のようにレンズホルダー１５０が結合された半導体パッケージは、プリント回路基板などの基板（図示せず）の上に搭載可能である。
図１９、図２０Ａから図２０Ｆに基づき、本発明の実施形態による半導体パッケージを製造する過程を詳述する。図１９は、図１１Ｃに示す半導体パッケージを製造するためのリードフレームの平面図であり、図２０Ａから図２０Ｆは、図１１Ｃの半導体パッケージを製造する一例の過程を図１９のＣ−Ｃ’線に沿って切り取って示す断面図である。
図１９を参照すると、複数の単位ユニット付きリードフレーム１３０が用意される。リードフレームは、銅、銅または銅とその他の鉄、ニッケル化合物などの導電性物質が使用可能である。単位ユニットには内側空間１３５に向かって一定の長さだけ延びた複数のリードフレームリード１３２が形成されている。本発明のリードフレーム１３０の厚さ、すなわち、リード１３２の厚さは、図１１Ｃから明らかなように、半導体チップ１３４の厚さよりも大きいことが好ましく、数十から数百μｍ以上であってもよい。しかしながら、図１６の実施形態においては、リード１３２ａの厚さが半導体チップ１３４のそれよりも小さくてもよい。
図２０Ａを参照すると、リードフレーム１３０、より具体的には、リード１３２の上面及び下面の上にそれぞれ上部めっき層１３３及び下部めっき層１３１を同じ工程または別途の工程により形成する。上部めっき層１３３はアルミニウム、金などよりなるボンドワイヤー（図２０Ｄにおける１３８）との接着力を高めるために、金（Ａｕ）、銀（Ａｇ）などの金属またはＮｉＰｄなどの合金よりなる上部めっき層１３３をリード１３２の露出された上面の上に形成する。一方、リード１３２の露出された下面の上には前記上部めっき層１３３と同じ物質からなる下部めっき層１３１が形成されるか、あるいは、半導体パッケージを取り付けるための基板（図示せず）との半田接着力を高めるために、例えば、ＳｎＰｂ半田めっき層が形成されてもよい。上部めっき層１３３として前記金、銀などの金属の代わりに、Ｎｉ、Ｐｄ、Ａｕなどの金属層よりなるＰＰＦ（Ｐｒｅ−Ｐｌａｔｅｄ
Ｆｒａｍｅ）めっき層を用い、下部めっき層１３１としてＳｎＰｂ半田めっき層の代わりに、Ｎｉ、Ｐｄ、Ａｕなどの金属層よりなるＰＰＦめっき層を用いてもよい。
図２０Ｂを参照すると、リードフレーム１３０の下面の上に接着性と柔軟性を有するテープを貼着する。
図２０Ｃを参照すると、リードフレーム１３０の各単位ユニット別にリード１３２の間に形成された内側空間１３５に予め形成された半導体チップ１３４を貼着する(ダイ付け)。
図２０Ｄを参照すると、半導体チップ１３４の上面に形成されたボンドパッド１３６とリードの上面に形成された上部めっき層１３３を電気的に接続するために、ボンドワイヤー１３８によりワイヤーボンドする。
続けて、図２０Ｅを参照すると、封止材１４０として透明ＥＭＣを用いて前記半導体チップ１３４、ボンドワイヤー１３８及びリード１３２を固定しながらモールドする。
図２０Ｆを参照すると、モールドが完了した後、ブレードを用いて各単位ユニット別に分離するシンギュレーション工程を行った後、テープ１６０を除去することにより本発明の単位半導体パッケージを完成する。
以上においては、本発明を種々の実施形態を挙げて説明したが、本発明は上述した実施形態に限定されるものではなく、本発明が属する技術的な思想内において当分野における通常の知識を持った者により多くの変形が可能であることは言うまでもない。例えば、半導体チップ１３４の厚さに対してリード１３２と封止材１４０の高さを適切に選択して用いることができ、封止材１４０として透明エポキシ物質を用いているが、本発明が適用される限り、種々のモールド物質を選択して使用可能である。また、図１９から図２０Ｆは、ダイパッドなしのリードフレームを用いて本発明の半導体パッケージを製造する過程について説明しているが、図１７Ａ及び図１７Ｂの半導体パッケージを製造するためには、リード間の内側空間にダイパッドが形成されたリードフレームを用いて上述した工程と同じ工程を行うことができることは言うまでもない。
本発明は半導体パッケージ、特に携帯電話用カメラまたはＣＣＤｓ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅｓ）など、ＣＭＯＳイメージセンサー（ＣＩＳ）用半導体モジュールに幅広く利用可能である。
図１は、従来のセラミック半導体パッケージの一例を示す断面図である。 図２は、従来のプラスチック半導体パッケージの他の例を示す断面図である。 図３Ａは、本発明の一実施形態による半導体パッケージを示す断面図、平面図及び底面図である。 図３Ｂは、本発明の一実施形態による半導体パッケージを示す断面図、平面図及び底面図である。 図３Ｃは、本発明の一実施形態による半導体パッケージを示す断面図、平面図及び底面図である。 図３Ｄは、図３Ａに対応する本発明の他の実施形態による半導体パッケージを示す断面図である。 図４Ａは、本発明の他の実施形態による半導体パッケージを示す断面図、平面図及び底面図である。 図４Ｂは、本発明の他の実施形態による半導体パッケージを示す断面図、平面図及び底面図である。 図４Ｃは、本発明の他の実施形態による半導体パッケージを示す断面図、平面図及び底面図である。 図４Ｄは、図４Ａに対応する本発明の他の実施形態による半導体パッケージを示す断面図である。 図５Ａは、本発明のさらに他の実施形態による半導体パッケージを示す断面図及び平面図である。 図５Ｂは、本発明のさらに他の実施形態による半導体パッケージを示す断面図及び平面図である。 図６は、本発明のさらに他の実施形態による半導体パッケージを示す断面図である。 図７は、本発明のさらに他の実施形態による半導体パッケージとカメラホルダーとの結合状態を示す断面図である。 図８は、図３Ａの半導体パッケージのプリント回路基板への実装状態を示す断面図である。 図９Ａは、図３Ａの半導体パッケージを製造するためのリードフレームの平面図である。 図９Ｂは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｃは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｄは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｅは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｆは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｇは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｈは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｉは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｊは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図９Ｋは、図３Ａの半導体パッケージを製造する一例の過程を図９ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図１０Ａは、図３Ａの半導体パッケージを製造する他の例の過程を図８ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図１０Ｂは、図３Ａの半導体パッケージを製造する他の例の過程を図８ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図１０Ｃは、図３Ａの半導体パッケージを製造する他の例の過程を図８ＡのＡ−Ａ’線に沿って切り取って示す断面図である。 図１１Ａは、本発明のさらに他の実施形態による半導体パッケージを示す平面図、底面図及び断面図である。 図１１Ｂは、本発明のさらに他の実施形態による半導体パッケージを示す平面図、底面図及び断面図である。 図１１Ｃは、本発明のさらに他の実施形態による半導体パッケージを示す平面図、底面図及び断面図である。 図１２は、本発明のさらに他の実施形態による半導体パッケージを示す断面図である。 図１３は、本発明のさらに他の実施形態による半導体パッケージを示す断面図であって、図１２の半導体パッケージを２つ積層した状態を示している。 図１４は、本発明のさらに他の実施形態による半導体パッケージを示す断面図であって、図１２の半導体パッケージのプリント回路基板の下への貼着状態を示している。 図１５は、本発明のさらに他の実施形態による半導体パッケージを示す断面図であって、図１２に対応するものである。 図１６は、本発明のさらに他の実施形態による半導体パッケージを示す断面図である。 図１７Ａは、本発明のさらに他の実施形態による半導体パッケージを示す断面図である。 図１７Ｂは、図１７Ａの底面図である。 図１８は、 本発明のさらに他の実施形態による半導体パッケージとカメラホルダーが結合されたイメージセンサー用のパッケージモジュールを示す概略断面図である。 図１９は、本発明のさらに他の実施形態による半導体パッケージを製造するためのリードフレームの平面図である。 図２０Ａは、図１１Ｃの半導体パッケージを製造する一例の過程を図１９のＣ−Ｃ’線に沿って切り取って示す断面図である。 図２０Ｂは、図１１Ｃの半導体パッケージを製造する一例の過程を図１９のＣ−Ｃ’線に沿って切り取って示す断面図である。 図２０Ｃは、図１１Ｃの半導体パッケージを製造する一例の過程を図１９のＣ−Ｃ’線に沿って切り取って示す断面図である。 図２０Ｄは、図１１Ｃの半導体パッケージを製造する一例の過程を図１９のＣ−Ｃ’線に沿って切り取って示す断面図である。 図２０Ｅは、図１１Ｃの半導体パッケージを製造する一例の過程を図１９のＣ−Ｃ’線に沿って切り取って示す断面図である。 図２０Ｆは、図１１Ｃの半導体パッケージを製造する一例の過程を図１９のＣ−Ｃ’線に沿って切り取って示す断面図である。

Claims (35)

  1. 上面の上に搭載される半導体チップを支持する搭載部と、
    周縁部に沿って複数のボンドパッドが形成され、前記搭載部の上に貼着される半導体チップと、
    前記半導体チップの側壁から離れて配置され、前記半導体チップの高さよりも大きな高さを有する複数の導電性リードと、
    前記搭載部と前記導電性リードを固定すると共に、前記リードの上面及び下面を露出させながらパッケージの底面及び側壁を封止する封止材と、
    前記半導体チップのボンドパッドと前記リードの露出された上面を連結するボンドワイヤーと、
    を備える半導体パッケージ。
  2. 前記搭載部は、前記封止材と同じ物質により一体化されたものであることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記搭載部は前記リードと同じ物質からなり、前記リードとは分離されていることを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記リードの露出された上面及び下面の上にはめっき層がさらに形成され、前記ボンドワイヤーが前記上面に形成されためっき層と連結されることを特徴とする請求項１に記載の半導体パッケージ。
  5. 前記リードの露出された上面の上にはめっき層が上面の一部にのみ形成されていることを特徴とする請求項４に記載の半導体パッケージ。
  6. 前記めっき層が形成されていない前記リードの上面の上に前記封止材が延材した突出部が形成されていることを特徴とする請求項５に記載の半導体パッケージ。
  7. 前記めっき層の上面に封止材がさらに形成されていることを特徴とする請求項４に記載の半導体パッケージ。
  8. 前記半導体チップは前記搭載部の上面の上に接着剤により貼着され、前記接着剤が前記リードに向かってオーバーフローすることを防ぐために、前記半導体チップの周りに沿って前記封止材の突出爪または突出部がさらに形成されていることを特徴とする請求項１に記載の半導体パッケージ。
  9. 前記リードの外側壁が露出されていることを特徴とする請求項１に記載の半導体パッケージ。
  10. 前記半導体チップの上において前記リードの上に貼着された透明板をさらに備えることを特徴とする請求項１に記載の半導体パッケージ。
  11. 前記半導体チップの上において前記リードの上に貼着された不透明板をさらに備えることを特徴とする請求項１に記載の半導体パッケージ。
  12. 内側の空間に向かって突出された複数のリードを含む単位ユニットが複数形成されたリードフレームを用意するステップと、
    前記各単位ユニットにおいて前記リードの上面及び底面を露出させながらパッケージの側壁及び底面を封止するように封止材によりモールドするステップと、
    前記リード間の前記パッケージの底面の上に複数のボンドパッド付き半導体チップを貼着するステップと、
    前記リードと前記半導体チップのボンドパッドとの間をワイヤーボンドするステップと、
    前記半導体チップを封止するステップと、
    シンギュレーション工程を行うことにより、前記各単位ユニット別にパッケージを形成するステップと、
    を含む半導体パッケージの製造方法。
  13. 前記リードフレームは前記リードと分離され、前記リード間に配置されるリードフレームパッドを含み、前記半導体チップは前記リードフレームパッドの上に貼着されることを特徴とする請求項１２に記載の半導体パッケージの製造方法。
  14. 前記モールドするステップ後、且つ、前記半導体チップを貼着するステップ前に、前記リードの露出された上面にめっき層を形成するステップをさらに含むことを特徴とする請求項１２に記載の半導体パッケージの製造方法。
  15. 前記リードの上面にめっき層を形成するステップにおいては、前記めっき層を前記リードの上面の一部にのみ形成することを特徴とする請求項１２に記載の半導体パッケージの製造方法。
  16. 前記めっき層の上に封止材を形成するステップをさらに含むことを特徴とする請求項１４に記載の半導体パッケージの製造方法。
  17. 前記リードの上面にめっき層を形成するステップにおいて、同時に前記リードの露出された下面の上にもめっき層を形成することを特徴とする請求項１４に記載の半導体パッケージの製造方法。
  18. 前記透明板を貼着した後、前記リードの露出された下面の上に半田めっき層を形成するステップをさらに含むことを特徴とする請求項１２に記載の半導体パッケージの製造方法。
  19. 前記半導体チップを封止するステップは、半導体チップとの間に一定の空間を形成しながら前記リードの上に透明板を貼着するステップを含むことを特徴とする請求項１２に記載の半導体パッケージの製造方法。
  20. 前記透明板は、前記各単位ユニット別に貼着されることを特徴とする請求項１９に記載の半導体パッケージの製造方法。
  21. 前記透明板は、前記リードフレームの全体に亘って貼着された後、前記シンギュレーション工程中に各単位ユニット別に分離されることを特徴とする請求項１９に記載の半導体パッケージの製造方法。
  22. プリント回路基板と、
    前記プリント回路基板の上に搭載されたイメージセンサー用の半導体パッケージと、
    前記半導体パッケージの上側に配置されるレンズホルダーと、を備えるイメージセンサー用の半導体パッケージモジュールにおいて、
    前記半導体パッケージは、
    上面の上に搭載される半導体チップを支持する搭載部と、
    周縁部に沿って複数のボンドパッドが形成され、前記搭載部の上に貼着される半導体チップと、
    前記半導体チップの側壁から離れて配置され、前記半導体チップの高さよりも大きな高さを有する複数のリードと、
    前記搭載部と前記導電性リードを固定すると共に、前記リードの上面及び下面を露出させながらパッケージの底面及び側壁を封止する封止材と、
    前記半導体チップのボンドパッドと前記リードの露出された上面を連結するボンドワイヤーと、
    前記半導体チップとの間に一定の空間を形成しながら前記リードの上に貼着された透明板と、
    を備えることを特徴とするイメージセンサー用の半導体パッケージモジュール。
  23. 前記レンズホルダーは、前記半導体パッケージの前記リードの上面の上に貼着されることを特徴とする請求項２２に記載のイメージセンサー用の半導体パッケージモジュール。
  24. 複数のボンドパッドが形成されている半導体チップと、
    前記半導体チップの側壁から離れて配置され、下面が前記半導体チップの下面と実質的に面一になる複数のリードと、
    前記半導体チップのボンドパッドと前記複数のリードを電気的に接続する複数のボンドワイヤーと、
    前記半導体チップの下面及び前記リードの下面を露出させながら前記半導体チップ、ボンドワイヤー及びリードを固定して封止する封止材と、
    を備える半導体パッケージ。
  25. 前記封止材が透明物質であることを特徴とする請求項２４に記載の半導体パッケージ。
  26. 前記封止材は、前記リードの上面以上の高さに形成されていることを特徴とする請求項２４に記載の半導体パッケージ。
  27. 前記リードの露出された上面及び下面の上にはそれぞれ上部めっき層及び下部めっき層がさらに形成されており、前記ボンドワイヤーが前記上面に形成された上部めっき層と連結されることを特徴とする請求項２４に記載の半導体パッケージ。
  28. 前記半導体チップの下面には半導体チップパッドがさらに形成されており、前記半導体チップパッドの下面と前記リードの下面が実質的に面一になることを特徴とする請求項２４に記載の半導体パッケージ。
  29. 伝導性接着剤により２以上が垂直に積層されていることを特徴とする請求項２４に記載の半導体パッケージ。
  30. 内側空間に向かって突出された複数のリードを含むリードフレームを用意するステップと、
    前記リードフレームの下面の上にテープを貼着するステップと、
    前記リードフレームの内側空間内において露出された前記テープの上に半導体チップを貼着するステップと、
    前記リードと前記半導体チップを電気的に接続するためにボンドワイヤーによりワイヤーボンドを行うステップと、
    前記リード、ボンドワイヤー及び半導体チップを封止するように封止材によりモールドするステップと、
    前記半導体チップから前記テープを除去するステップと、
    を含む半導体パッケージの製造方法。
  31. 前記リードフレームの下面の上にテープを貼着する前に、前記リードの上面及び下面にそれぞれ上部めっき層及び下部めっき層を形成するステップをさらに含むことを特徴とする請求項３０に記載の半導体パッケージの製造方法。
  32. 前記半導体チップを封止するステップにおいては、前記封止材が前記リードの高さ以上になるように半導体チップの封止を行うことを特徴とする請求項３０に記載の半導体パッケージの製造方法。
  33. 前記封止材は透明物質であることを特徴とする請求項３０に記載の半導体パッケージの製造方法。
  34. 半導体パッケージと前記半導体パッケージの上側に配置されるレンズホルダーを備えるイメージセンサー用の半導体パッケージモジュールにおいて、
    前記半導体パッケージは、
    複数のボンドパッドが形成されている半導体チップと、
    前記半導体チップの側壁から離れて配置され、下面が前記半導体チップの下面と実質的に面一になる複数のリードと、
    前記半導体チップのボンドパッドと前記複数のリードを電気的に接続する複数のボンドワイヤーと、
    前記半導体チップの下面及び前記リードの下面を露出させながら前記半導体チップ、ボンドワイヤー及びリードを固定して封止する封止材と、
    を備えることを特徴とするイメージセンサー用の半導体パッケージモジュール。
  35. 前記半導体パッケージが貼着されるプリント回路基板をさらに備え、前記プリント回路基板には前記半導体パッケージの形成された前記半導体チップのサイズよりも大きな開口部が形成され、前記半導体パッケージが前記プリント回路基板の下面に貼着されていることを特徴とする請求項３４に記載のイメージセンサー用の半導体パッケージモジュール。
JP2008547114A 2005-12-24 2006-12-22 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール Pending JP2009521798A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050129182A KR20060004885A (ko) 2005-12-24 2005-12-24 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
KR1020060010626A KR100742177B1 (ko) 2005-12-24 2006-02-03 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
KR1020060077933A KR100820913B1 (ko) 2006-08-18 2006-08-18 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
PCT/KR2006/005654 WO2007075007A1 (en) 2005-12-24 2006-12-22 Semiconductor package, method of fabricating the same and semiconductor package module for image sensor

Publications (1)

Publication Number Publication Date
JP2009521798A true JP2009521798A (ja) 2009-06-04

Family

ID=40026658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008547114A Pending JP2009521798A (ja) 2005-12-24 2006-12-22 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール

Country Status (2)

Country Link
US (1) US20080283952A1 (ja)
JP (1) JP2009521798A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014170893A (ja) * 2013-03-05 2014-09-18 Taiyo Yuden Co Ltd カメラモジュール
JP6230124B2 (ja) * 2014-12-05 2017-11-15 太陽誘電株式会社 撮像素子内蔵基板及びその製造方法、並びに撮像装置
JP6553587B2 (ja) 2016-12-20 2019-07-31 Ｎｉｓｓｈａ株式会社 ガスセンサモジュール及びその製造方法
US11049898B2 (en) * 2017-04-01 2021-06-29 Ningbo Sunny Opotech Co., Ltd. Systems and methods for manufacturing semiconductor modules
KR102334464B1 (ko) 2017-04-12 2021-12-02 닝보 써니 오포테크 코., 엘티디. 카메라 모듈, 이의 성형된 감광성 어셈블리 및 제조 방법, 그리고 전자 장치
US11169250B2 (en) * 2017-10-27 2021-11-09 Mediatek Inc. Radar module incorporated with a pattern-shaping device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5811799A (en) * 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
KR100271657B1 (ko) * 1998-05-30 2000-11-15 김영환 칼럼 리드형 반도체 패키지 및 그 제조방법
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
US6905910B1 (en) * 2004-01-06 2005-06-14 Freescale Semiconductor, Inc. Method of packaging an optical sensor
US20070052105A1 (en) * 2005-09-07 2007-03-08 Rohm And Haas Electronic Materials Llc Metal duplex method

Also Published As

Publication number Publication date
US20080283952A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
KR100742177B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
US6545332B2 (en) Image sensor of a quad flat package
JP5427337B2 (ja) 半導体装置及びその製造方法、カメラモジュール
US7202460B2 (en) Camera module for compact electronic equipments
US8110755B2 (en) Package for an optical device
US8120128B2 (en) Optical device
CN101315939A (zh) 具有晶粒接收开孔的芯片尺寸影像传感器及其制造方法
TW200834938A (en) Image sensor package with die receiving opening and method of the same
CN109246348B (zh) 镜头模组及其封装方法、电子设备
TW201229479A (en) Pressure sensor and method of assembling same
TW200529456A (en) Photosensitive semiconductor package with support member and method for fabricating the same
JP2001185657A (ja) 半導体パッケージ及びその製造方法
JP2009521798A (ja) 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール
JP2002134640A (ja) 薄型感光式半導体装置
JP2003332542A (ja) 半導体装置およびその製造方法
US20110083322A1 (en) Optical device and method for manufacturing the same
CN111969000B (zh) 图像传感器封装方法、辅助模具及图像传感器
JP5214356B2 (ja) 半導体装置の製造方法
JP2006005612A (ja) 撮像モジュール
KR100820913B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
JP2008124160A (ja) 半導体装置、その製造方法、およびそれを搭載したカメラモジュール
WO2007075007A1 (en) Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
KR20140148112A (ko) 이미지센서 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20110518