KR20060004885A - 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈 - Google Patents

반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈 Download PDF

Info

Publication number
KR20060004885A
KR20060004885A KR1020050129182A KR20050129182A KR20060004885A KR 20060004885 A KR20060004885 A KR 20060004885A KR 1020050129182 A KR1020050129182 A KR 1020050129182A KR 20050129182 A KR20050129182 A KR 20050129182A KR 20060004885 A KR20060004885 A KR 20060004885A
Authority
KR
South Korea
Prior art keywords
leads
semiconductor chip
package
semiconductor package
semiconductor
Prior art date
Application number
KR1020050129182A
Other languages
English (en)
Inventor
최현규
코초홍
Original Assignee
최현규
코초홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 최현규, 코초홍 filed Critical 최현규
Priority to KR1020050129182A priority Critical patent/KR20060004885A/ko
Publication of KR20060004885A publication Critical patent/KR20060004885A/ko
Priority to KR1020060010626A priority patent/KR100742177B1/ko
Priority to CNA2006800397880A priority patent/CN101297404A/zh
Priority to JP2008547114A priority patent/JP2009521798A/ja
Priority to PCT/KR2006/005654 priority patent/WO2007075007A1/en
Priority to US12/091,285 priority patent/US20080283952A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

경박 단소화되며, 공정이 단순화될 수 있는 반도체 패키지가 제공되며, 본 발명의 반도체 패키지는, 상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부와, 가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩을 포함한다. 또한 상기 반도체 칩의 측벽으로부터 이격 배치된 복수개의 리드들과, 상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재를 포함한다. 상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들을 구비하며, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 포함한다.
패키지, 리드, EMC, 싱귤레이션, 탑재부

Description

반도체 패키지, 그 제조방법 및 이미지 센서용 반도체 패키지 모듈{Semiconductor package, method of fabricating the same and semiconductor package module for image sensor}
도 1은 종래의 세라믹 반도체 패키지의 일 예를 나타내는 단면도이다.
도 2는 종래의 플라스틱 반도체 패키지의 다른 예를 나타내는 단면도이다.
도 3a, 3b 및 3c는 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도, 평면도 및 저면도이다.
도 3d는 도 3a에 대응하는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 4a, 4b 및 4c는 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타내는 단면도, 평면도 및 저면도이다.
도 4d는 도 4a에 대응하는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 5a 및 5b는 본 발명의 또다른 실시 예에 따른 반도체 패키지를 나타내는 단면도 및 평면도이다.
도 6은 본 발명의 또다른 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 7은 본 발명의 또다른 실시 예에 따른 반도체 패키지와 카메라 홀더가 결합된 것을 나타내는 단면도이다.
도 8은 도 3a의 반도체 패키지를 인쇄회로기판에 실장한 것을 나타내는 단면도이다.
도 9a는 도 3a의 반도체 패키지를 제조하기 위한 리드 프레임의 평면도이며, 도 9b 내지 도 9k는 도 3a의 반도체 패키지를 제조하는 일 예의 과정을 도 9a의 A-A'선을 따라 절단하여 나타낸 단면도들이다.
도 10a 내지 도 10c는 도 3a의 반도체 패키지를 제조하는 다른 예의 과정을 도 8a의 A-A'선을 따라 절단하여 나타낸 단면도들이다.
* 도면의 주요 부분에 부호의 설명
30 ; 공간 31 ; 봉지재
32 ; 반도체 칩 32a ; 본딩 패드
33 ; 본딩 와이어 34, 90' ; 투명 판
35 ; 리드 프레임 리드 35a ; 리드 프레임 패드
35b ; 리드 프레임 연결바 31a ; 봉지재 돌출부
31b ; 봉지재 36 ; 접착제
37 ; 하부 도금층 38 ; 상부 도금층
39 ; 접착제 60 ; 카메라 홀더
61 ; 접착제 62 ; 카메라 렌즈
70 ; 인쇄회로기판 71 ; 솔더 페이스트
81; 리드 프레임 82 ; 리드 프레임 단위 유니트
90 ; 투명판 31c ; 봉지재 돌출턱
본 발명은 반도체 패키지에 관한 것이다. 보다 상세하게는 이미지 센서용 반도체 칩을 포함하는 반도체 패키지, 그의 제조방법 및 이미지 센서용 반도체 패키지 모듈에 관한 것이다.
최근 급성장하고 있는 핸드폰용 카메라나 CCD(Charge Coupled Device) 카메라용으로 널리 사용되는 광검출소자인 CIS(CMOS Image Sensor)용 반도체 칩을 탑재한 패키지를 인쇄회로기판(PCB) 위에 실장하는 데 있어서 소비자들의 욕구가 점차 고기능화 및 경박 단소화되는 추세에 따라 칩 사이즈 패키지로서 적합한 반도체 패키지에 대한 연구가 이루어지고 있다.
이러한 이미지 센서용 칩 사이즈 패키지로서 종래에는 세라믹 패키지 및 플라스틱 패키지를 주로 사용하였다.
도 1은 종래의 이미지 센서용 세라믹 패키지의 일 예를 나타내는 단면도이다.
도 1을 참조하면, 세라믹 재료로 된 패키지 바닥부(11a) 상에 반도체 칩(12)이 에폭시계 접착제(16)에 의해 탑재되어 있다. 반도체 칩(12)의 상부면 가장자리를 따라 복수개의 본딩 패드(12a)들이 형성되어 있다. 패키지 바닥부(11a)에는 복 수개의 외부 리드(15)와 내부 리드(17)들이 형성되어 있다. 상기 외부 리드(15)들은 인쇄회로기판(도시 안됨)의 특정 회로와 전기적으로 연결될 수 있는 접촉부 역할을 하며, 내부 리드(17)들은 반도체 칩(12)의 상부 가장자리를 따라 형성된 복수개의 본딩 패드(12a)와 본딩 와이어(13)에 의해 전기적으로 연결될 수 있는 접촉부 역할을 한다. 반도체 칩(12)으로부터 이격되면서 세라믹 재료로 된 패키지 벽체부(11b)가 형성되며, 패키지 벽체부(11b)의 상측으로는 그라스 등과 같은 투명 판(14)이 형성되어 있다.
그러나 상기와 같은 종래의 세라믹 패키지는 그 구조적으로 복잡하기 때문에 경박 단소화를 구현하는 데 한계가 있으며, 세라믹 패키지의 가격이 고가이며, 단품 단위의 생산으로 제조비용이 높다는 한계가 있다.
도 2는 종래의 이미지 센서용 플라스틱 패키지의 일 예를 나타내는 단면도이다.
도 2를 참조하면, 외부 리드(25)를 갖는 EMC(Epoxy Molding Compound) 봉지재(21)의 중앙 평탄면 상에 반도체 칩(22)이 접착제(26)에 의해 탑재되어 있다. 반도체 칩(22)의 상부면 가장자리를 따라 복수개의 본딩 패드(22a)들이 형성되어 있다. 상기 외부 리드(25)는 상기 봉지재(21)을 관통하여 패키지의 내부 공간에 노출되어 내부 리드 단부(27)를 형성하며, 본딩 와이어(23)에 의해 내부 리드 단부(27)와 반도체 칩(22) 상의 본딩 패드(22a)가 전기적으로 연결된다. 한편, 반도체 칩(22)으로부터 이격되면서 봉지재(21) 내벽의 턱진 부분상에 그라스 등과 같은 투명 판(24)이 형성되어 있다.
그러나 상기와 같은 종래의 이미지 센서용 플라스틱 패키지도 그 구조적으로 복잡하기 때문에 경박 단소화를 구현하는 데 한계가 있다.
따라서, 종래의 이미지 센서용 반도체 패키지에 비하여 보다 경박 단소화되며, 제조 공정이 단순화되고, 대량 생산에 유리하며, 생산 원가를 절감할 수 있는 이미지 센서용 반도체 패키지가 요구되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 상기 종래 기술의 문제점을 감안하여 경박 단소화된 반도체 패키지를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 경박 단소화된 본 발명의 반도체 패키지를 단순하고 저가격으로 제조할 수 있는 반도체 패키지 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 상기 경박 단소화된 본 발명의 반도체 패키지를 이용한 이미지 센서용 반도체 패키지 모듈을 제공하는 데 있다.
상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 반도체 패키지는, 상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부와, 가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩을 포함한다. 또한 상기 반도체 칩의 측벽으로부터 이격 배치된 복수개의 리드들과, 상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재를 포함한다. 상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들을 구비하며, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 포함한다.
상기 탑재부는 상기 봉지재와 동일한 물질, 예를 들어 EMC로 일체화된 것일 수 있으며, 상기 리드들과 동일한 물질, 예를 들어 리드 프레임 패드로 이루어지며, 상기 리드들과 분리된 것일 수 있다.
상기 리드들의 노출된 상부면 및 하부면 상에는 도금층들이 더 형성되며, 상기 본딩 와이어들이 상기 상부면에 형성된 도금층과 연결될 수 있으며, 상기 도금층은 상기 리드들의 상부면의 전체 또는 일부분에만 형성될 수 있다.
상기 리드들을 제외한 부분 또는 상기 도금층이 형성되지 않은 상기 리드들의 상부면 위로 상기 봉지재가 연장된 형태로 돌출부가 형성될 수 있다. 상기 리드들 상부면 일부에만 형성된 도금층은 본딩 와이어와의 연결이 용이하도록 상기 리드들의 상부면 상에서 상기 반도체 칩에 인접하는 부분에 형성되는 것이 바람직하며, 상기 봉지재의 돌출부가 상기 상부면 상에 형성된 상기 도금층들을 덮도록 연장될 수도 있다.
한편, 상기 반도체 칩은 상기 탑재부의 상부면 상에 접착제에 의해 접착되며, 상기 반도체 칩의 주변을 따라 상기 접착제가 상기 리드들을 향하여 오버플로우되는 것을 방지하기 위해 상기 봉지재의 돌출턱이 더 형성될 수도 있다.
한편, 상기 본 발명의 다른 기술적 과제를 달성하기 위한 본 발명의 다른 형 태에 따른 반도체 패키지 제조방법은, 내측의 공간을 향하여 돌출된 복수개의 리드를 포함하는 단위 유니트가 복수개 형성된 리드 프레임을 준비하는 단계와 상기 각 단위 유니트에서 상기 리드들의 상부면 및 바닥면을 노출되시키면서 패키지의 측벽들 및 바닥을 밀봉하도록 봉지재로 몰딩하는 단계를 포함한다. 이어서, 상기 리드들 사이의 상기 패키지의 바닥 상에 복수개의 본딩 패드들이 형성된 반도체 칩을 접착하고, 상기 리드들과 상기 반도체 칩의 본딩 패드들을 사이를 와이어 본딩한 후, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 투명 판을 접착하는 단계를 포함한다. 이어서, 싱귤레이션 공정을 수행하여 상기 각 단위 유니트 별로 패키지를 형성하게 된다.
상기 리드 프레임은 상기 리드들과 분리되며, 상기 리드들 사이에 배치되는 리드 프레임 패드를 포함할 수 있으며, 이때 상기 반도체 칩은 상기 리드 프레임 패드 상에 접착되며, 리드 프레임 패드를 포함하지 않는 경우에는 몰딩 공정 과정에서 형성되는 봉지재의 바닥의 평탄면 상에 접착될 수 있다.
상기 몰딩하는 단계 이후, 상기 반도체 칩을 접착하는 단계 이전에 상기 리드의 노출된 상부면에 본딩력을 강화하기 위해 도금층을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 투평 판을 접착한 후 상기 리드의 노출된 하부면상에 솔더 도금층을 형성하는 단계를 더 포함할 수 있다.
또 다른 방법으로 상기 몰딩하는 단계 이후, 상기 반도체 칩을 접착하는 단계 이전에 상기 리드의 노출된 상부면과 하부면에 동시에 도금층(예를 들어, 니켈/파라듐/금 등과 같은 층을 가지는)을 형성할 수도 있다.
상기 투명 판은 상기 각 단위 유니트 별로 분리된 것을 접착하거나, 상기 리드 프레임의 전체에 대하여 분리되지 않은 투명 판을 접착한 후 상기 싱귤레이션 공정 동안에 각 단위 유니트 별로 분리할 수도 있다.
한편, 본 발명의 상기 기술적 과제를 달성하기 위한 본 발명의 또다른 형태에 따른 이미지 센서용 반도체 패키지 모듈은 인쇄회로기판, 상기 인쇄회로기판 상에 탑재된 이미지 센서용 반도체 패키지 및 상기 반도체 패키지의 상측에 배치되는 렌즈 홀더를 포함한다. 여기서 상기 반도체 패키지는, 상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부와, 가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩을 포함한다. 상기 반도체 칩의 측벽으로부터 이격 배치된 복수개의 리드들이 포함되며, 상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재를 포함하고, 상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들을 포함하며, 상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 포함한다.
상기 렌즈 홀더는 상기 반도체 패키지의 상기 리드들의 상부면 위로 접착되거나 상기 인쇄회로기판상에 직접 탑재될 수 있다.
이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시예들을 상세히 설명한다.
다음에 설명되는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발 명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어 질 수도 있다.
도 3a, 3b 및 3c는 본 발명의 일 실시 예에 따른 이미지 센서용 반도체 패키지를 나타내는 단면도, 평면도 및 저면도이다. 도 3b는 도 3a에서 투명 판(34)을 접착하기 전 또는 상부 도금층(38)을 형성하기 전의 평면도를 나타내며, 도 3c는 패키지의 바닥면 또는 하부 도금층(37)을 형성하기 전을 나타내는 저면도이다. 기본적으로 상부 도금층(38) 및 하부 도금층(37)은 리드(35)의 노출된 부분상에 도금된다.
도 3a 내지 도 3c를 참조하면, 패키지의 바닥부는 일정한 두께와 평탄한 상부면을 갖는 봉지재(31)로 구성된다. 패키지의 측벽부는 패키지의 바닥부의 각 변들로부터 일정한 높이로 형성된다. 상기 패키지의 측벽부는 일정한 높이를 갖는 복수개의 리드(35)들과, 이들 리드(35)들을 고정하는 봉지재(31)로 구성된다. 패키지의 바닥부를 구성하는 봉지재(31)와 측벽부를 구성하는 봉지재(31)는 일체로 형성되어 있으며, 예를 들어 에폭시 몰딩 컴파운드(EMC) 물질을 이용하여 패키지의 바닥부와 측벽부를 밀봉하는 형태로 구성된다. 봉지재(31)에 의해 밀봉, 고정되는 리 드(35)들의 상부면 및 하부면은 봉지재(31)에 의해 밀봉되지 않고 노출된다. 패키지의 바닥부를 구성하는 봉지재(31)는 탑재부 역할을 하며, 그의 상부면 상에는 반도체 칩(32)이 접착제(36)를 사용하여 탑재되어 있다. 상기 접착제(36)로서는 예를 들어, 에폭시계 접착제를 사용한다.
상기 반도체 칩(32)은 핸드폰용 카메라나 CCD용 카메라에서 사용되는 광검출소자인 CMOS 이미지 센서가 형성되어 있다. 반도체 칩(32)의 상부면에는 가장자리를 따라 외부 회로와 전기적으로 연결될 수 있는 복수개의 본딩 패드(32a)들이 형성되어 있다. 상기 복수개의 본딩 패드(32a)는 본딩 와이어(33)에 의해 상기 노출된 리드(35)들의 상부면과 전기적으로 연결된다. 본 발명에서는 알루미늄, 금 등으로 된 본딩 와이어(33)와의 본딩력을 향상시키기 위해 금, 은 등의 금속으로 된 상부 도금층(38)을 리드(35)들의 노출된 상부면 상에 형성한다. 도 3b에서 도면 부호 "35(38)"은 리드(35)들 상에 상부 도금층(38)이 형성된 경우를 나타낸다. 한편, 리드(35)들의 노출된 하부면 상에는 솔더 페이스트층(도 8의 71)과 솔더 접착력을 향상시키기 위해 예를 들어 SnPb 솔더 도금층으로 된 하부 도금층(37)이 형성된다.
상부 도금층(38) 상에 접착제(39)에 의해 빛이 투과될 수 있는 그라스 등의 투명 판(34)이 접착됨으로써 내부에 밀봉된 일정한 공간(30)을 갖는 이미지 센서용 리드리스(leadless) 반도체 패키지가 형성된다.
도 3d는 도 3a에 대응하는 본 발명의 다른 실시 예에 따른 이미지 센서용 반도체 패키지를 나타내는 단면도이다.
도 3d를 참조하면, 도 3a와 비교하여 전체적으로 유사하지만, 반도체 칩(32) 이 탑재되는 봉지재(31) 바닥부의 상부면 가장자리를 따라 봉지재 돌출턱(31c)이 형성되어 있다는 점에서 상이하다. 상기 돌출턱(31c)은 반도체 칩(32)을 봉지재(31)의 바닥부 상부면에 접착시킬 때 접착제(36)가 Ag 에폭시계 등의 도전성 접착제인 경우 오버플로되어 인접한 리드(35)와 접촉 연결되어 전기적인 쇼트가 발생할 수 있다는 것을 방지하기 위한 것이다.
도 4a, 4b 및 4c는 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타내는 단면도, 평면도 및 저면도이다. 도 4b는 도 4a에서 투명 판(34)을 접착하기 전 또는 상부 도금층(38)을 형성하기 전의 평면도를 나타내며, 도 4c는 패키지의 바닥면을 나타내는 저면도이다. 도 3a 내지 도 3d에서와 동일한 구성요소는 동일한 도면부호를 사용하였으며, 동일한 구성요소에 대한 상세한 설명은 일부 생략된다.
도 4a 내지 도 4c를 참조하면, 패키지의 바닥부 중앙에는 일정한 두께와 평탄한 상부면을 갖는 리드 프레임 패드(35a)가 형성된다. 상기 리드 프레임 패드(35a)는 상기 리드(35)와 동일한 재질로 구성되며, 반도체 칩(32)을 안전하게 탑재하며 반도체 패키지의 경박단소화를 위해 상기 리드(35)의 높이 보다 낮아지도록 하프에칭(half etching) 된다. 패드(35a)의 각 모서리 부분에는 리드 프레임의 본체에 연결하기 위한 리드 프레임 연결바(35b)가 형성되어 있다. 패키지의 측벽부는 패키지의 바닥부의 각 변들로부터 일정한 높이로 형성된다. 상기 패키지의 측벽부는 일정한 높이를 갖는 복수개의 리드(35)들과, 이들 리드(35)들을 고정하는 봉지재(31)로 구성된다. 패키지의 바닥부와 측벽부는 상기 패드(35a), 연결바(35b) 및 리드(35)를 고정시키면서 밀봉시키는 봉지재(31)에 의해 일체로 형성된다. 봉지재 (31)에 의해 밀봉, 고정되는 리드(35)의 상부면 및 하부면은 봉지재(31)에 의해 밀봉되지 않고 노출된다. 패키지의 바닥부에서 패드(35a)는 반도체 칩(32)의 탑재부 역할을 하며, 탑재부를 도전성의 패드(35a)로 형성함으로써 반도체 칩(32)에 대한 지지가 견고해지는 동시에 반도체 칩(32)의 동작 과정에서 발생하는 열을 외부로 효율적으로 방출하는 데 유리하다.
한편, 리드(35)들의 노출된 하부면 상에는 솔더 페이스트층(도 8의 71)과의 솔더 접착력을 향상시키기 위해 예를 들어 SnPb 솔더 도금층으로 된 하부 도금층(37)이 형성되며, 동시에 리드 프레임 패드(35a)의 노출된 바닥에도 하부 도금층(37)이 형성된다.
도 4d는 도 4a에 대응하는 본 발명의 다른 실시 예에 따른 이미지 센서용 반도체 패키지를 나타내는 단면도이다.
도 4d를 참조하면, 도 4a와 비교하여 전체적으로 유사하지만, 반도체 칩(32)이 탑재되는 패드(35a)의 상부면 가장자리를 따라 패드(35a)의 상부면 보다 높은 봉지재 돌출턱(31d)이 형성되어 있다는 점에서 상이하다. 상기 돌출턱(31d)은 반도체 칩(32)을 패드(35a)의 상부면에 접착시킬 때 접착제(36)가 Ag 에폭시계 등의 도전성 접착제인 경우 오버플로되어 인접한 리드(35)와 접촉 연결되어 전기적인 쇼트가 발생할 수 있다는 것을 예방하기 위한 것이다.
도 5a 및 5b는 본 발명의 또다른 실시 예에 따른 반도체 패키지를 나타내는 단면도 및 평면도이다. 도 5b는 도 5a에서 투명 판(34)을 접착하기 전의 평면도를 나타낸다.도 3a 내지 도 3d에서와 동일한 도면 부호는 동일한 구성요소를 나타내 며, 동일한 구성요소에 대한 구체적인 설명은 명세서의 간이화를 위해 일부 생략한다.
도 5a 및 도 5b를 참조하면, 패키지의 바닥부 및 측벽부는 전술한 도 3a에서와 유사하다. 다만 본 실시 예에서는 리드(35)들의 노출된 상부면의 일부에만 상부 도금층(38)이 형성되며, 상부 도금층(38)이 형성되지 않은 부분에는 봉지재(31)가 연장된 봉지재 돌출부(31a)가 형성되며, 접착제(39)가 봉지재 돌출부(31a)의 상부면상에만 형성된다. 본딩 와이어(33)에 의한 와이어 본딩 공정이 용이하게 이루어질 수 있도록 상기 상부 도금층(38)은 반도체 칩(32)에 인접한 쪽으로 상기 리드(35)의 상부면 상에 형성된다. 따라서 상부 도금층(38) 상에는 접착제(39)가 형성되지 않기 때문에 본딩 와이어(33)가 상부 도금층(38)에 양호하게 본딩되었는 지 여부를 용이하게 검사할 수 있다는 장점이 있다.
리드(35)들의 노출된 하부면 상에는 솔더 접착력을 향상시키기 위해 예를 들어 SnPb 솔더 도금층으로 된 하부 도금층(37)이 형성된다.
한편, 도 5a에는 도시되지 않았지만, 접착제(36)의 오버플로우에 따른 전기적 쇼트를 방지하기 위해 전술한 도 3d에서와 같이 반도체 칩(32)이 탑재되는 봉지재(31)의 탑재부 가장자리를 따라 탑재부의 상부면으로부터 일정한 높이로 돌출된 봉지재 돌출턱이 더 형성될 수 있다.
도 6는 본 발명의 또다른 실시 예에 따른 반도체 패키지를 나타내는 단면도이다. 도 6을 참조하면, 도 3a와 비교하여 상부 도금층(38) 상에 새로운 봉지재(31b)가 더 형성되어 있다.
도 7은 본 발명의 또다른 실시 예에 따른 반도체 패키지와 카메라 홀더가 결합된 것을 나타내는 단면도이다.
도 7을 참조하면, 패키지의 바닥부 및 측벽부는 전술한 도 3a에서와 유사하다. 비록 도시하지 않았지만, 패키지의 바닥부는 전술한 도 4a에서와 같이 반도체 칩(32) 탑재부로서 리드 프레임 패드(35a)를 사용할 수도 있다. 한편, 본 실시 예에서는 리드(35)들의 노출된 상부면의 일부에만 상부 도금층(38)이 형성되고, 상부 도금층(38) 상에 접착제(39)가 형성되어 투명 판(34)을 접착한다. 상부 도금층(38)이 형성되지 않은 리드(35) 상부면 부분에는 접착제(61)가 형성되고 렌즈 홀더(60)가 접착된다. 렌즈 홀더(60)에는 카메라용 렌즈(62)가 결합되어 있다. 상기와 같이 렌즈 홀더(60)가 결합된 반도체 패키지는 후술하는 바와 같이 솔더 페이스트(도 8의 71)를 매개로 인쇄회로기판 상에 탑재될 수 있다.
도 8은 도 3a의 반도체 패키지를 인쇄회로기판(70) 상에 실장한 것을 나타내는 단면도이다. 즉, 하부 도금층(37) 상에 솔더 페이스트(71)를 형성한 후 인쇄회로기판(70) 상에 탑재한다.
도 9a는 도 3a의 반도체 패키지를 제조하기 위한 리드 프레임의 평면도이며, 도 9b 내지 도 9k는 도 3a의 반도체 패키지를 제조하는 일 예의 과정을 도 9a의 A-A'선을 따라 절단하여 나타낸 단면도들이다. 도 9a 내지 도 9k를 참조하여 본 발명의 일 실시예에 따른 반도체 패키지를 제조하는 과정에 대하여 구체적으로 살펴본다.
도 9a 및 9b를 참조하며, 복수개의 단위 유니트(82)가 배치된 리드 프레임 (81)이 준비된다. 리드 프레임은 구리, 구리 또는 구리와 기타 철, 니켈 화합물을 사용할 수 있다. 단위 유니트(82)에는 중앙의 공간(30)을 향하여 일정한 길이 만큼 연장된 복수개의 리드 프레임 리드(35)들이 형성되어 있다. 본 발명의 리드 프레임(81)의 두께, 즉 리드(35)의 두께는 도 3a에서 알 수 있는 바와 같이 반도체 칩(32)의 두께 보다 큰 것이 바람직하며 수십 내지 수백 ㎛ 이상이 될 수 있다.
도 9c를 참조하면, 에폭시 몰딩 공정을 수행하여 EMC로 된 봉지재(31)를 형성한다. 상기 봉지재(31)는 각 단위 유니트(82)에서 리드(35)들 사이의 공간(30) 하부에서 패키지의 바닥부를 형성해주면서 동시에 각 리드(35) 사이에도 충전되어 리드(35)들을 고정시키면서 패키지의 측벽부를 형성해준다.
도 9d를 참조하면, 봉지재(31)로부터 노출된 리드(35)의 상부면 상에만 선택적으로 상부 도금층(38)을 형성한다.
도 9e를 참조하면, 패키지의 바닥부인 상기 봉지재(31)의 상부면 상에 접착제(36)를 선택적을 형성한다.
도 9f를 참조하면, 봉지재(31) 상에 형성된 상기 접착제(36) 상에 반도체 칩(32)을 다이 본딩한다. 상기 반도체 칩(32)은 이미지 센서용 칩으로서 상부면 가장자리를 따라 복수개의 본딩 패드(32a)들이 형성된 것을 사용한다.
도 9g를 참조하면, 알루미늄 또는 금과 같은 본딩 와이어(33)로 상기 봉지재(31)로부터 노출된 리드(35)의 상부면과 상기 본딩 패드(32a) 사이를 와이어 본딩한다.
도 9h를 참조하면, 상부 도금층(38)의 상부면 상에 접착제(39)를 도포한다.
도 9i를 참조하면, 상기 각 단위 유니트(82) 별로 상기 접착제(39) 상에 그라스 등의 투명 판(24)을 탑재한다.
도 9j를 참조하면, 봉지재((31)로부터 노출된 리드(35)의 하부면 상에 하부 도금층(37)을 형성한다.
도 9k를 참조하면, 싱귤레이션 공정을 통하여 리드 프레임으로부터 각 단위 패키지를 분리하여, 도 3a와 같은 반도체 패키지 제조를 완료한다.
도 10a 내지 도 10c는 도 3a의 반도체 패키지를 제조하는 다른 예의 과정을 도 8a의 A-A'선을 따라 절단하여 나타낸 단면도들이다. 전술한 도 9h의 단계까지는 동일한 방법으로 형성된다.
도 10a를 참조하면, 상부 도금층(38) 상에 접착제(39)를 형성한 후, 투명 판(90)을 접착한다. 도 9i에서와 달리 리드 프레임(31)의 전체에 걸쳐 하나의 투명 판(90)이 접착된다.
도 10b를 참조하면, 봉지재(31)로부터 노출된 리드(35)의 하부면 상에만 선택적으로 하부 도금층(37)을 형성한다.
도 10c를 참조하면, 싱귤레이션 공정을 통하여 리드 프레임(81)으로부터 단위 패키지들을 분리하여 반도체 패키지의 제조 공정을 완료한다.
이상에서 살펴본 바와 같이, 본 발명에 따르면, 경박 단소화된 반도체 패키지를 실현할 수 있으며, 공정이 매우 단순하면서도 대량 생산에 유리하다.

Claims (21)

  1. 상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부;
    가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩;
    상기 반도체 칩의 측벽으로부터 이격 배치된 복수개의 리드들;
    상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재;
    상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들; 및
    상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판;을 포함하는 반도체 패키지.
  2. 제1항에 있어서, 상기 탑재부는 상기 봉지재와 동일한 물질로 일체화된 것임을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 탑재부는 상기 리드들과 동일한 물질로 이루어지며, 상기 리드들과 분리된 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 리드들의 노출된 상부면 및 하부면 상에는 도금층들이 더 형성되며, 상기 본딩 와이어들이 상기 상부면에 형성된 도금층과 연결되는 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서, 상기 리드들의 노출된 상부면 상에는 도금층들이 상부면의 일부분에만 형성된 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서, 상기 도금층이 형성되지 않은 상기 리드들의 상부면 위로 상기 봉지재가 연장된 돌출부가 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제4항에 있어서, 상기 도금층의 상부면에 봉지재가 더 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서, 상기 반도체 칩은 상기 탑재부의 상부면 상에 접착제에 의해 접착되며, 상기 접착제가 상기 리드들을 향하여 오버플로우되는 것을 방지하기 위해 상기 반도체 칩의 주변을 따라 상기 봉지재의 돌출턱이 더 형성된 것을 특징으로 하는 반도체 패키지.
  9. 제1항에 있어서, 상기 리드들의 외측벽이 노출된 것을 특징으로 하는 반도체 패키지.
  10. 내측의 공간을 향하여 돌출된 복수개의 리드를 포함하는 단위 유니트가 복수개 형성된 리드 프레임을 준비하는 단계;
    상기 각 단위 유니트에서 상기 리드들의 상부면 및 바닥면을 노출되시키면서 패키지의 측벽들 및 바닥을 밀봉하도록 봉지재로 몰딩하는 단계;
    상기 리드들 사이의 상기 패키지의 바닥 상에 복수개의 본딩 패드들이 형성된 반도체 칩을 접착하는 단계;
    상기 리드들과 상기 반도체 칩의 본딩 패드들을 사이를 와이어 본딩하는 단계;
    상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 투명 판을 접착하는 단계; 및
    싱귤레이션 공정을 수행하여 상기 각 단위 유니트 별로 패키지를 형성하는 단계;를 포함하는 반도체 패키지 제조방법.
  11. 제10항에 있어서, 상기 리드 프레임은 상기 리드들과 분리되며, 상기 리드들 사이에 배치되는 리드 프레임 패드를 포함하며, 상기 반도체 칩은 상기 리드 프레임 패드 상에 접착되는 것을 특징으로 하는 반도체 패키지 제조방법.
  12. 제10항에 있어서, 상기 몰딩하는 단계 이후, 상기 반도체 칩을 접착하는 단계 이전에 상기 리드의 노출된 상부면에 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  13. 제10항에 있어서, 상기 리드 상부면에 도금층을 형성하는 단계에서는, 상기 도금층이 상기 리드 상부면의 일부분에만 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  14. 제12항에 있어서, 상기 도금층 상에 봉지재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  15. 제12항에 있어서, 상기 리드의 상부면에 도금층을 형성하는 단계에서, 동시에 상기 리드의 노출된 하부면 상에도 도금층을 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
  16. 제10항에 있어서, 상기 투명 판을 접착한 후 상기 리드의 노출된 하부면 상에 솔더 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  17. 제10항에 있어서, 상기 투명 판은 상기 각 단위 유니트 별로 접착되는 것을 특징으로 하는 반도체 패키지 제조방법.
  18. 제10항에 있어서, 상기 투명 판은 상기 리드 프레임의 전체에 대하여 접착된 후 상기 싱귤레이션 공정 동안에 각 단위 유니트 별로 분리되는 것을 특징으로 하는 반도체 패키지 제조방법.
  19. 제11항에 있어서, 상기 리드 프레임 패드 상에 적어도 상기 반도체 칩을 접착하기 전에 상기 리드 프레임 패드를 하프 에칭(half etching)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  20. 인쇄회로기판;
    상기 인쇄회로기판 상에 탑재된 이미지 센서용 반도체 패키지; 및
    상기 반도체 패키지의 상측에 배치되는 렌즈 홀더;를 포함하는 이미지 센서용 반도체 패키지 모듈에 있어서,
    상기 반도체 패키지는,
    상부면 상에 탑재되는 반도체 칩을 지지해주는 탑재부;
    가장자리를 따라 복수 개의 본딩 패드들이 형성되며, 상기 탑재부 상에 접착되는 반도체 칩;
    상기 반도체 칩의 측벽으로부터 이격 배치된 복수개의 리드들;
    상기 탑재부와 상기 도전성 리드들을 고정시키는 동시에 상기 리드들의 상부면 및 하부면을 노출시키면서 패키지의 바닥 및 측벽을 밀봉하는 봉지재;
    상기 반도체 칩의 본딩 패드들과 상기 리드들의 노출된 상부면들을 연결하는 본딩 와이어들; 및
    상기 반도체 칩과의 사이에 일정한 공간을 형성하며 상기 리드들 위로 접착된 투명 판을 포함하는 것을 특징으로 하는 이미지 센서용 반도체 패키지 모듈.
  21. 제20항에 있어서, 상기 렌즈 홀더는 상기 반도체 패키지의 상기 리드들의 상부면 상에 접착되는 것을 특징으로 하는 이미지 센서용 반도체 패키지 모듈.
KR1020050129182A 2005-12-24 2005-12-24 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈 KR20060004885A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050129182A KR20060004885A (ko) 2005-12-24 2005-12-24 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
KR1020060010626A KR100742177B1 (ko) 2005-12-24 2006-02-03 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
CNA2006800397880A CN101297404A (zh) 2005-12-24 2006-12-22 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块
JP2008547114A JP2009521798A (ja) 2005-12-24 2006-12-22 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール
PCT/KR2006/005654 WO2007075007A1 (en) 2005-12-24 2006-12-22 Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
US12/091,285 US20080283952A1 (en) 2005-12-24 2006-12-22 Semiconductor Package, Method of Fabricating the Same and Semiconductor Package Module For Image Sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129182A KR20060004885A (ko) 2005-12-24 2005-12-24 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈

Publications (1)

Publication Number Publication Date
KR20060004885A true KR20060004885A (ko) 2006-01-16

Family

ID=37117061

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050129182A KR20060004885A (ko) 2005-12-24 2005-12-24 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
KR1020060010626A KR100742177B1 (ko) 2005-12-24 2006-02-03 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060010626A KR100742177B1 (ko) 2005-12-24 2006-02-03 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈

Country Status (2)

Country Link
KR (2) KR20060004885A (ko)
CN (1) CN101297404A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885505B1 (ko) * 2007-09-28 2009-02-26 삼성전기주식회사 카메라 모듈 및 그 제조방법
KR100947971B1 (ko) * 2008-07-18 2010-03-15 삼성전기주식회사 모바일 기기용 카메라모듈
CN103166104A (zh) * 2011-12-13 2013-06-19 鸿富锦精密工业（深圳）有限公司 芯片封装结构及其封装方法
JP2014170893A (ja) * 2013-03-05 2014-09-18 Taiyo Yuden Co Ltd カメラモジュール
CN104016296B (zh) * 2014-06-14 2016-04-06 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
US9865528B2 (en) * 2015-12-11 2018-01-09 Ubotic Company Limited High power and high frequency plastic pre-molded cavity package
CN106252289B (zh) * 2016-09-29 2019-02-01 山东盛品电子技术有限公司 一种提高气密性的塑封管壳产品及制备方法
JP6553587B2 (ja) 2016-12-20 2019-07-31 Ｎｉｓｓｈａ株式会社 ガスセンサモジュール及びその製造方法
CN108933151B (zh) * 2018-07-26 2024-02-13 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构以及封装方法
CN109037083A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN112151563A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 堆叠装配型图像感测器封装结构及封装方法
CN112151564A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 应用于图像传感器的叠层封装结构及封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271657B1 (ko) * 1998-05-30 2000-11-15 김영환 칼럼 리드형 반도체 패키지 및 그 제조방법
KR20000050478A (ko) * 1999-01-11 2000-08-05 윤종용 고체 촬상 소자 이미지 센서 모듈 및 그 조립방법
KR100345164B1 (ko) * 2000-08-05 2002-07-24 주식회사 칩팩코리아 스택 패키지
JP3838571B2 (ja) * 2003-08-14 2006-10-25 松下電器産業株式会社 固体撮像装置の製造方法
WO2005022591A2 (en) * 2003-08-26 2005-03-10 Advanced Interconnect Technologies Limited Reversible leadless package and methods of making and using same

Also Published As

Publication number Publication date
KR100742177B1 (ko) 2007-07-24
KR20060016134A (ko) 2006-02-21
CN101297404A (zh) 2008-10-29

Similar Documents

Publication Publication Date Title
KR100742177B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
US7274094B2 (en) Leadless packaging for image sensor devices
US10008533B2 (en) Semiconductor package
US8164676B2 (en) Camera module providing reliable long term adherence
TW200834938A (en) Image sensor package with die receiving opening and method of the same
JP2012182491A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP2006505126A5 (ko)
US20090256222A1 (en) Packaging method of image sensing device
TW200529456A (en) Photosensitive semiconductor package with support member and method for fabricating the same
JP2004158753A (ja) リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
JP2002134640A (ja) 薄型感光式半導体装置
US20080283952A1 (en) Semiconductor Package, Method of Fabricating the Same and Semiconductor Package Module For Image Sensor
GB2396963A (en) Semiconductor packaging structure
CN111969000B (zh) 图像传感器封装方法、辅助模具及图像传感器
JP4697789B2 (ja) 半導体装置及びその製造方法
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
KR100820913B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
TWI663692B (zh) Pressure sensor package structure
JP2006005612A (ja) 撮像モジュール
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
WO2007075007A1 (en) Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
KR20140148112A (ko) 이미지센서 패키지 및 그 제조방법
JP2008124160A (ja) 半導体装置、その製造方法、およびそれを搭載したカメラモジュール
CN215680676U (zh) 半导体器件封装及电子设备
JP2004063764A (ja) 光結合半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening