CN101297404A - 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块 - Google Patents

半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块 Download PDF

Info

Publication number
CN101297404A
CN101297404A CNA2006800397880A CN200680039788A CN101297404A CN 101297404 A CN101297404 A CN 101297404A CN A2006800397880 A CNA2006800397880 A CN A2006800397880A CN 200680039788 A CN200680039788 A CN 200680039788A CN 101297404 A CN101297404 A CN 101297404A
Authority
CN
China
Prior art keywords
semiconductor chip
pin
semiconductor
semiconductor package
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800397880A
Other languages
English (en)
Inventor
崔显圭
高楚峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHOI HYUN-KYU KOH CHOR HONG
CHOI HYUN KYU KOH CHOR HONG
Original Assignee
CHOI HYUN-KYU KOH CHOR HONG
CHOI HYUN KYU KOH CHOR HONG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHOI HYUN-KYU KOH CHOR HONG, CHOI HYUN KYU KOH CHOR HONG filed Critical CHOI HYUN-KYU KOH CHOR HONG
Publication of CN101297404A publication Critical patent/CN101297404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体封装，一种制造该半导体封装的方法，以及一种用于图像传感器的半导体封装模块。该半导体封装包括：安装部分，在其上安装半导体芯片；半导体芯片，包括沿其边缘排列的多个焊盘，其中半导体芯片粘接在安装部分上；多个引脚，与半导体芯片的侧壁分开，其高度高于半导体芯片；密封剂，用于固定安装部分和引脚，封装半导体封装的底面和侧壁，并暴露引脚的顶面和底面；焊线，用于将半导体芯片的焊盘与引脚的裸露顶面连接在一起；以及透明板，粘接在引脚上，其与半导体芯片间隔预定空间。

Description

半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块
技术领域
[01]本发明涉及一种半导体封装，更具体地说，涉及一种包含图像传感器的半导体芯片的半导体封装，一种制造该半导体封装的方法，以及一种用于图像传感器的半导体封装模块。
背景技术
[02]包含CMOS图像传感器(CIS)的半导体封装已广泛用于近年来发展迅猛的移动电话照相机或电荷耦合器件中。由于消费者对高性能、重量轻的简单配置的需求不断增加，许多研究人员已致力于开发可用于芯片尺寸封装(CSP)的半导体封装，以便将半导体封装安装在印刷电路板(PCB)上。
[03]传统上，已将陶瓷封装和塑料封装用作图像传感器的CSP。
[04]图1是用于图像传感器的传统陶瓷封装的横截面图。
[05]参照图1，使用环氧树脂胶粘剂16将半导体芯片12安装在封装底部11a上。封装底部11a由陶瓷材料制成。沿半导体芯片12顶面的边缘形成多个焊盘12a。在封装底部11a上形成多个外部引脚15和多个内部引脚17。外部引脚15的功能是作为连接部分，可通过电气方式连接到PCB(未显示)的特定电路上，而内部引脚17同样作为连接部分，可通过多个焊线13以电气方式连接到焊盘12a上。封装壁部分11b由陶瓷材料制成，与半导体芯片12分开。透明板14(例如，玻璃板)安装在封装壁部分11b上。
[06]但是，由于上述陶瓷封装在结构上很复杂，因此在制造重量轻、简单的陶瓷封装方面存在特定的限制。同样，由于陶瓷材料很昂贵，并且是以单一单元的形式制造陶瓷封装，因此生产成本进一步提高。
[07]图2是用于图像传感器的传统塑料封装的横截面图。
[08]参照图2，使用胶粘剂26将带有外部引脚25的半导体芯片22安装在环氧塑封料(EMC)密封剂21的中央平面上。沿半导体芯片22顶面的边缘形成多个焊盘22a。外部引脚25穿过密封剂21在封装的内部空间形成内部引脚端部27。内部引脚端部27通过焊线23以电气方式连接到焊盘22a。同时，透明板24(例如，玻璃板)与半导体芯片22分开，并安装在密封剂21的内壁上。
[09]与陶瓷封装类似，塑料封装在结构上也很复杂，因此很难制造足够轻而简单的塑料封装。因此，有必要开发一种用于图像传感器的半导体封装，其具有如下特点：比用于图像传感器的传统半导体封装更轻、更简单，并且可通过简单流程制造以降低成本，并适合批量生产。
发明内容
技术问题
[10]本发明提供一种半导体封装，其具有简单轻便的特征，并克服了传统问题。
[11]同样，本发明提供一种使用简化的流程、以低生产成本制造半导体封装的方法。
[12]而且，本发明提供一种采用上述半导体封装的用于图像传感器的半导体封装模块。
技术方案
[13]根据本发明的一方面，提供了一种半导体封装，其中包括用于安装半导体芯片的安装部分，安装部分支持半导体芯片。半导体芯片包括沿其边缘排列的多个焊盘，其粘接在安装部分上。多个引脚与半导体芯片的侧壁分开，其高度高于半导体芯片。密封剂用于固定安装部分和引脚，封装半导体封装的底面和侧壁，并露出引脚的顶面和底面。焊线将半导体芯片的焊盘与引脚的裸露顶面连接在一起。
[14]同时，半导体芯片可以进一步包括透明板，其粘接在引脚上，并与半导体芯片间隔预定空间。透明板可以由不透明板代替，后者采用金属或塑料制成。可以使用透明材料填充该预定空间，例如，透明环氧材料，以封装半导体芯片。如果使用透明材料，则可以安装或不安装透明板。
[15]安装部分可以与使用相同材料(例如，环氧塑封料-EMC)的密封剂形成一体。安装部分可以是引脚框架垫，其采用的材料与引脚相同，并与引脚分开。
[16]半导体封装可以进一步包括位于引脚裸露顶面和底面上的电镀层。焊线可以连接到位于引脚顶面上的电镀层。电镀层可以全部或部分地覆盖引脚的顶面。
[17]密封剂可以进一步包括覆盖引脚顶面除引脚之外的突起。密封剂还可以进一步包括延伸到引脚顶面未被电镀层覆盖的部分的突起。部分地覆盖引脚顶面的电镀层优选位于引脚顶面与半导体芯片相邻的部分，以便于电镀层与焊线连接。密封剂的突起可以延伸到覆盖在引脚顶面上形成的电镀层。
[18]同时，可以使用胶粘剂将半导体芯片粘接在安装部分的顶面，而半导体封装的密封剂可以进一步包括在安装部分顶面沿半导体芯片周围形成的突起，或密封剂向半导体芯片伸出并向内围绕半导体芯片的延伸部分，以避免胶粘剂向引脚溢出。
[19]根据本发明的另一个方面，提供了一种制造半导体封装的方法。该方法包括准备引脚框架，其包括多个单元，每个单元包括向内部空间伸出的多个引脚。每个单元是使用密封剂模制的，以裸露引脚的顶面和底面，并封装半导体封装的侧壁和底部。包括多个焊盘的半导体芯片粘接在半导体封装的底部，位于引脚之间。引脚通过引线焊接在半导体芯片的焊盘上。然后，透明板粘接在引脚上方，与半导体芯片间隔预定空间。通过切割过程将每个单元与引脚框架分开。
[20]引脚框架可以包括引脚框架垫，其与引脚分开，并位于引脚之间。在这种情况下，半导体芯片可以粘接在引脚框架垫上。如果引脚框架不包含引脚框架垫，则半导体芯片可以粘接到密封剂底部在成型过程中形成的平面区域上。
[21]在模制每个单元之后和粘接半导体芯片之前，此方法可以进一步包括在引脚的裸露顶面上形成电镀层，以提高引脚与半导体芯片的粘接强度。同样，在引脚上方粘接透明板之后，此方法可以进一步包括在引脚的裸露底面上形成焊料电镀层。
[22]或者，在模制每个单元之后和粘接半导体芯片之前，此方法可以进一步包括在引脚的裸露底面和顶面上同时形成包括(举例来说)PPF(Ni/Pd/Au)、Au和Ag的电镀层。
[23]透明板可以分别粘接在每个单元中的引脚上方。或者，可以在整个引脚框架的引脚上方粘接透明板，然后在切割过程中将透明板分隔为与各个单元相对应的部分。
[24]根据本发明的又一个方面，提供了一种用于图像传感器的半导体封装模块。该模块包括印刷电路板(PCB)；安装在PCB上的半导体封装；以及位于半导体封装上方的透镜架。半导体封装包括用于安装半导体芯片的安装部分。安装部分用于支持半导体芯片。半导体芯片包括沿其边缘排列的多个焊盘，其粘接在安装部分上。多个引脚与半导体芯片的侧壁分开，其高度高于半导体芯片。密封剂用于固定安装部分和引脚，封装半导体封装的底面和侧壁，并露出引脚的顶面和底面。焊线将半导体芯片的焊盘与引脚的裸露顶面连接在一起。透明板粘接在引脚上方，与半导体芯片间隔预定空间。
[25]透镜架可以粘接在半导体封装的引脚的顶面上，或直接粘接在PCB上。
[26]根据本发明的又一个方面，提供了一种半导体封装，其半导体芯片包含多个焊盘。多个引脚与半导体芯片的侧壁分开，其底面与半导体芯片的底面基本在同一平面上。多个焊线以电气方式将半导体芯片的焊盘与引脚相连接。密封剂用于固定和封装半导体芯片、焊线和引脚，并暴露半导体芯片的底面和引脚的底面。
[27]密封剂可以使用透明材料制成。密封剂可以高于引脚的顶面。同样，引脚可以高于或低于半导体芯片。
[28]半导体封装可以进一步包括位于引脚裸露顶面上的上电镀层；以及位于引脚裸露底面上的下电镀层。焊线可以连接到位于引脚顶面上的上电镀层。
[29]半导体封装可以进一步包括位于半导体芯片底面上的半导体芯片垫。半导体芯片垫的底面可以与引脚的底面基本在同一平面上。
[30]而且，半导体封装包括至少两个使用胶粘剂垂直堆叠的半导体封装，其中每个半导体封装与上述半导体封装相同。
[31]根据本发明的又一个方面，提供了一种制造半导体封装的方法。该方法包括准备引脚框架，该引脚框架包括多个向内部空间突起的引脚。载带粘接在引脚框架的底面上。半导体芯片粘接在暴露于引脚框架内部空间中的载带上。使用焊线将引脚以电气方式连接到半导体芯片上。使用密封剂将引脚、焊线和半导体芯片封装起来。从半导体芯片上移除载带。
[32]在将载带粘接到引脚框架的底面上之前，此方法可以进一步包括在引脚的顶面上形成上电镀层，以及在引脚的底面上形成下电镀层。在移除载带之前，可以通过切割过程将引脚框架分割到各个半导体封装。
[33]根据本发明的又一个方面，提供了一种用于图像传感器的半导体封装模块。该模块包括半导体封装；以及安装在半导体封装上方的透镜架。半导体封装包括半导体芯片，后者包括多个焊盘。多个引脚与半导体芯片的侧壁分开，其底面与半导体芯片的底面基本在同一平面上。多个焊线以电气方式将半导体芯片的焊盘与引脚相连接。密封剂用于固定和封装半导体芯片、焊线和引脚，并暴露半导体芯片的底面和引脚的底面。
[34]半导体封装模块可以进一步包括粘接半导体封装的PCB。PCB可以包括尺寸大于半导体封装的半导体芯片的开口，半导体封装可以粘接在PCB的底面上。
有利效果
[35]本发明可广泛应用于半导体封装，特别是用于图像传感器的半导体封装模块。最重要的是，根据本发明，可以使用简单流程并以较低的生产成本制造重量轻、配置简单的半导体封装。
附图说明
[36]图1是传统陶瓷半导体封装的横截面图；
[37]图2是另一个传统塑料半导体封装的横截面图；
[38]图3A至3C分别是根据本发明的一个实施例的半导体封装的横截面图、平面图和仰视图；
[39]图3D是图3A所示的半导体封装的改进实施例的横截面图；
[40]图4A至4C分别是根据本发明的另一个实施例的半导体封装的横截面图、平面图和仰视图；
[41]图4D是图4A所示的半导体封装的改进实施例的横截面图；
[42]图4E是图4A所示的半导体封装的另一个改进实施例的横截面图；
[43]图5A和5B分别是根据本发明又一个实施例的半导体封装的横截面图和平面图；
[44]图6是根据本发明的又一个实施例的半导体封装的横截面图；
[45]图7是显示根据本发明的又一个实施例的半导体封装与透镜架组合的横截面图；
[46]图8是安装图3A中的半导体封装的印刷电路板(PCB)的横截面图；
[47]图9A是用于制造图3A中的半导体封装的引脚框架的平面图；
[48]图9B至9K是沿着图9A中的A-A′线所作的横截面图，其示范性地说明了制造图3A中的半导体封装的过程；
[49]图10A至10C是沿着图9A中的A-A′线所作的横截面图，其示范性地说明了制造图3A中的半导体封装的另一个过程；
[50]图11A至11C分别是根据本发明的又一个实施例的半导体封装的平面图、仰视图和横截面图；
[51]图12是图11C所示的半导体封装的改进实施例的横截面图；
[52]图13是根据本发明的又一个实施例的半导体封装的横截面图，其通过堆叠如图12所示的两个半导体封装制成；
[53]图14是根据本发明的又一个实施例的半导体封装的横截面图，其通过将图12中的半导体封装粘接到PCB的底面制成；
[54]图15是图12所示的半导体封装的改进实施例的横截面图；
[55]图16是图11C所示的半导体封装的另一个改进实施例的横截面图；
[56]图17A和17B分别是图11C所示的半导体封装的又一个改进实施例的横截面图和仰视图；
[57]图18是用于图像传感器的半导体封装模块的横截面图，其中根据本发明的又一个实施例的半导体封装与透镜架组装在一起；
[58]图19是用于制造图11C所示的半导体封装的引脚框架的平面图；
[59]图20A至20F是沿着图19的C-C’线所作的横截面图，其示范性地说明了制造图11C所示的半导体封装的过程。
具体实施方式
[60]下面将参考附图更详细地说明本发明的示范性实施例。但是，本发明可以不同的形式实施，而不应解释为限于本发明所述的实施例。确切地说，提供这些实施例是为了使本发明的公开详尽、完整，并且向本领域的技术人员完整地传达本发明的范围。在附图中，为了清晰显示而放大了层的厚度和区域。还应该了解的是，当某个层被指位于另一层或基片“之上”时，它可以是直接位于另一层或基片之上，或中间插入其他层。相同的参考编号在整个说明书中用于表示相同的元件。
[61]图3A至3C分别是根据本发明的一个实施例的用于图像传感器的半导体封装的横截面图、平面图和仰视图。具体来说，图3B是粘接透明板34之前或形成上电镀层38之前的半导体封装的平面图，图3C是显示形成下电镀层37之前或之后的半导体封装的底面的仰视图。上电镀层38和下电镀层37在引脚35的裸露部分形成。
[62]参照图3A至3C，半导体封装的底部包括密封剂31，其具有预定厚度和平坦的顶面。在半导体封装底部的各个侧面上形成达到预定高度的侧壁部分。半导体封装的侧壁部分包括多个引脚35，其具有预定高度和用于固定引脚35的密封剂31。构成半导体封装底部的密封剂31与构成半导体封装侧壁部分的密封剂31形成一体。例如，密封剂31可以由环氧塑封料(EMC)制成，以封装半导体封装的底部和侧壁部分。通过密封剂31封装和固定的引脚35的顶面和底面未通过密封剂31封装，而是暴露在外。构成半导体封装底部的密封剂31可作为安装部分，使用胶粘剂36在上面安装半导体芯片32。胶粘剂36可以采用(举例来说)环氧树脂胶粘剂。
[63]同时，与半导体芯片32分开的引脚35可以高于半导体芯片32。也就是说，可以适当地选择引脚35的高度或安装部分的高度，以使引脚35的顶面比半导体芯片32的顶面高。
[64]半导体芯片32包括CMOS图像传感器(CIS)，后者是一种用于移动电话照相机和CCD的光电二极管(PD)。沿半导体芯片32顶面的边缘形成多个焊盘32a。焊盘32a可以电气方式连接到外部电路。焊盘32a通过焊线33以电气方式连接到引脚35的裸露顶面。在本发明中，在引脚35的裸露顶面上形成由采用像金(Au)或银(Ag)这样的金属材料制成的上电镀层38，以确保引脚35可靠地粘接在由像铝(Al)或金(Au)这样的金属制成的焊线33上。在图3B中，参考编号35(38)显示了上电镀层38在引脚35上形成的情况。同时，在引脚35的裸露底面上形成焊膏层(图8中的71)和下电镀层37。下电镀层37可以(举例来说)是锡铅焊料电镀层，以提高焊膏层71与引脚35的焊料附着力。本发明不限于上述说明，上电镀层38可以是预镀框架(PPF)电镀层，采用镍(Ni)、钯(Pd)制成，来代替像金(Au)或银(Ag)这样的金属。同样，下电镀层37可以不采用锡铅焊料电镀层，而是采用由镍(Ni)、钯(Pd)和金(Au)制成的PPF电镀层。
[65]允许光线透过的透明板34(例如，玻璃板)可使用胶粘剂39粘接在上电镀层38上。这样，就制作完成了用于图像传感器的无铅半导体封装，其包括特定的密封空间30。
[66]图3D是图3A所示的半导体封装的改进实施例的横截面图。
[67]图3D中的半导体封装大体上类似于图3A中的半导体封装，只是密封剂31包括沿半导体芯片32四周形成的突起31c，突起位于上面安装了半导体芯片32的密封剂31底部顶面的一部分上。当半导体芯片32与密封剂31底部顶面接触时，导电胶粘剂36(例如，环氧银胶粘剂)可能溢出并接触相邻的引脚35。在这种情况下，突起31c可避免胶粘剂36和引脚35之间发生短路。
[68]图4A至4C分别是根据本发明的另一个实施例的半导体封装的横截面图、平面图和仰视图。具体来说，图4B是粘接透明板34之前或形成上电镀层38之前的半导体封装的平面图，图4C是显示半导体封装的底面的仰视图。在图4A至4C中，相同的参考编号用于表示图3A至3C中相同的元件，将部分省略对相同元件的重复说明。
[69]参照图4A至4C，在半导体封装底部的中心形成具有预定厚度和平坦顶面的引脚框架垫35a。引脚框架垫35a可以采用与引脚35相同的材料制成。同样，引脚框架垫35a可以半蚀刻以低于引脚35，以便牢靠地安装半导体芯片32，并使半导体封装制造得薄而简单。引脚框架连接条35b安装在引脚框架垫35a的各个角上，以便将引脚框架垫35a与引脚框架的主体连接起来。在半导体封装底部的各个侧面上形成达到预定高度的侧壁部分。半导体封装的侧壁部分包括多个引脚35，其具有预定高度和用于固定引脚35的密封剂31。半导体封装的底部和侧壁部分通过引脚框架垫35a、连接条35b和用于固定和封装引脚35的密封剂31形成一个整体。通过密封剂31封装和固定的引脚35的顶面和底面未通过密封剂31封装，而是暴露在外。在半导体封装底部形成的引脚框架垫35a可作为安装部分，在上面安装半导体芯片32。因而，引脚框架垫35可以牢固地支撑半导体芯片32，并使半导体芯片32在操作过程中产生的热量可以有效地发散。
[70]同时，在引脚35的裸露底面上形成下电镀层37，以提高焊膏层(图8中的71)与引脚35的焊料附着力。下电镀层37可以采用(举例来说)锡铅焊料电镀层。同时，在引脚框架垫35a的裸露底面上也形成了下电镀层37。
[71]图4D是图4A所示的半导体封装的改进实施例的横截面图。
[72]图4D中的半导体封装大体上类似于图4A中的半导体封装，只是密封剂31包括沿安装了半导体芯片32的引脚框架垫35a的四周形成的突起31d。当半导体芯片32与引脚框架垫35a的顶面接触时，导电胶粘剂36(例如，环氧银胶粘剂)可能溢出并接触相邻的引脚35。在这种情况下，突起31d可避免胶粘剂36和引脚35之间发生短路。
[73]图4E是图4A所示的半导体封装的另一个改进实施例的横截面图。
[74]图4E中的半导体封装大体上类似于图4D中的半导体封装，只是密封剂31包括沿引脚框架垫35a和半导体芯片32的侧壁周围向半导体芯片32内延伸的扩展部分。当半导体芯片32与引脚框架垫35a的顶面接触时，导电胶粘剂36(例如，环氧银胶粘剂)可能溢出并接触相邻的引脚35。在这种情况下，扩展部分可避免胶粘剂36和引脚35之间发生短路。
[75]图5A和5B分别是根据本发明的又一个实施例的半导体封装的横截面图和平面图。图5B是粘接透明板34之前的平面图。在图5A和5B中，相同的参考编号用于表示与图3A至3D中相同的元件，将部分省略对相同元件的重复说明。
[76]参照图5A和5B，半导体封装的底部和侧壁部分与参照图3A说明的半导体封装的底部和侧壁部分类似。但是，在本实施例中，上电镀层38只在引脚35的部分裸露顶面上形成，而从密封剂31延伸出的密封剂突起31a在引脚35的裸露顶面的其余部分形成，其上形成了上电镀层38。同样，胶粘剂39只在密封剂突起31a的顶面上形成。为便于使用焊线33进行引线焊接处理，在引脚35顶面与半导体芯片32相邻的位置形成上电镀层38。因而，由于胶粘剂39没有在上电镀层38上形成，因此可以方便地检测焊线33是否牢固地焊接到上电镀层38。
[77]在引脚35的裸露底面上形成下电镀层37(例如，锡铅焊料电镀层)，以提高焊料的粘合力。
[78]虽然图5A中未显示，但为了避免由于胶粘剂36溢出导致胶粘剂36和引脚35之间发生短路，密封剂31可以进一步包括在其安装半导体芯片32的部分沿半导体芯片32周围伸出预定高度的突起。
[79]图6是根据本发明的又一个实施例的半导体封装的横截面图。
[80]图6中的半导体封装与图3A中的半导体封装的不同之处在于，在上电镀层38上另外形成了密封剂31b。
[81]图7是显示根据本发明的又一个实施例的半导体封装与透镜架组合的横截面图。
[82]参照图7，半导体封装的底部和侧壁部分与参照图3A说明的半导体封装的底部和侧壁部分类似。尽管未在图7中显示，但可以在半导体封装的底部形成引脚框架垫35a，以便将半导体芯片32安装在引脚框架垫35a上，如参照图4A所述。在本实施例中，在引脚35的裸露顶面上形成上电镀层38，并使用胶粘剂39将透明板34粘接在上电镀层38的部分区域上。使用胶粘剂61将透镜架60粘接在上电镀层38未粘接透明板34的其余部分。用于照相机的透镜62与透镜架60组装在一起。用于组合透镜架60的半导体封装可以通过焊膏层(图8中的71)的方式安装在PCB上，稍后将对其进行说明。
[83]图8是安装图3A中的半导体封装的PCB 70的横截面图。
[84]参照图8，在下电镀层37下形成焊膏层71，半导体封装安装在PCB 70上。透镜架60′粘接在PCB 70上以包围半导体封装。用于照相机的透镜62与透镜架60′组装在一起。
[85]图9A是用于制造图3A中的半导体封装的引脚框架81的平面图，而图9B至9K是沿着图9A中的A-A′线所作的横截面图，其示范性地说明了制造图3A中的半导体封装的过程。
[86]下面将参照图9A至9K详细说明根据本发明的一个实施例制造半导体封装的过程。
[87]参照图9A和9B，制造了包括多个单元82的引脚框架81。引脚框架81可采用铜、包含铁或镍的铜化合物中的任意一种制成。在每个单元82上形成多个引脚35。每个引脚35向中央空间30伸出预定长度。在本发明中，引脚框架81的厚度，即引脚35的厚度可以大于半导体芯片32的厚度，如图3A所示，其范围从几十μm到数百μm或更大。
[88]参照图9B和9C，执行环氧塑封处理以形成由EMC制成的密封剂31。密封剂31在每个单元82的引脚35之间的中央空间30下构成半导体封装的底部。同时，密封剂31填充在引脚35之间以固定引脚35并形成半导体封装的侧壁部分。
[89]参照图9D，可选择性地仅在引脚35顶面未被密封剂31覆盖的部分形成上电镀层38。
[90]参照图9E，可选择性地在密封剂31的顶面形成胶粘剂36，从而构成半导体封装的底部。
[91]参照图9F，将半导体芯片32粘接在位于密封剂31上的胶粘剂36上。用于图像传感器的半导体芯片32包括沿半导体芯片32的顶面边缘形成的多个焊盘32a。
[92]参照图9G，引脚53未被密封剂31覆盖的顶面通过焊线33引线焊接到焊盘32a上，焊线33由铝(Al)或金(Au)制成。
[93]参照图9H，胶粘剂39涂覆在上电镀层38的顶面上。
[94]参照图9I，透明板34(例如，玻璃板)安装在每个单元82的胶粘剂39上。
[95]参照图9J，在引脚35未被密封剂31覆盖的底面上形成下电镀层37。
[96]参照图9K，通过切割过程将每个半导体封装与引脚框架81分开，从而完成图3A所示的半导体封装的制造过程。
[97]图10A至10C是沿着图8A中的A-A′线所作的横截面图，其示范性地说明了制造图3A中的半导体封装的另一个过程。在上电镀层38上形成胶粘剂39之前的过程与参照图9A至9H说明的过程相同，因此说明将从后续流程开始。
[98]参照图10A，在上电镀层38上形成胶粘剂39之后，将单个透明板90粘接在整个引脚框架81上的上电镀层38上，这与参照图9I中的说明不同。
[99]参照图10B，选择性地仅在引脚35未被密封剂31覆盖的底面上形成下电镀层37。
[100]参照图10C，通过切割过程将每个半导体封装与引脚框架81分开，从而完成半导体封装的制造过程。
[101]图11A至11C分别是根据本发明的又一个实施例的半导体封装的平面图、仰视图和横截面图。在图11A和11B中，为简便起见没有显示上电镀层133和下电镀层131，但其参考编号133和131放在引脚132的参考编号旁边的括号中。同样，虽然引脚132、焊线138和半导体芯片134覆盖了密封剂140，在图11A中仍然显示了引脚132、焊线138和半导体芯片134，以演示引脚132的排列方式。图11C是沿着图11A中的B-B’线所作的横截面图。
[102]参照图11A至11C，半导体芯片134安装在半导体封装的中心并与多个引脚132封装在一起，彼此分开。沿半导体芯片134的顶面边缘形成多个焊盘136。在各个引脚132的顶面形成上电镀层133，在各个引脚的底面形成下电镀层131。
[103]同样，上电镀层133通过焊线138以电气方式连接到半导体芯片134的焊盘136，密封剂140形成组合结构以封装和固定引脚132和半导体芯片134。如图11C所示，半导体芯片134的底面可与引脚132的底面大体位于同一平面，或与在引脚132的底面上形成的下电镀层131的底面大体位于同一平面。
[104]密封剂140使用透明材料制成，如EMC。在本实施例中，安装在半导体芯片134周围并与其隔开的引脚的高度高于半导体芯片132的顶面的高度。半导体芯片134包括CIS，这是一种用于移动电话照相机和CCD的光电二极管。沿半导体芯片134顶面的边缘形成多个焊盘136，并以电气方式连接到外部电路。焊盘136分别通过焊线138以电气方式连接到引脚132的裸露顶面。在本发明中，在引脚132的裸露顶面上形成上电镀层133，以提高引线132与使用Al或Au制成的焊线138之间的粘合力。在这种情况下，下电镀层133可以采用诸如金、银或镍钯合金之类的金属制成。
[105]同时，与上电镀层133采用相同材料的下电镀层131可以在引脚132的裸露底面上形成。或者，下电镀层131可采用锡铅焊料电镀层，以提高半导体封装与将在上面安装半导体封装的基片(未示出)之间的焊料粘合力。在另一种情况下，上电镀层133可以采用由镍、钯和金制成的PPF电镀层，以代替金或银。同样，下电镀层131可以不采用锡铅焊料电镀层，而是采用由镍、钯和金制成的PPF电镀层。
[106]图12是图11C所示的半导体封装的改进实施例的横截面图。
[107]图12中的半导体封装大体上与图11C中的半导体封装类似，只是密封剂140的高度几乎与安装在半导体芯片134周围的引脚132的高度相同，或与涂覆在引脚132顶面上的上电镀层133的高度相同。
[108]图13是通过堆叠如图12所示的两个半导体封装而制成的堆叠式半导体封装的横截面图。在本发明中，可以通过在其间涂抹胶粘剂142来垂直地堆叠两个或两个以上半导体封装，以形成堆叠式半导体封装。
[109]图14是通过使用胶粘剂144将图12中的半导体封装粘接到PCB 146的底面制成的半导体封装的横截面图。
[110]参照图14，在PCB 146上形成用于透光的开口。为了提高透光率，形成的开口可以大于粘接在PCB 146底面上的半导体封装的半导体芯片134的大小。
[111]图15是图12所示的半导体封装的改进实施例的横截面图。
[112]图15中的半导体封装大体上类似于图12中的半导体封装，只是半导体芯片134的底面与引脚132的底面位于同一平面上，并在引脚132的底面上进一步形成下电镀层131。
[113]图16是图11C所示的半导体封装的另一个改进实施例的横截面图。
[114]图16中的半导体封装大体上类似于图11C中的半导体封装，只是安装在半导体芯片134周围的引脚132a的高度或在引脚132a的顶面上形成的上电镀层133a的高度低于半导体芯片134的高度。
[115]图17A和17B分别是图11C所示的半导体封装的又一个改进实施例的横截面图和仰视图。
[116]图17A和17B中的半导体封装大体上类似于图11B和11C中的半导体封装，只是引脚框架的形状不同。具体来说，在引脚框架中的引脚132之间形成晶片焊垫132b，使用胶粘剂(未示出)将半导体芯片134安装在晶片焊垫132b上。晶片焊垫132b采用与引脚132相同的材料制成，其高度低于引脚132。因而，图17A和17B中的半导体封装与图11B和11C中的半导体封装的不同之处在于，如果在引脚132的底面上形成下电镀层131，则在晶片焊垫132b的底面上也形成晶片焊垫电镀层131a。在本实施例中，晶片焊垫电镀层131a的底面与引脚132的底面或在引脚132的底面上形成的下电镀层131的底面位于同一平面上。
[117]图18是半导体封装模块的横截面图，其中根据本发明的又一个实施例的半导体封装与透镜架组装在一起。在本实施例中，示范性地说明半导体封装与图11C中图示的半导体封装相同。但是，本发明并不限于此，如图12至17A中所示的任何其他半导体封装同样适用于图18中的半导体封装模块。
[118]参照图18，使用胶粘剂(未示出)沿与图11C所示相同的半导体封装的边缘粘接透镜架150。透镜架150与照相机的透镜152组装在一起。与透镜架150组装在一起的上述半导体封装可以安装在基片(未示出)上，如PCB。
[119]下面将参照图19和20A至20F详细说明根据本发明的一个实施例制造半导体封装的过程。
[120]图19是用于制造图11C所示的半导体封装的引脚框架130的平面图，图20A至20F是沿着图19的C-C’线所作的横截面图，其示范性地说明了制造图11C所示的半导体封装的过程。
[121]参照图19，制造了引脚框架130，其中排列了多个单元。引脚框架130可采用铜、包含铁或镍的铜化合物中的任意一种制成。在每个单元上形成多个引脚132。各个引脚132向内部空间135伸出预定长度。在本发明中，引脚框架130的厚度，即引脚132的厚度可以大于半导体芯片134的厚度，如图11C所示，其范围从几十μm到数百μm或更大。但是，引脚132a的厚度可以小于半导体芯片132的厚度，如图16所示。
[122]参照图20A，在引脚132的顶面上形成上电镀层133，在引脚132的底面上形成下电镀层131。上电镀层133和下电镀层131可以使用相同或单独的流程制成。在引脚132的裸露顶面上形成上电镀层133，以提高引脚132与采用铝或金制成的焊线138(参见图20D)之间的粘合力。在这种情况下，上电镀层133可以采用诸如金、银或镍钯合金之类的金属制成。同时，与上电镀层133采用相同材料的下电镀层131可以在引脚132的裸露底面上形成。或者，下电镀层131可采用锡铅焊料电镀层，以提高半导体封装与将在上面安装半导体封装的基片(未示出)之间的焊料粘合力。在另一种情况下，上电镀层133可以采用由镍、钯和金制成的PPF电镀层，以代替金或银。同样，下电镀层131可以不采用锡铅焊料电镀层，而是采用由镍、钯和金制成的PPF电镀层。
[123]参照图20B，粘性和弹性带160粘接在引脚框架130的底面上。
[124]参照图20C，预先制造的半导体芯片134粘接在弹性带160上，其位于在引脚框架130的各个单元中的引脚132之间形成的内部空间135中。
[125]参照图20D，在半导体芯片134的顶面上形成的焊盘136使用焊线138引线焊接到位于引脚132顶面上的上电镀层133，从而使焊盘136可以电气方式连接到上电镀层133。
[126]参照图20E，由EMC制成的密封剂140用于固定和封装半导体芯片134、焊线138和引脚132。
[127]参照图20F，在形成密封剂140之后，使用刀片执行切割过程，将各个单元与引脚框架130分开，并移除弹性带160。至此，根据本发明的半导体封装已制作完成。
[128]尽管上文已参照示范性实施例具体说明和描述了本发明，但本领域的技术人员应了解，可在不脱离所附权利要求书界定的本发明的主旨和范围的情况下，对本发明的形式和细节进行各种修改。例如，可以根据半导体芯片134的厚度适当地选择引脚132的高度和密封剂140的高度。同样，虽然说明密封剂140由透明环氧材料制成，但本发明不限于此，因此密封剂140可以采用其他多种塑封材料制成。而且，参照图19和20A至20F说明使用引脚框架130而不使用晶片焊垫制造半导体封装的过程。但本发明不限于此，可以参照图17A和17B中的说明使用引脚框架来制造半导体封装，其中在引脚之间的内部空间中形成晶片焊垫。
工业适用性
[129]本发明可广泛应用于半导体封装，特别是用于CMOS图像传感器(CIS)的半导体封装模块，CIS广泛应用于移动电话照相机或电荷耦合器件(CCD)。

Claims (35)

1.一种半导体封装，包括：
安装部分，在其上面安装半导体芯片，其中安装部分支持半导体芯片；
半导体芯片，包括沿其边缘排列的多个焊盘，其中半导体芯片粘接在安装部分上；
多个引脚，与半导体芯片的侧壁分开，其高度高于半导体芯片；
密封剂，用于固定安装部分和引脚，封装半导体封装的底面和侧壁，并露出引脚的顶面和底面；以及
焊线，用于将半导体芯片的焊盘与引脚的裸露顶面连接在一起。
2.如权利要求1所述的封装，其中安装部分与使用相同材料的密封剂形成一体。
3.如权利要求1所述的封装，其中安装部分采用与引脚相同的材料制成，并与引脚分开。
4.如权利要求1所述的封装，进一步包括位于引脚裸露顶面和底面上的电镀层，
其中焊线连接到位于引脚顶面上的电镀层。
5.如权利要求4所述的封装，其中位于引脚裸露顶面上的电镀层部分地覆盖引脚的顶面。
6.如权利要求5所述的封装，其中密封剂进一步包括延伸到引脚顶面未被电镀层覆盖的部分的突起。
7.如权利要求4所述的封装，进一步包括在电镀层的顶面上形成的密封剂。
8.如权利要求1所述的封装，其中使用胶粘剂将半导体芯片粘接在安装部分的顶面上，而且
胶粘剂进一步包括在安装部分顶面沿半导体芯片周围形成的突起，或密封剂向半导体芯片伸出并向内围绕半导体芯片的延伸部分，以避免胶粘剂向引脚溢出。
9.如权利要求1所述的封装，其中引脚的外部侧壁裸露。
10.如权利要求1所述的封装，进一步包括粘接在引脚上并覆盖半导体芯片的透明板。
11.如权利要求1所述的封装，进一步包括粘接在引脚上并覆盖半导体芯片的不透明板。
12.一种制造半导体封装的方法，包括：
准备引脚框架，其包括多个单元，每个单元包括向内部空间伸出的多个引脚；
使用密封剂将各个单元密封起来，以裸露引脚的顶面和底面，并封装半导体封装的侧壁和底部；
将包括多个焊盘的半导体芯片粘接在半导体封装的底部，位于引脚之间；
将引脚通过引线焊接到半导体芯片的焊盘上；
封装半导体芯片；以及
通过切割过程将每个单元与引脚框架分开。
13.如权利要求12所述的方法，其中引脚框架包括位于引脚之间并与引脚分开的引脚框架垫，半导体芯片粘接在引脚框架垫上。
14.如权利要求12所述的方法，其中在模制各个单元之后和粘接半导体芯片之前，进一步包括在引脚的裸露顶面上形成电镀层。
15.如权利要求12所述的方法，其中形成电镀层包括仅在引脚的部分顶面上形成电镀层。
16.如权利要求14所述的方法，进一步包括在电镀层上涂覆密封剂。
17.如权利要求14所述的方法，进一步包括在引脚的裸露顶面上形成电镀层的过程中在引脚的裸露底面上形成电镀层。
18.如权利要求12所述的方法，进一步包括：
在引脚上方粘接透明板；以及
在引脚的裸露底面上形成焊料电镀层。
19.如权利要求12所述的方法，其中半导体芯片的封装包括在引脚上方粘接透明板，其与半导体芯片间隔预定空间。
20.如权利要求19所述的方法，其中透明板粘接在每个单元的引脚上方。
21.如权利要求19所述的方法，其中在整个引脚框架的引脚上方粘接透明板，然后在切割过程中将透明板分隔为与各个单元相对应的部分。
22.一种用于图像传感器的半导体封装模块，该模块包括：
印刷电路板；
安装在印刷电路板上的半导体封装；以及
安装在半导体封装上方的透镜架，
其中半导体封装包括：
安装部分，在上面安装半导体芯片，其中安装部分支持半导体芯片；
半导体芯片，包括沿其边缘排列的多个焊盘，半导体芯片粘接在安装部分上；
多个引脚，与半导体芯片的侧壁分开，其高度高于半导体芯片；
密封剂，用于固定安装部分和引脚，封装半导体封装的底面和侧壁，并露出引脚的顶面和底面；
焊线，用于将半导体芯片的焊盘与引脚的裸露顶面连接在一起；以及
透明板，粘接在引脚上方并与半导体芯片间隔预定空间。
23.如权利要求22所述的模块，其中透镜架粘接在半导体封装的引脚的顶面上。
24.一种半导体封装，包括：
半导体芯片，包括多个焊盘；
多个引脚，与半导体芯片的侧壁分开，其底面与半导体芯片的底面基本在同一平面上；
多个焊线，以电气方式将半导体芯片的焊盘与引脚相连接；以及
密封剂，用于固定和封装半导体芯片、焊线和引脚，并暴露半导体芯片的底面和引脚的底面。
25.如权利要求24所述的封装，其中密封剂采用某种透明材料或不透明材料制成。
26.如权利要求24所述的封装，其中密封剂高于引脚的顶面。
27.如权利要求24所述的封装，进一步包括：
涂覆在引脚裸露顶面上的上电镀层；以及
涂覆在引脚裸露底面上的下电镀层，
其中焊线连接到位于引脚顶面上的上电镀层。
28.如权利要求24所述的封装，进一步包括安装在半导体芯片底面上的半导体芯片垫，
其中半导体芯片垫的底面与引脚的底面基本在同一平面上。
29.如权利要求24所述的封装，进一步包括：使用胶粘剂在权利要求24中的半导体封装上垂直地堆叠至少一个如权利要求24所述的半导体封装。
30.一种制造半导体封装的方法，包括：
准备引脚框架，该引脚框架包括多个向内部空间突起的引脚；
将载带粘接在引脚框架的底面上；
将半导体芯片粘接在暴露于引脚框架内部空间中的载带上；
使用焊线将引脚以电气方式连接到半导体芯片上；
使用密封剂封装引脚、焊线和半导体芯片；以及
从半导体芯片上移除载带。
31.如权利要求30所述的方法，其进一步包括在将载带粘接到引脚框架的底面上之前，在引脚的顶面上形成上电镀层，以及在引脚的底面上形成下电镀层。
32.如权利要求30所述的方法，其中半导体芯片的封装包括涂覆比引脚高的密封剂。
33.如权利要求30所述的方法，其中密封剂采用透明材料制成。
34.一种用于图像传感器的半导体封装模块，该模块包括：
半导体封装；
安装在半导体封装上方的透镜架，
其中半导体封装包括：
半导体芯片，包括多个焊盘；
多个引脚，与半导体芯片的侧壁分开，其底面与半导体芯片的底面基本在同一平面上；
多个焊线，以电气方式将半导体芯片的焊盘与引脚相连接；以及
密封剂，用于固定和封装半导体芯片、焊线和引脚，并暴露半导体芯片的底面和引脚的底面。
35.如权利要求34所述的模块，进一步包括用于粘接半导体封装的印刷电路板，
其中印刷电路板包括尺寸大于半导体封装的半导体芯片的开口，并且半导体封装粘接在印刷电路板的底面上。
CNA2006800397880A 2005-12-24 2006-12-22 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块 Pending CN101297404A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050129182A KR20060004885A (ko) 2005-12-24 2005-12-24 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
KR10-2005-0129182 2005-12-24
KR10-2006-0010626 2006-02-03
KR10-2006-0077933 2006-08-18

Publications (1)

Publication Number Publication Date
CN101297404A true CN101297404A (zh) 2008-10-29

Family

ID=37117061

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800397880A Pending CN101297404A (zh) 2005-12-24 2006-12-22 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块

Country Status (2)

Country Link
KR (2) KR20060004885A (zh)
CN (1) CN101297404A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166104A (zh) * 2011-12-13 2013-06-19 鸿富锦精密工业（深圳）有限公司 芯片封装结构及其封装方法
CN104016296A (zh) * 2014-06-14 2014-09-03 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN104038680A (zh) * 2013-03-05 2014-09-10 太阳诱电株式会社 摄像机组件
CN106252289A (zh) * 2016-09-29 2016-12-21 山东盛品电子技术有限公司 一种提高气密性的塑封管壳产品及制备方法
CN108417499A (zh) * 2015-12-11 2018-08-17 优博创新科技有限公司 空腔封装结构及其制造方法
CN108933151A (zh) * 2018-07-26 2018-12-04 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构以及封装方法
CN109037083A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN110073204A (zh) * 2016-12-20 2019-07-30 日写株式会社 气体传感器模块及其制造方法
CN112151563A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 堆叠装配型图像感测器封装结构及封装方法
CN112151564A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 应用于图像传感器的叠层封装结构及封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885505B1 (ko) * 2007-09-28 2009-02-26 삼성전기주식회사 카메라 모듈 및 그 제조방법
KR100947971B1 (ko) * 2008-07-18 2010-03-15 삼성전기주식회사 모바일 기기용 카메라모듈

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271657B1 (ko) * 1998-05-30 2000-11-15 김영환 칼럼 리드형 반도체 패키지 및 그 제조방법
KR20000050478A (ko) * 1999-01-11 2000-08-05 윤종용 고체 촬상 소자 이미지 센서 모듈 및 그 조립방법
KR100345164B1 (ko) * 2000-08-05 2002-07-24 주식회사 칩팩코리아 스택 패키지
JP3838571B2 (ja) * 2003-08-14 2006-10-25 松下電器産業株式会社 固体撮像装置の製造方法
JP2007503721A (ja) * 2003-08-26 2007-02-22 アドバンスド インターコネクト テクノロジーズ リミテッド リバーシブル・リードレス・パッケージとその製造および使用方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166104A (zh) * 2011-12-13 2013-06-19 鸿富锦精密工业（深圳）有限公司 芯片封装结构及其封装方法
CN104038680A (zh) * 2013-03-05 2014-09-10 太阳诱电株式会社 摄像机组件
CN104016296A (zh) * 2014-06-14 2014-09-03 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN104016296B (zh) * 2014-06-14 2016-04-06 山东华芯半导体有限公司 一种封装结构和该封装结构的封装方法
CN108417499A (zh) * 2015-12-11 2018-08-17 优博创新科技有限公司 空腔封装结构及其制造方法
CN106252289B (zh) * 2016-09-29 2019-02-01 山东盛品电子技术有限公司 一种提高气密性的塑封管壳产品及制备方法
CN106252289A (zh) * 2016-09-29 2016-12-21 山东盛品电子技术有限公司 一种提高气密性的塑封管壳产品及制备方法
CN110073204A (zh) * 2016-12-20 2019-07-30 日写株式会社 气体传感器模块及其制造方法
US11415536B2 (en) 2016-12-20 2022-08-16 Nissha Co., Ltd. Gas sensor module and method of manufacturing gas sensor module
CN108933151A (zh) * 2018-07-26 2018-12-04 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构以及封装方法
CN108933151B (zh) * 2018-07-26 2024-02-13 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构以及封装方法
CN109037083A (zh) * 2018-07-27 2018-12-18 星科金朋半导体（江阴）有限公司 一种qfn指纹识别芯片的封装方法
CN112151563A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 堆叠装配型图像感测器封装结构及封装方法
CN112151564A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 应用于图像传感器的叠层封装结构及封装方法

Also Published As

Publication number Publication date
KR100742177B1 (ko) 2007-07-24
KR20060004885A (ko) 2006-01-16
KR20060016134A (ko) 2006-02-21

Similar Documents

Publication Publication Date Title
CN101297404A (zh) 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20200144167A1 (en) Method for fabricating carrier-free semiconductor package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
CN102341899A (zh) 具有多种ic封装构造的无引线阵列塑料封装
TW200529456A (en) Photosensitive semiconductor package with support member and method for fabricating the same
US20110248392A1 (en) Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US20080283952A1 (en) Semiconductor Package, Method of Fabricating the Same and Semiconductor Package Module For Image Sensor
US20140097527A1 (en) Method of manufacture integrated circuit package
CN107564889B (zh) 一种芯片封装结构及封装方法
CN104347612B (zh) 集成的无源封装、半导体模块和制造方法
TWI424549B (zh) 改良導線的二極體封裝及其製作方法
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
KR100820913B1 (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
JP6487584B1 (ja) 圧力センサーパッケージ構造
WO2007075007A1 (en) Semiconductor package, method of fabricating the same and semiconductor package module for image sensor
CN111725173A (zh) 一种堆叠封装结构及堆叠封装结构的制造方法
KR20140045248A (ko) 집적회로 패키지 제조방법
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
KR0167285B1 (ko) 비엘피 패키지
JP2004047684A (ja) 半導体装置
KR101432487B1 (ko) 반도체 기판과 반도체 패키지의 접합방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20081029

C20 Patent right or utility model deemed to be abandoned or is abandoned