CN112151564A - 应用于图像传感器的叠层封装结构及封装方法 - Google Patents
应用于图像传感器的叠层封装结构及封装方法 Download PDFInfo
- Publication number
- CN112151564A CN112151564A CN202011231042.8A CN202011231042A CN112151564A CN 112151564 A CN112151564 A CN 112151564A CN 202011231042 A CN202011231042 A CN 202011231042A CN 112151564 A CN112151564 A CN 112151564A
- Authority
- CN
- China
- Prior art keywords
- side wall
- image sensor
- substrate
- logic chip
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 239000011521 glass Substances 0.000 claims abstract description 77
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 239000003292 glue Substances 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 150000001408 amides Chemical class 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000001723 curing Methods 0.000 claims 1
- 238000001029 thermal curing Methods 0.000 claims 1
- 238000012858 packaging process Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 238000012536 packaging technology Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 206010070834 Sensitisation Diseases 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种应用于图像传感器的叠层封装结构及封装方法，涉及半导体封装技术领域，叠层封装结构包括基板、逻辑芯片、第一电性连接件、第一承托侧墙、玻璃板片、第二承托测侧墙、图像传感器、第二电性连接件及透光板，该封装结构在实现图像传感器感测性能及处理性能提升的同时，具有较小的装配体积，突破了一定的叠层封装小型化瓶颈，通过叠层封装工艺对逻辑芯片及图像传感器的工作性能进行保障，不涉及复杂的封装流程，封装结构较为简单，成本较低，能够帮助提高封装成品的良率和使用寿命，降低整体封装结构应用于终端小型电子产品中所占据的体积。
Description
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种应用于图像传感器的叠层封装结构及封装方法。
背景技术
图像传感器是数字图像设备的核心装置，可以将将光学图像信号转换成电子信号进行处理。现有技术中，终端设备的开发人员为了强化图像传感器的感测性能，一般会将封装好的图像传感器和封装好的各类用于信号存储、处理的逻辑芯片的封装结构组合在一起，实现图像感测信号的及时运算及处理。然而，现有的图像传感器及各类逻辑处理芯片一般采用分开封装的形式，当需要组合使用时，再利用中间结构或中间电路进行连接，而后应用于终端设备的电路中，单独封装再组合后的图像传感器结构具有体积占用较大、集成性低，组合方式较为复杂等问题。
发明内容
针对上述存在的问题，本发明提供一种应用于图像传感器的叠层封装结构，该结构不涉及复杂的封装设备及封装工艺，封装成型的结构在功能上的集成度较好，装配体积较小，同时还能够一定程度地提升图像传感器装配于终端设备控制板时的感测性能及使用寿命。
为实现上述目的，本发明提供的技术方案为：
本发明提供的应用于图像传感器的叠层封装结构，包括：
基板，所述基板包括基板上表面及基板下表面，所述基板上表面与所述基板下表面相对；
逻辑芯片，所述逻辑芯片固定于所述基板上；所述逻辑芯片包括逻辑芯片上表面及逻辑芯片下表面，所述逻辑芯片上表面和所述逻辑芯片下表面相对；
玻璃板片，所述玻璃板片固定于所述逻辑芯片的上方；所述玻璃板片包括板片上表面及板片下表面，所述板片上表面与所述板片下表面相对；
图像传感器，所述图像传感器固定于所述玻璃板片上；所述图像传感器包括感光芯片，所述图像传感器上设置所述感光芯片的一面为图像传感器上表面，与所述图像传感器上表面相对的一面为图像传感器下表面；
第一承托侧墙，所述第一承托侧墙设置在所述基板和所述玻璃板片之间，所述第一承托侧墙包括侧墙上表面及侧墙下表面；所述侧墙上表面和所述侧墙下表面相对；所述板片下表面与所述侧墙上表面固定；所述侧墙下表面与所述基板上表面电性连接且固定，并且所述第一承托侧墙环绕设置在所述逻辑芯片的外侧，并将所述逻辑芯片密封在由所述基板、所述第一承托侧墙及所述玻璃板片共同围成的密闭腔室中；
多个电性连接所述逻辑芯片及所述基板的第一电性连接件，并且所述第一电性连接件布置在所述密闭腔室中；
多个电性连接所述第一承托侧墙及所述图像传感器的第二电性连接件；
透光板，固定在所述图像传感器上方，所述图像传感器透过所述透光板接收光学图像信号，所述透光板上被粘接的一面为透光板底面，与所述透光板底面相对的一面为透光板顶面；
第二承托侧墙，所述第二承托侧墙固定在所述第一承托侧墙及所述透光板之间，以使所述透光板与所述图像传感器的感光芯片之间形成密封透光区域；所述第二电性连接件布置在所述第二承托侧墙内侧的所述密封透光区域内。
本发明提供的应用于图像传感器的叠层封装结构，优选地，所述第一承托侧墙的剖面宽度大于所述第二承托侧墙的剖面宽度；所述第一承托侧墙及所述第二承托侧墙形成的剖面呈间隔镜像相对的L状；所述第一承托侧墙的侧墙上表面沿所述第一承托侧墙的剖面宽度方向从内向外依次设置有用于贴合固定所述玻璃板片的第一区域、用于设置若干电性接点的第二区域及用于固定所述第二承托侧墙的第三区域；所述玻璃板片的板片下表面贴合固定在所述侧墙上表面的第一区域上；所述第二电性连接件电性连接所述图像传感器及所述第二区域上的电性接点；所述第二承托侧墙固定于所述第三区域上。
本发明提供的应用于图像传感器的叠层封装结构，优选地，所述第一承托侧墙分别垂直于所述基板及所述玻璃板片；所述第二承托侧墙分别垂直于所述玻璃板片及所述透光板。
本发明提供的应用于图像传感器的叠层封装结构，优选地，所述玻璃板片和所述第一承托侧墙的侧墙上表面的第一区域黏合固定；所述第一承托侧墙的侧墙下表面和所述基板的基板上表面电性胶接固定；第一承托侧墙的侧墙上表面的第三区域和所述第二承托侧墙黏合固定；所述第二承托侧墙和所述透光板黏合固定。
本发明提供的应用于图像传感器的叠层封装结构，优选地，所述第二承托侧墙为玻璃或聚酰亚胺或酰胺树脂或热固化封胶或UV胶。
本发明提供的应用于图像传感器的叠层封装结构，优选地，所述基板及所述第一承托侧墙为PCB电路板；所述玻璃板片的厚度小于0.2cm。
本发明还提供了一种应用于图像传感器的叠层封装方法，包括：
提供基板，所述基板具有基板上表面及与基板上表面相对的基板下表面；
将逻辑芯片贴附于基板上，其是将逻辑芯片的逻辑芯片下表面贴附在基板上表面上；
将逻辑芯片与基板电性连接，其是通过若干第一电性连接件电性连接逻辑芯片上表面及基板上表面；
提供第一承托侧墙，将第一承托侧墙环绕固定在逻辑芯片外侧的基板上，并使第一承托侧墙与基板电性连接；其中第一承托侧墙的侧墙下表面和基板的基板上表面电性连接且固定，而且第一承托侧墙和基板的固定处设置于逻辑芯片及第一电性连接件的外侧；
提供玻璃板片，将玻璃板片固定在第一承托侧墙的侧墙上表面，其是将玻璃板片的板片下表面固定在第一承托侧墙的侧墙上表面的第一区域，并且玻璃板片、第一承托侧墙及基板共同将逻辑芯片和第一电性连接件限定在围成的密闭腔室内；
将图像传感器贴附于玻璃板片上，其是将图像传感器下表面贴附在玻璃板片的板片上表面上；
将图像传感器和第一承托侧墙的侧墙上表面电性连接，其是通过若干第二电性连接件电性连接图像传感器上表面及第一承托侧墙的侧墙上表面；
提供第二承托侧墙，将第二承托侧墙环绕固定在第一承托侧墙的侧墙上表面，其是将第二承托侧墙的底面环绕固定在第一承托侧墙的侧墙上表面；
提供透光板，将透光板固定在第二承托侧墙上表面，其是将透光板的透光板底面固定在第二承托侧墙的上表面，并且透光板、第二承托侧墙、第一承托侧墙、玻璃板片共同将图像传感器及第二电性连接件限定在所围成的密封透光区域中。
本发明提供的应用于图像传感器的叠层封装方法，优选地，选取UV胶或热固化封胶作为第二承托侧墙，在固化的过程中将透光板固定于图像传感器上方。
本发明提供的应用于图像传感器的叠层封装方法，优选地，选取玻璃板片的厚度小于0.2cm。
本发明提供的应用于图像传感器的叠层封装方法，优选地，选取PCB板作为基板及第一承托侧墙。
本发明提供的应用于图像传感器的叠层封装结构及封装方法，涉及半导体封装领域，叠层封装结构包括基板、逻辑芯片、第一电性连接件、第一承托侧墙、玻璃板片、第二承托侧墙、图像传感器、第二电性连接件及透光板，该封装结构在实现图像传感器感测性能及处理性能提升的同时，具有较小的装配体积，突破了一定的叠层封装小型化瓶颈，通过叠层封装工艺对逻辑芯片及图像传感器的工作性能进行保障，不涉及复杂的封装流程，封装结构较为简单，成本较低，能够帮助提高封装成品的良率和使用寿命，降低整体封装结构应用于终端小型电子产品中所占据的体积。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明实施例1提供的应用于图像传感器的叠层封装结构中基板的简要结构示意图；
图2是本发明实施例1提供的在图1提供的结构基础上贴附逻辑芯片的简要结构示意图；
图3是本发明实施例1提供的在图2提供的结构基础上进行逻辑芯片与基板电性连接的简要结构示意图；
图4是本发明实施例1提供的在图3基础上提供并固定第一承托侧墙的简要结构示意图；
图5是本发明实施例1提供的在图4结构上放置并固定玻璃板片的简要结构示意图；
图6是本发明实施例1提供的在图5结构上贴附图像传感器的简要结构示意图；
图7是本发明实施例1提供的在图6结构上进行图像传感器和第一承托侧墙电性连接的结构示意图；
图8是本发明实施例1提供的在图7结构上固定第二承托侧墙的简要结构示意图；
图9是本发明实施例1提供的在图8基础上固定透光板的结构示意图；
图10是本发明实施例1提供的应用于图像传感器的叠层封装结构的封装方法流程示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的说明，显然所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。因此，以下对附图中提供的本发明实施例中的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
实施例1：
本发明实施例1提供一种应用于图像传感器的叠层封装结构，参照图1～图9进行理解，包括：
基板1，所述基板1包括基板上表面11及基板下表面12，所述基板上表面11与所述基板下表面12相对；
逻辑芯片2，所述逻辑芯片2固定于所述基板1上；所述逻辑芯片2包括逻辑芯片上表面21及逻辑芯片下表面22，所述逻辑芯片上表面21和所述逻辑芯片下表面22相对；
玻璃板片3，所述玻璃板片3固定于所述逻辑芯片2的上方；所述玻璃板片3包括板片上表面31及板片下表面32，所述板片上表面31与所述板片下表面32相对；
图像传感器4，所述图像传感器4固定于所述玻璃板片3上；所述图像传感器4包括感光芯片41，所述图像传感器4上设置所述感光芯片41的一面为图像传感器上表面42，与所述图像传感器上表面42相对的一面为图像传感器下表面43；
第一承托侧墙5，所述第一承托侧墙5设置在所述基板1和所述玻璃板片3之间，所述第一承托侧墙5包括侧墙上表面51及侧墙下表面52；所述侧墙上表面51和所述侧墙下表面52相对；所述板片下表面32与所述侧墙上表面51固定；所述侧墙下表面52与所述基板上表面11电性连接且固定，并且所述第一承托侧墙5环绕设置在所述逻辑芯片2的外侧，并将所述逻辑芯片2密封在由所述基板1、所述第一承托侧墙5及所述玻璃板片3共同围成的密闭腔室中；
多个电性连接所述逻辑芯片2及所述基板1的第一电性连接件6，并且所述第一电性连接件6布置在所述第一承托侧墙内侧的所述密闭腔室中；
多个电性连接所述第一承托侧墙5及所述图像传感器4的第二电性连接件7；
透光板8，固定在所述图像传感器4上方，所述图像传感器4透过所述透光板8接收光学图像信号，所述透光板8上被粘接的一面为透光板底面82，与所述透光板底面82相对的一面为透光板顶面81；
第二承托侧墙9，所述第二承托侧墙9固定在所述第一承托侧墙5及所述透光板8之间，以使所述透光板8与所述图像传感器4的感光芯片41之间形成密封透光区域；所述第二电性连接件7布置在所述第二承托侧墙9内侧的所述密封透光区域内。
以下将分别介绍本发明实施例1提供的应用于图像传感器的叠层封装结构的各个构件构造，并适时说明构件间的连接关系。
参照图1，基板1可以是塑料基板、陶瓷基板、PCB电路板，对于其材质、性质或者内部构造本发明不作特别限定。参照图2，基板1上固定的逻辑芯片2，数量和种类不限于具体的形式，可以是一个，也可以是多个，逻辑芯片2可以包括用于对图像感测信号进行大容量数据存储的数据存储芯片以及用于对感测信号进行逻辑运算的逻辑运算芯片，可以实现对图像传感器4感测数据进行实时处理、运算和/或存储。参照图3，利用第一电性连接件6将逻辑芯片2的处理电路和基板1的处理电路进行电连接，能够将逻辑芯片2引脚上的电信号导通传递至基板1上，并通过基板1内部的电连接线路传递至基板1的基板下表面12的若干电接点13(可参照图1进行理解，实施形式例如焊盘或焊垫)，实现与封装结构外部的电子电路或功能单元进一步进行连接，实现图像数据或功能信号的联接及交互，第一电性连接件6不限于具体的形式，只要能够实现供电或信号或接地单元的电导通即可，在本实施例1中，第一电性连接件6为金属引线，逻辑芯片2通过第一电性连接件6引线键合地电连接于基板1上，引线键合方式成本较低，技术成熟，能够节约封装成本。参照图4，第一承托侧墙5环绕地设置在逻辑芯片2外侧的基板上表面11上，第一承托侧墙5起到了将逻辑芯片2限定在下封装体内的作用，同时还起到了电连接上层图像传感器4封装体、承载上层图像传感器4封装体及电连接基板1的作用。参照图5，玻璃板片3固定在逻辑芯片2的上方，是通过固定在第一承托侧墙5的侧墙上表面51上实现的，参照图6，将图像传感器下表面43贴附在玻璃板片3上，相对于将图像传感器下表面43固定在传统PCB基板、陶瓷基板、塑料基板等材质基板表面的实施方式而言，图像传感器4在工作时能够取得更高的平整度，由此提升感光芯片41端的光学水平度，更好地保障图像感测性能，同时，值得说明的是，本发明实施例1通过设置玻璃板片3，玻璃板片3的板片下表面32固定在第一承托侧墙5的侧墙上表面51上，而且玻璃板片3、第一承托侧墙5及基板1将逻辑芯片2及其第一电性连接件6限定在一密闭腔室中，能够实现对下层封装体中逻辑芯片及内部电路连接关系进行一定的保护，提高工作可靠性，玻璃板片3实施时，厚度可以达到小于0.2cm的程度，而传统基板(例如PCB电路板)，厚度均大于0.3cm，限制了整体堆叠封装结构的封装密度的提升，即，本发明中设置的玻璃板片3能够有效地突破堆叠封装结构的小型化瓶颈，进一步实现图像传感器封装结构的轻薄化，提升图像传感器堆叠封装结构的封装密度，增强结构紧凑度及集成度。图像传感器4不限于具体的型号和种类，可以是CMOS图像传感器，也可以是CCD图像传感器等。参照图7，图像传感器4固定在玻璃板片3的表面，玻璃板体的材质为图像传感器4提供了良好的感测平整度，这是一般材质的衬底(如陶瓷、PCB电路板)所较难达到的，且玻璃板体3的加工实施成本均较低，降低了整体封装结构的成本。图像传感器上表面42通过第二电性连接件7和第一承托侧墙5的侧墙上表面51电性连接，在实施时只要能够实现图像传感器4的引脚和第一承托侧墙5上表面51的焊盘、焊电或金属凸点的电性连接，并将需要传递的接地/供电/数据电信号通过第一承托侧墙5传递至基板1的逻辑芯片2即可。在本实施例1中，第二电性连接件7为金属引线，第二电性连接件7将图像传感器4及第一承托侧墙5引线键合，工艺成熟，实施成本较低。本发明中，第一承托侧墙5优选采用PCB板材料加工而成，其设置在玻璃板片3及基板1之间，既起到限定下层逻辑芯片封装体的作用，又起到支承上层图像传感器封装体的作用，还起到层间电性连接的作用。具体地，将图像传感器4的感测信号通过第二电性连接件7电连接至侧墙上表面51，侧墙下表面52和基板上表面11电性连接且固定，第一承托侧墙5内部通过内部的PCB线路实现侧墙上表面51电连接接点及侧墙下表面电连接接点的导通。实际实施时，第一承托侧墙5可在侧墙上表面51及侧墙下表面52均设置若干个焊盘或焊垫，上下表面的焊盘或焊垫处对应实现导通，并且内部导通线路在封装时可以受到第一承托侧墙5本体侧壁的保护，绝缘于外部电气干扰。侧墙上表面51的电连接接点通过引线键合方式连接至图像传感器4上，侧墙下表面52上设置的焊盘等电性连接接点可以通过导电胶的方式电性固定在基板上表面11上相应的电性连接点上，其他不需要电连接的部分可以通过胶水或其它粘合剂进行绝缘密封固定，由此实现本发明所述的电性连接且固定的效果。参照图8及图9，设置的第二承托侧墙9的材质不限于具体的形式，例如，可以是预先压模成型的玻璃和/或聚酰亚胺和/或酰胺树脂等，实施时通过两端粘接的方式分别与第一承托侧墙5的侧墙上表面51及透光板底面82固定，粘接时可利用黏合剂达到密封固定的要求，通过在透光板8及第一承托侧墙5之间密封固定第二承托侧墙9，使得透光板8、第二承托侧墙9、第一承托侧墙5及玻璃板片3围成有以密封的保护区，将图像传感器4及第二电性连接件7限定在密封的透光区域中，可以提高图像传感器4的感测性能，保护其上的感测电路进一步地免受外部干扰。对于第二承托侧墙9，优选地，还可以采用热固化封胶或UV胶在第一承托侧墙5的侧墙上表面51固化成型，在固化的过程中使其与上方的透光板8相粘接，此时不需要额外再利用粘合剂进行密封粘接，固化过程中对第二承托侧墙9进行粘接，具有较好的粘接紧固性，而且在固化的过程中，能够较好地对透光板8相对于图像传感器4感光芯片41的水平度进行微调，以更好地保障图像传感器的感测性能。对于透光板8，可以采用透明材质的玻璃、树脂、透明亚克力板等，本发明对此不作限定，透光板8只要能够使得图像传感器4的感光芯片接收到外部光学信号即可，将图像传感器4及其电性连接线路密封于密封透光区域中，能够一定程度地延长图像传感器4的使用寿命。
参照图1～图9，本发明实施例1提供的应用于图像传感器的叠层封装结构，优选地，第一承托侧墙5分别垂直于所述基板1及所述玻璃板片3；所述第二承托侧墙9分别垂直于所述玻璃板片3及所述透光板8，整体叠层封装结构免去了传统的单独封装并进行组合时较厚的中间层结构，整体体积紧凑、可靠，具有较低的实施成本。本发明实施例1提供的图像传感器叠层封装结构，参照图8及图9，第一承托侧墙5的剖面宽度大于第二承托侧墙9的剖面宽度；所述第一承托侧墙5及所述第二承托侧墙9形成的剖面呈间隔镜像相对的L状；所述第一承托侧墙5的侧墙上表面51沿所述第一承托侧墙5的剖面宽度方向从内向外依次设置有用于贴合固定所述玻璃板片3的第一区域、用于设置若干电性接点的第二区域及用于固定所述第二承托侧墙9的第三区域；所述玻璃板片3的板片下表面32贴合固定于所述侧墙上表面51的第一区域上；所述第二电性连接件7电性连接所述图像传感器4及设置在所述第二区域上的电性接点；所述第二承托侧墙9固定于所述第三区域表面。本发明实施例1提供的应用于图像传感器的叠层封装结构在实施时，第二区域上的电性接点可以是焊盘或焊垫等，不作具体限定，第一区域、第二区域及第三区域可以预先划定，便于固定和电性连接时的界限划定，有利于提高封装效率。在封装时，优选地，玻璃板片3和所述第一承托侧墙5的侧墙上表面51的第一区域黏合固定；所述第一承托侧墙5的侧墙下表面52和所述基板1的基板上表面11电性胶接固定；第一承托侧墙5的侧墙上表面的第三区域和所述第二承托侧墙9黏合固定；所述第二承托侧墙9和所述透光板8黏合固定。
参照图1～图9中述及的应用于图像传感器的叠层封装结构，本发明实施例1提供一种应用于图像传感器的叠层封装方法，具体地，如图10所示，包括下列步骤：
S10提供基板；S20将逻辑芯片贴附于基板上；S30将逻辑芯片与基板电性连接；S40提供第一承托侧墙，将第一承托侧墙环绕固定在逻辑芯片外侧的基板上，并使第一承托侧墙与基板电性连接；S50提供玻璃板片，将玻璃板片固定在第一承托侧墙的侧墙上表面；S60将图像传感器贴附于玻璃板片上；S70将图像传感器和第一承托侧墙的侧墙上表面电性连接；S80提供第二承托侧墙，将第二承托侧墙环绕固定在第一承托侧墙的侧墙上表面；S90提供透光板，将透光板固定在第二承托侧墙上表面。
具体地，在本发明实施例1提供的上述封装方法中，参照图1～9，S10中提供的基板1包括基板上表面11及与基板上表面11相对的基板下表面12；在S20中，将逻辑芯片贴附于基板上，其是将逻辑芯片2的逻辑芯片下表面22贴附在基板1的基板上表面11上，实施时，可以通过芯片键合或粘接的方式进行固定；S30中，将逻辑芯片与基板电性连接，其是通过若干第一电性连接件6电性连接逻辑芯片上表面21及基板1的基板上表面11；S40中，提供第一承托侧墙，将第一承托侧墙环绕固定在逻辑芯片外侧的基板上，并使第一承托侧墙与基板电性连接；其中第一承托侧墙5的侧墙下表面52和基板1的基板上表面11电性连接且固定，而且第一承托侧墙5和基板1的固定处设置于逻辑芯片及第一电性连接件6的外侧；对于第一承托侧墙5的材质，在实施例1中采用PCB板制成，在第一承托侧墙5的侧墙上表面51的第二区域预留加工有第一电性接点；第二承托侧墙5的侧墙下表面52预留加工有第二电性接点，在基板上表面11预留加工有第三电性接点，第一电性接点和第二电性接点通过第一承托侧墙5的内部PCB电路导通；在封装过程中，可以将第二电性接点对应第三电性接点，通过导电胶电性固定，并将图像传感器4引线键合于第一电性接点上。S50中，提供玻璃板片，将玻璃板片固定在第一承托侧墙的侧墙上表面，其是将玻璃板片3的板片下表面32固定在第一承托侧墙5的侧墙上表面51的第一区域，并且玻璃板片3、第一承托侧墙5及基板1共同将逻辑芯片2和第一电性连接件6限定在围成的密闭腔室内，使得逻辑芯片2相关的处理电路得以可靠运行，被下层封装体保护起来，有利于保障使用过程中免于外界干扰的可靠性，提升使用寿命。进一步地，在S60中，将图像传感器贴附于玻璃板片上，其是将图像传感器下表面43贴附在玻璃板片3的板片上表面31上，相对于固定在传统的基板上而言，图像传感器4在进行图像感测时能够取得很好的平整度，由此能够提升其工作的可靠性，本发明实施例1中在封装时，提供的玻璃板片3的厚度小于0.2cm，使得整体叠层封装结构减少中间层结构的同时，通过设置小于0.2cm的玻璃板片相对于一般的带有PCB电路的基板(厚度>0.3cm)来说，突破了轻薄的瓶颈，减小了将本发明提供的图像传感器叠层封装结构应用于终端设备占用的体积，体积缩减对于半导体封装领域具有重要意义。在S70中，将图像传感器和第一承托侧墙的侧墙上表面电性连接，其是通过若干第二电性连接件7电性连接图像传感器上表面42及第一承托侧墙5的侧墙上表面。在封装时，第二电性连接件7具体为金属引线。S80中，提供第二承托侧墙，将第二承托侧墙环绕固定在第一承托侧墙的侧墙上表面；其是将第二承托侧墙的底面环绕固定在第一承托侧墙的侧墙上表面的第三区域。S90中，提供透光板，将透光板固定在第二承托侧墙上表面；其是将透光板8的透光板底面82固定在第二承托侧墙的上表面，并且透光板8、第二承托侧墙9、第一承托侧墙5、玻璃板片3共同将图像传感器4及第二电性连接件7限定在所围成的密封透光区域中，实现了小体积叠层封装的同时对逻辑芯片2、图像传感器4的相关电路单元进行可靠的保护，有利于提升封装结构的长期工作可靠性。
对于本发明实施例1提供的应用于图像传感器的叠层封装方法，优选地，选取UV胶或热固化封胶作为第二承托侧墙9，使得第二承托侧墙9在固化的过程中能够实现相对于第一承托侧墙5及透光板8的固化粘接，免去了额外涂胶的工序，水平度可以得到较好的保障，有利于增强封装结构的平整度，更易于同外部光学元件进行平整贴合。封装时，基板1和第一承托侧墙5均采取PCB板材料加工成型，有利于降低整体封装结构的实施成本，同时取得较好的内部电路可靠性。
本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种应用于图像传感器的叠层封装结构，其特征在于，包括：
基板，所述基板包括基板上表面及基板下表面，所述基板上表面与所述基板下表面相对；
逻辑芯片，所述逻辑芯片固定于所述基板上；所述逻辑芯片包括逻辑芯片上表面及逻辑芯片下表面，所述逻辑芯片上表面和所述逻辑芯片下表面相对；
玻璃板片，所述玻璃板片固定于所述逻辑芯片的上方；所述玻璃板片包括板片上表面及板片下表面，所述板片上表面与所述板片下表面相对；
图像传感器，所述图像传感器固定于所述玻璃板片上；所述图像传感器包括感光芯片，所述图像传感器上设置所述感光芯片的一面为图像传感器上表面，与所述图像传感器上表面相对的一面为图像传感器下表面；
第一承托侧墙，所述第一承托侧墙设置在所述基板和所述玻璃板片之间，所述第一承托侧墙包括侧墙上表面及侧墙下表面；所述侧墙上表面和所述侧墙下表面相对；所述板片下表面与所述侧墙上表面固定；所述侧墙下表面与所述基板上表面电性连接且固定，并且所述第一承托侧墙环绕设置在所述逻辑芯片的外侧，并将所述逻辑芯片密封在由所述基板、所述第一承托侧墙及所述玻璃板片共同围成的密闭腔室中；
多个电性连接所述逻辑芯片及所述基板的第一电性连接件，并且所述第一电性连接件布置在所述密闭腔室中；
多个电性连接所述第一承托侧墙及所述图像传感器的第二电性连接件；
透光板，固定在所述图像传感器上方，所述图像传感器透过所述透光板接收光学图像信号，所述透光板上被粘接的一面为透光板底面，与所述透光板底面相对的一面为透光板顶面；
第二承托侧墙，所述第二承托侧墙固定在所述第一承托侧墙及所述透光板之间，以使所述透光板与所述图像传感器的感光芯片之间形成密封透光区域；所述第二电性连接件布置在所述第二承托侧墙内侧的所述密封透光区域内。
2.如权利要求1所述的应用于图像传感器的叠层封装结构，其特征在于，所述第一承托侧墙的剖面宽度大于所述第二承托侧墙的剖面宽度；所述第一承托侧墙及所述第二承托侧墙形成的剖面呈间隔镜像相对的L状；所述第一承托侧墙的侧墙上表面沿所述第一承托侧墙的剖面宽度方向从内向外依次设置有用于贴合固定所述玻璃板片的第一区域、用于设置若干电性接点的第二区域及用于固定所述第二承托侧墙的第三区域；所述玻璃板片的板片下表面贴合固定在所述侧墙上表面的第一区域上；所述第二电性连接件电性连接所述图像传感器及所述第二区域上的电性接点；所述第二承托侧墙固定于所述第三区域上。
3.如权利要求1所述的应用于图像传感器的叠层封装结构，其特征在于，所述第一承托侧墙分别垂直于所述基板及所述玻璃板片；所述第二承托侧墙分别垂直于所述玻璃板片及所述透光板。
4.如权利要求2所述的应用于图像传感器的叠层封装结构，其特征在于，所述玻璃板片和所述第一承托侧墙的侧墙上表面的第一区域黏合固定；所述第一承托侧墙的侧墙下表面和所述基板的基板上表面电性胶接固定；第一承托侧墙的侧墙上表面的第三区域和所述第二承托侧墙黏合固定；所述第二承托侧墙和所述透光板黏合固定。
5.如权利要求1所述的应用于图像传感器的叠层封装结构，其特征在于，所述第二承托侧墙为玻璃或聚酰亚胺或酰胺树脂或热固化封胶或UV胶。
6.如权利要求1所述的应用于图像传感器的叠层封装结构，其特征在于，所述基板及所述第一承托侧墙为PCB电路板；所述玻璃板片的厚度小于0.2cm。
7.一种应用于图像传感器的叠层封装方法，其特征在于，包括：
提供基板，所述基板具有基板上表面及与基板上表面相对的基板下表面；
将逻辑芯片贴附于基板上，其是将逻辑芯片的逻辑芯片下表面贴附在基板上表面上；
将逻辑芯片与基板电性连接，其是通过若干第一电性连接件电性连接逻辑芯片上表面及基板上表面；
提供第一承托侧墙，将第一承托侧墙环绕固定在逻辑芯片外侧的基板上，并使第一承托侧墙与基板电性连接；其中第一承托侧墙的侧墙下表面和基板的基板上表面电性连接且固定，而且第一承托侧墙和基板的固定处设置于逻辑芯片及第一电性连接件的外侧；
提供玻璃板片，将玻璃板片固定在第一承托侧墙的侧墙上表面，其是将玻璃板片的板片下表面固定在第一承托侧墙的侧墙上表面的第一区域，并且玻璃板片、第一承托侧墙及基板共同将逻辑芯片和第一电性连接件限定在围成的密闭腔室内；
将图像传感器贴附于玻璃板片上，其是将图像传感器下表面贴附在玻璃板片的板片上表面上；
将图像传感器和第一承托侧墙的侧墙上表面电性连接，其是通过若干第二电性连接件电性连接图像传感器上表面及第一承托侧墙的侧墙上表面；
提供第二承托侧墙，将第二承托侧墙环绕固定在第一承托侧墙的侧墙上表面，其是将第二承托侧墙的底面环绕固定在第一承托侧墙的侧墙上表面；
提供透光板，将透光板固定在第二承托侧墙上表面，其是将透光板的透光板底面固定在第二承托侧墙的上表面，并且透光板、第二承托侧墙、第一承托侧墙、玻璃板片共同将图像传感器及第二电性连接件限定在所围成的密封透光区域中。
8.如权利要求7所述的应用于图像传感器的叠层封装方法，其特征在于，选取UV胶或热固化封胶作为第二承托侧墙，在固化的过程中将透光板固定于图像传感器上方。
9.如权利要求7所述的应用于图像传感器的叠层封装方法，其特征在于，选取玻璃板片的厚度小于0.2cm。
10.如权利要求7所述的应用于图像传感器的叠层封装方法，其特征在于，选取PCB板作为基板及第一承托侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011231042.8A CN112151564A (zh) | 2020-11-06 | 2020-11-06 | 应用于图像传感器的叠层封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011231042.8A CN112151564A (zh) | 2020-11-06 | 2020-11-06 | 应用于图像传感器的叠层封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112151564A true CN112151564A (zh) | 2020-12-29 |
Family
ID=73887166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011231042.8A Pending CN112151564A (zh) | 2020-11-06 | 2020-11-06 | 应用于图像传感器的叠层封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151564A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353427A (ja) * | 2001-05-23 | 2002-12-06 | Kingpak Technology Inc | イメージセンサのスタックパッケージ構造 |
| CN101211896A (zh) * | 2006-12-27 | 2008-07-02 | 日月光半导体制造股份有限公司 | 影像感测模块 |
| CN101297404A (zh) * | 2005-12-24 | 2008-10-29 | 崔显圭 | 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块 |
| CN101853827A (zh) * | 2009-03-30 | 2010-10-06 | 索尼公司 | 多层布线基板、堆叠结构传感器封装及其制造方法 |
| CN104716149A (zh) * | 2013-12-13 | 2015-06-17 | 索尼公司 | 固态摄像器件、其制造方法以及电子装置 |
| CN109411487A (zh) * | 2017-08-15 | 2019-03-01 | 胜丽国际股份有限公司 | 堆叠式感测器封装结构 |
-
2020
- 2020-11-06 CN CN202011231042.8A patent/CN112151564A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353427A (ja) * | 2001-05-23 | 2002-12-06 | Kingpak Technology Inc | イメージセンサのスタックパッケージ構造 |
| CN101297404A (zh) * | 2005-12-24 | 2008-10-29 | 崔显圭 | 半导体封装，制造半导体封装的方法，以及用于图像传感器的半导体封装模块 |
| CN101211896A (zh) * | 2006-12-27 | 2008-07-02 | 日月光半导体制造股份有限公司 | 影像感测模块 |
| CN101853827A (zh) * | 2009-03-30 | 2010-10-06 | 索尼公司 | 多层布线基板、堆叠结构传感器封装及其制造方法 |
| CN104716149A (zh) * | 2013-12-13 | 2015-06-17 | 索尼公司 | 固态摄像器件、其制造方法以及电子装置 |
| US20150171128A1 (en) * | 2013-12-13 | 2015-06-18 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
| CN109411487A (zh) * | 2017-08-15 | 2019-03-01 | 胜丽国际股份有限公司 | 堆叠式感测器封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710455B2 (en) | Electronic component with at least two stacked semiconductor chips and method for fabricating the electronic component | |
| US8026584B2 (en) | Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| KR100204753B1 (ko) | 엘오씨 유형의 적층 칩 패키지 | |
| US20020171031A1 (en) | Image sensor module and method for fabricating the same | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| KR100647090B1 (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| JPH03112688A (ja) | Ｉｃカード | |
| US8492885B2 (en) | Semiconductor storage device and manufacturing method thereof | |
| US20030015803A1 (en) | High-density multichip module and method for manufacturing the same | |
| US20030042591A1 (en) | Electronic component with at least two stacked semiconductor chips, and fabrication method | |
| JPH0730059A (ja) | マルチチップモジュール | |
| US20090091008A1 (en) | Semiconductor device | |
| CN112151564A (zh) | 应用于图像传感器的叠层封装结构及封装方法 | |
| KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
| CN112614830A (zh) | 一种封装模组及电子设备 | |
| CN112201667A (zh) | 图像传感器的pop封装结构及封装方法 | |
| JPH08172144A (ja) | 半導体装置及びその製造方法 | |
| US20060097129A1 (en) | Lens module structure | |
| TWI706528B (zh) | 電子封裝裝置 | |
| CN112151563A (zh) | 堆叠装配型图像感测器封装结构及封装方法 | |
| KR100649864B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20080016124A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR19980043253A (ko) | 칩 온 보오드형 반도체 칩 패키지 | |
| KR100476669B1 (ko) | 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201229 |
|
| RJ01 | Rejection of invention patent application after publication |