TWI706528B - 電子封裝裝置 - Google Patents

電子封裝裝置 Download PDF

Info

Publication number
TWI706528B
TWI706528B TW108128171A TW108128171A TWI706528B TW I706528 B TWI706528 B TW I706528B TW 108128171 A TW108128171 A TW 108128171A TW 108128171 A TW108128171 A TW 108128171A TW I706528 B TWI706528 B TW I706528B
Authority
TW
Taiwan
Prior art keywords
carrier board
carrier
external terminal
packaging device
disposed
Prior art date
Application number
TW108128171A
Other languages
English (en)
Other versions
TW202107655A (zh
Inventor
高靖堯
王政傑
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW108128171A priority Critical patent/TWI706528B/zh
Priority to CN201911218158.5A priority patent/CN112349705A/zh
Application granted granted Critical
Publication of TWI706528B publication Critical patent/TWI706528B/zh
Publication of TW202107655A publication Critical patent/TW202107655A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種電子封裝裝置，包括第一載板、第二載板、多個半導體元件配置於第一載板或第二載板的其中一者上以及封裝膠體配置於第一載板與第二載板之間。第一載板具有第一表面及相對第一表面的第二表面。第一載板包括至少一第一外接端子配置於第一表面上。第二載板配置於第一載板的對向，具有第三表面以及相對第三表面的第四表面。第二載板包括至少一第二外接端子配置於第四表面上。第三表面面向第二表面。封裝膠體包覆第一載板、第二載板以及多個半導體元件。多個半導體元件分別電性導通至少一第一外接端子以及至少一第二外接端子。

Description

電子封裝裝置
本發明是有關於一種封裝裝置，且特別是有關於一種電子封裝裝置。
隨著使用者的支付習慣的改變，電子錢包及預付儲值整合至攜帶式電子裝置是電子產品未來發展的趨勢之一。一般來說，攜帶式電子裝置可透過分別使用智慧卡(Smart Card)及記憶卡(Memory Card)來達到計算、加密、雙向通信、安全功能及儲存資料等功能。
由於攜帶式電子裝置不斷朝向小尺寸、多功能、高效能的趨勢發展，使得電子裝置的內部空間微小化。然而，分別配置智慧卡及記憶卡的設計會阻礙電子裝置實現小尺寸，且會影響電子裝置內元件的配置。因此，能實現整合通訊、安全功能及儲存資料的智慧卡為本領域亟需解決的問題。
本發明提供一種電子封裝裝置，其可結合通訊與安全功 能及儲存資料功能，且具有雙面輸出，達成即插即用的效果。
本發明的電子封裝裝置，包括第一載板具有第一表面及相對第一表面的第二表面、第二載板具有第三表面以及相對第三表面的第四表面、多個半導體元件配置於第一載板或第二載板的其中一者上以及封裝膠體配置於第一載板與第二載板之間。第一載板包括至少一第一外接端子配置於第一表面上。第二載板配置於第一載板的對向，包括至少一第二外接端子配置於第四表面上。第三表面面向第二表面。封裝膠體包覆第一載板、第二載板以及多個半導體元件。多個半導體元件分別電性導通至少一第一外接端子以及至少一第二外接端子。
在本發明的一實施例中，上述的第一載板更包括第一導電圖案配置於第二表面上。第一導電圖案包括多個第一內接墊以及多個第一接點。多個第一接點與多個第一內接墊導通。多個半導體元件電性連接於多個第一內接墊。
在本發明的一實施例中，上述的電子封裝裝置更包括多個導電結構，多個導電結構的部分配置於第一載板與第二載板之間，並電性連接於多個第一接點與第二載板的多個第二接點，以將多個半導體元件的訊號傳遞至第二載板。封裝膠體包覆多個導電結構。
在本發明的一實施例中，上述的多個導電結構包括導線或焊球。
在本發明的一實施例中，上述的多個半導體元件更包括 多個第一記憶體晶片、至少一個第二記憶體晶片及控制晶片。多個半導體元件配置於第一載板的第二表面上。
在本發明的一實施例中，上述的多個第一記憶體晶片為快閃記憶體晶片(Flash Memory)，而至少一個第二記憶體晶片為用戶身分模塊晶片(Subscriber Identity Module，SIM)。
在本發明的一實施例中，上述的至少一個第二記憶體晶片設置於第二載板上，與第二外接端子電性連接。電子封裝裝置更包括密封膠體完全模封至少一個第二記憶體晶片，並配置於第一載板的第二表面上，其中密封膠體受封裝膠體二次包覆。
在本發明的一實施例中，上述的多個第一記憶體晶片透過金屬焊線與第一載板電性連接。
在本發明的一實施例中，上述的第二載板為金屬導體。
在本發明的一實施例中，上述的第二載板之第三表面上設置有一層膠膜(Film On Wire，FOW)。
基於上述，本發明一實施例的電子封裝裝置，由於可將具有通訊與安全功能及儲存資料功能的半導體元件整合至電子封裝裝置中，再分別將不同功能的訊號導通至第一表面上的第一外接端子及第四表面上的第二外接端子，進而達成雙面輸出的效果。如此一來，電子封裝裝置可適用於現有的電子設備，達成即插即用的效果。此外，電子封裝裝置的製程方法還可被簡化、節省製造時間及降低製造成本，並符合電子裝置小尺寸化的需求。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。
10、10A、10B、10C:電子封裝裝置
100:第一載板
101:第一表面
102:第二表面
110:第一外接端子
120:第一導電圖案
122:第一內接墊
124:第一接點
140:導電結構
142:焊球
144:導線
160:金屬焊線
200、200A、200B、200C:第二載板
201:第三表面
202:第四表面
210:第二外接端子
224:第二接點
230:金屬導體
240:膠膜
300:半導體元件
320:控制晶片
340:第一記憶體晶片
360:第二記憶體晶片
400:封裝膠體
420:密封膠體
圖1是本發明一實施例的電子封裝裝置的剖面示意圖。
圖2是本發明另一實施例的電子封裝裝置的剖面示意圖。
圖3是本發明再一實施例的電子封裝裝置的剖面示意圖。
圖4是本發明又一實施例的電子封裝裝置的剖面示意圖。
圖1是本發明一實施例的電子封裝裝置的剖面示意圖。請參考圖1，電子封裝裝置10包括第一載板100、第二載板200、多個半導體元件300以及封裝膠體400。在本實施例中，第二載板200配置於第一載板100的對向，且多個半導體元件300配置於第一載板100上位於第一載板100與第二載板200之間。封裝膠體400配置於第一載板100與第二載板200之間包覆第一載板100、第二載板200及多個半導體元件300，以完成電子封裝裝置10的封裝。在本實施例中，第一載板100與第二載板200例如為可以承載半導體元件300(例如：晶片)的線路載板(circuit carrier)，但本發明不以此為限。
請參考圖1，第一載板100具有第一表面101及相對第一表面101的第二表面102。舉例來說，如圖1所示。第一表面101 例如面向圖1的下方，而第二表面102例如面向圖1的上方，但本發明不以此為限。第一載板100的材料例如是FR-4基板壓合技術、或預先成型的環氧樹脂(Molding compound)或陶瓷基板壓合技術所製作的多層式基板，但本發明不以此為限。在其他實施例中，第一載板100也可以是由可撓性的絕緣材料製作的基板。
在本實施例中，第一載板100包括至少一第一外接端子110配置於第一表面101上。第一載板100還包括第一導電圖案120配置於第二表面102上。第一導電圖案120包括多個第一內接墊122配置於第二表面102上以及多個第一接點124配置於第二表面102上。第一內接墊122與第一接點124例如是由同一導電材料透過圖案化進行製作，且多個第一接點124與多個第一內接墊122可以導通。在本實施例中，基於導電性的考量，第一外接端子110與第一導電圖案120的材料一般是選用金屬材質或金屬合金，例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成，但本發明不以此為限。此外，第一外接端子110的材料與第一導電圖案120的材料可以相同或不同，本發明不以此為限。
在本實施例中，為了圖示清楚及方便觀察，而沒有繪示出第一外接端子110與第一導電圖案120的第一內接墊122可以導通。實際上，第一外接端子110可以電性連接至第一導電圖案120以將訊號自第二表面102傳遞至第一表面101。在上述的設置下，本實施例的第一載板100例如為可以承載半導體元件300(例如：晶片)的線路載板(circuit carrier)，但本發明不以此為限。
如圖1所示，第二載板200可以鄰近第一載板100的第二表面102設置，第二載板200具有第三表面201及相對第三表面201的第四表面202。在本實施例中，第二載板200的第三表面201可以面向第一載板100的第二表面102。換句話說，第一表面101及第四表面202可以做為電子封裝裝置10的外表面並分別面向相反的方向(例如：分別面向圖1的下方及上方)，在本實施例中，第二載板200的材料可與第一載板100相同，例如是FR-4基板壓合技術、或預先成型的環氧樹脂(Molding compound)或陶瓷基板壓合技術所製作的多層式基板，但本發明不以此為限。
在本實施例中，第二載板200包括至少一第二外接端子210配置於第二載板200的第四表面202上。換句話說，第二外接端子210與第一外接端子110是分別面向相反的方向設置。舉例來說，第一外接端子110面向圖1的下方，而第二外接端子210面向圖1的上方。第一外接端子110與第二外接端子210的數量不以圖1所示的數量所限定。實際上，第一外接端子110與第二外接端子210的數量可由使用者的需求而設置。在本實施例中，第二外接端子210的材料可與第一外接端子110的材料相同或不同，例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成，但本發明不以此為限。
如圖1所示，第二載板200的第三表面201上還配置有多個第二接點224。多個第二接點224可以對應重疊第一接點124設置。在本實施例中，為了圖示清楚及方便觀察，而沒有繪示出第 二外接端子210與第二接點224可以導通。實際上，第二外接端子210可以電性連接至第二接點224以將訊號自第三表面201傳遞至第四表面202。在本實施例中，第二接點224的材料可與第二外接端子210的材料相同或不同，例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成，但本發明不以此為限。
在本實施例中，多個半導體元件300配置於第一載板100的第二表面102上，但本發明不以此為限。在一些實施例中，多個半導體元件300是可以配置於第一載板100或第二載板200的其中一者上或分別配置於第一載板100及第二載板200上。於製程上，將多個半導體元件300配置於同一載板上可以簡化製程、降低製造成本。
如圖1所示，多個半導體元件300配置於第一載板100的第二表面102上，且多個半導體元件300分別電性連接於多個第一內接墊122。詳細來說，多個半導體元件300包括多個第一記憶體晶片340、至少一個第二記憶體晶片360及控制晶片320。多個第一記憶體晶片340可以堆疊於第二表面102上而形成多個晶片的堆疊結構。在此需注意的是，圖1僅例示兩個第一記憶體晶片340堆疊於第二表面102上，但本發明不以此為限。實際上，第一記憶體晶片340的堆疊數量可為單個或更多個，依使用者需求而設置。
在本實施例中，至少一個第二記憶體晶片360及控制晶片320也分別配置於第二表面102上。圖1僅例示一個第二記憶 體晶片360及一個控制晶片320配置於第二表面102上，但本發明不以此為限。實際上，第二記憶體晶片360及控制晶片320的數量可為單個或更多個，依使用者需求而設置。
在本實施例中，多個第一記憶體晶片340例如為快閃記憶體晶片(Flash Memory)，而第二記憶體晶片360例如為用戶身份模塊晶片(Subscriber Identity Module，SIM)。
如圖1所示，這些半導體元件300可以透過金屬焊線160與第一載板100電性連接。詳細來說，多個第一記憶體晶片340可以透過金屬焊線160與第一載板100上的第一內接墊122電性連接。更詳細來說，多個第一記憶體晶片340之間也可以透過金屬焊線160彼此電性連接，再電性連接至第一載板100。此外，第二記憶體晶片360與控制晶片320亦可以透過金屬焊線160而電性連接至第一載板100上的第一內接墊122。在上述的設置下，這些半導體元件300可以電性連接至第一載板100。在本實施例中，金屬焊線160的材料例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成，但本發明不以此為限。
值得注意的是，本實施例的電子封裝裝置10可以將位於第一載板100上的半導體元件300電性導通至第二載板200上的第二外接端子210。詳細來說，電子封裝裝置10還包括多個導電結構140配置於第一載板100與第二載板200之間。如圖1所示多個導電結構140電性連接於第一載板100的多個第一接點124與第二載板200的多個第二接點224之間，以將半導體元件300 的訊號傳遞至第二載板200。更具體來說，第一記憶體晶片340可以透過第一內接墊122電性連接至第一外接端子110而將訊號傳遞至第一表面101上的第一外接端子110。第二記憶體晶片360可以透過與第一接點124電性連接的第一內接墊122，再透過導電結構140而電性連接於第二接點224。由於第二接點224可以電性連接第二外接端子210，因此第二記憶體晶片360的訊號可以由第一載板100傳遞至第二載板200上的第二外接端子210。如此一來，多個半導體元件300的第一記憶體晶片340及第二記憶體晶片360可以分別電性導通至第一外接端子110以及第二外接端子210。
由於第一外接端子110與第二外接端子210可以分別朝向相反的方向，且第一記憶體晶片340為具有儲存資料功能的快閃記憶體晶片而第二記憶體晶片360為具有通訊、安全功能的用戶身份模塊晶片。因此，電子封裝裝置10除了可結合通訊與安全功能及儲存資料功能，還可將具有不同功能的晶片導通至第一表面101上的第一外接端子110及第四表面202上的第二外接端子210，進而達成雙面輸出的效果。如此一來，本實施例的電子封裝裝置10可適用於現有的電子設備或電子轉接插座，毋須另行設計連接界面，更可達成即插即用的效果。此外，電子封裝裝置10還能符合電子裝置小尺寸化的需求。
在本實施例中，導電結構140例如包括焊球142。導電結構140的材質一般是選用金屬材質或金屬合金，例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成，但本發明不以此為限。 在本實施例中，封裝膠體400更可以包覆多個導電結構140。
以下簡單說明電子封裝裝置10的製程。在製程上，首先提供具有第一導電圖案120與第一外接端子110的第一載板100。第一導電圖案120與第一外接端子110分別配置於第二表面102與第一表面101上。接著，將多個半導體元件300配置於第一載板100的第二表面102上，並將多個半導體元件300分別透過金屬焊線160與第一載板100進行打線接合(wire bonding)以電性連接。然後，將焊球142/導電結構140配置於第一載板100上。然後，將具有第二接點224與第二外接端子210的第二載板200配置於第一載板100的對向，並壓合至導電結構140。第二接點224與第二外接端子210分別配置於第三表面201與第四表面202上。第三表面201面向第二表面102。如此一來，半導體元件300與導電結構140位於第一載板100與第二載板200之間，且導電結構140電性連接於第一接點124與第二接點224。接著，將封裝膠體400配置於第一載板100與第二載板200之間，包覆第一載板100、第二載板200、半導體元件300及導電結構140。在本實施例中，封裝膠體400的材料例如是環氧樹脂或其他高分子材料，但本發明不以此為限。至此，以完成電子封裝裝置10的封裝。
簡言之，由於電子封裝裝置10可將具有通訊與安全功能及儲存資料功能的半導體元件300整合至第一載板100上，再分別將不同功能的訊號導通至第一表面101上的第一外接端子110及第四表面202上的第二外接端子210，進而達成雙面輸出的效 果。如此一來，本實施例的電子封裝裝置10可適用於現有的電子設備，毋須另行設計連接界面，更可達成即插即用的效果。此外，電子封裝裝置10還能符合電子裝置小尺寸化的需求。
圖2是本發明另一實施例的電子封裝裝置的剖面示意圖。需說明的是，本實施例的電子封裝裝置10A及其製程與上一實施例的電子封裝裝置10及其製程相近，故相同或相似元件使用相同或相似標號，且相同或相似的技術內容可參照上一實施例，下文不重複贅述。
請參考圖2，圖2的電子封裝裝置10A與圖1的電子封裝裝置10大致相似，其不同處在於：在本實施例中，電子封裝裝置10A的第二載板200A為金屬導體230。金屬導體230例如為金屬板或金屬片，其材料例如是由金、銅、銀、鈀、鋁或其合金等導電金屬材質所構成，但本發明不以此為限。在本實施例中，金屬導體230的材料與第二外接端子210可以相同或不同，但本發明不以此為限。
在本實施例中，第二外接端子210可以配置於金屬導體230的第四表面202上。在一些實施例中，第二外接端子210也可以直接由金屬導體230形成，而為一體成形。換句話說，第二外接端子210可由圖案化金屬導體230而形成，但本發明不以此為限。
如圖2所示，金屬導體230/第二載板200A之第三表面201上設置有一層膠膜240(Film On Wire，FOW)。膠膜240配置於第二載板200A與第一載板100上的多個半導體元件300之間。 舉例來說，膠膜240可以將第二載板200A接觸並固定至第一記憶體晶片340上，但本發明不以此為限。在一些實施例中，也可以使用晶片黏結膜(Die Attach Film，DAF)或B階膠膜(B-Stage)取代膠膜。
在本實施例中，導電結構140的部分配置於第一載板100與第二載板200A之間。具體來說，導電結構140包括導線144，且第二載板200A與第一載板100可以透過導線144以打線接合的方式電性連接。如此一來，導線144的部分可以接合至金屬導體230的第四表面202以及第一載板100的第一接點124。在本實施例中，金屬導體230不與第二外接端子210接觸的部分可被定義為第二接點224。也就是說，第二接點224可為金屬導體230的一部分而一體成形。導線144可以電性連接於第一接點124與第二接點224，而將第一載板100導通至第二載板200A。
在上述的設置下，第二半導體晶片360可以透過金屬焊線160電性連接至第一接點124，再透過導線144電性連接至第二接點224與金屬導體230以將第二半導體晶片360傳遞至第二外接端子210。藉此，本實施例的電子封裝裝置10A可以獲致與上述實施例相同的效果，故於此不再贅述。
在本實施例中，封裝膠體400可在第二載板200A完成與第一載板100的電性連接後，將第一載板100、第二載板200A、半導體元件300、膠膜240及導線144包封。如此一來，可以簡化製程，節省製造時間及成本。
如圖2所示，封裝膠體400的部分可以覆蓋第二載板200A的第四表面202。此外，封裝膠體400的表面還可以與第二外接端子210的表面切齊，但本發明不以此為限。在上述的設置下，封裝膠體400可更進一步第保護第二載板200A，提升電子封裝裝置10A的可靠度。此外，封裝膠體400還可使電子封裝裝置10A的表面可以平坦。
圖3是本發明再一實施例的電子封裝裝置的剖面示意圖。需說明的是，本實施例的電子封裝裝置10B的結構及其製作方法與上一實施例的電子封裝裝置10A的結構及其製作方法相近，以下僅就兩者的差異作說明。
請參考圖3，圖3的電子封裝裝置10B與圖2的電子封裝裝置10A大致相似，其不同處在於：在本實施例中，電子封裝裝置10B的第二載板200B不是金屬導體，而使用與圖1的電子封裝裝置10的第二載板200相似的線路載板。在本實施例中，膠膜240設置於第二載板200B與多個半導體元件300之間，以將第二載板200B固定至第一載板100。
在本實施例中，第二載板200B具有第一高度H1及第二高度H2。第一高度H1大於第二高度H2。如圖3所示，第一高度H1可由第三表面201至第四表面202之間的距離定義。此外，第二載板200B具有第二高度H2的部分可配置有第二接點224。導線144可透過打線結合以電性連接第一接點124與第二接點224。
由於第一高度H1與第二高度H2之間可具有高度差，導 線144的部分可位於上述高度差產生的空間中與第二接點224電性連接，因此封裝膠體400可以在包封第二載板200B時，覆蓋第二接點224及導線144。如此一來，封裝膠體400可以進一步地保護第二接點224及導線144，提升電子封裝裝置10B的可靠度。
在本實施例中，封裝膠體400可以位於高度差產生的空間中並與第四表面202及第二外接端子210切齊。藉此，封裝膠體400還可使電子封裝裝置10B的表面可以平坦。藉由上述的設計，本實施例的電子封裝裝置10B還可獲致與上述實施例相同的效果，故於此不再贅述。
圖4是本發明又一實施例的電子封裝裝置的剖面示意圖。需說明的是，本實施例的電子封裝裝置10C的結構及其製作方法與上述實施例的電子封裝裝置10的結構及其製作方法相近，以下僅就兩者的差異作說明。
請參考圖4，圖4的電子封裝裝置10C與圖1的電子封裝裝置10大致相似，其不同處在於：在本實施例中，至少一個第二記憶體晶片360設置於第二載板200C上。第二記憶體晶片360透過金屬焊線160與第二載板200C的第二接點224電性連接，以與第二外接端子210電性連接。因此，第二記憶體晶片360可以將訊號傳遞至第四表面202上的第二外接端子210。此外，第一記憶體晶片340透過金屬焊線160與第一載板100的第一內接墊122電性連接。如此一來，電子封裝裝置10C不需透過導電結構即可將半導體元件300分別導通至第一外接端子110及第二外接端子 210。因此，第一記憶體晶片340可以將訊號傳遞至第一表面101上的第一外接端子110。在上述的設置下，電子封裝裝置10C可以達成雙面輸出的效果，更可達成即插即用的效果。
此外，電子封裝裝置10C還包括密封膠體420完全模封第二記憶體晶片360，且密封膠體420配置於第一載板100的第二表面102上。具體來說，於製程上，可以先將第二記憶體晶片360配置於第二載板200C的第三表面201上，再進行打線接合將第二記憶體晶片360導通至第二外接端子210。然後，將密封膠體420設置於第三表面201上以包封第二記憶體晶片360及第二載板200C。密封膠體420的材料例如是環氧樹脂或其他高分子材料，但本發明不以此為限。接著，將第一記憶體晶片340與控制晶片320配置於第一載板100的第二表面102上，再進行打線接合將第一記憶體晶片340導通至第一外接端子110。然後，將包封第二載板200C的密封膠體420配置於第一載板100的第二表面102上，使密封膠體420位於第一載板100與第二載板200C之間。接著，將封裝膠體400包封第一載板100、第一記憶體晶片340、控制晶片320、第二載板200C及密封膠體420。也就是說，密封膠體420可以受封裝膠體400進行二次包覆。
在上述的設置下，可簡單的將具有通訊、安全功能的封裝後的第二載板200C，配置於具有儲存資料功能的第一載板100上並進行封裝，而得到具有雙面輸出，且可即插即用的電子封裝裝置10C，更可簡化製程步驟、降低製造成本。
綜上所述，本發明的電子封裝裝置，由於可將具有通訊與安全功能(例如是Subscriber Identity Module，SIM)及儲存資料功能(例如是SD Card、Micro SD card)的半導體元件一同整合至電子封裝裝置中，再分別將不同功能的訊號導通至第一表面上的第一外接端子及第四表面上的第二外接端子，進而達成雙面輸出的效果。如此一來，電子封裝裝置可適用於現有的電子設備，毋須另行設計連接界面，更可達成即插即用的效果。此外，電子封裝裝置的製程方法還可被簡化、節省製造時間及降低製造成本，並符合電子裝置小尺寸化的需求。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:電子封裝裝置
100:第一載板
101:第一表面
102:第二表面
110:第一外接端子
120:第一導電圖案
122:第一內接墊
124:第一接點
140:導電結構
142:焊球
160:金屬焊線
200:第二載板
201:第三表面
202:第四表面
210:第二外接端子
224:第二接點
300:半導體元件
320:控制晶片
340:第一記憶體晶片
360:第二記憶體晶片
400:封裝膠體

Claims (9)

  1. 一種電子封裝裝置，包括：第一載板具有第一表面及相對所述第一表面的第二表面，所述第一載板包括至少一第一外接端子配置於所述第一表面上；第二載板配置於所述第一載板的對向，具有第三表面以及相對於所述第三表面的第四表面，所述第二載板包括至少一第二外接端子配置於所述第四表面上，其中所述第三表面面向所述第二表面；多個半導體元件配置於所述第一載板或所述第二載板的其中一者上；封裝膠體配置於所述第一載板與所述第二載板之間，包覆所述第一載板、所述第二載板以及所述多個半導體元件；以及多個導電結構，其中，所述多個半導體元件分別電性導通至所述至少一第一外接端子以及所述至少一第二外接端子，其中所述第一載板更包括第一導電圖案配置於所述第二表面上，所述第一導電圖案包括：多個第一內接墊；以及多個第一接點，其中所述多個第一接點與所述多個第一內接墊導通，其中，所述多個半導體元件電性連接於所述多個第一內接墊，其中所述多個導電結構的部分配置於所述第一載板與所述第 二載板之間，並電性連接於所述多個第一接點與所述第二載板的多個第二接點，以將所述多個半導體元件的訊號傳遞至所述第二載板。
  2. 如申請專利範圍第1項所述的電子封裝裝置，其中所述封裝膠體包覆所述多個導電結構。
  3. 如申請專利範圍第2項所述的電子封裝裝置，其中所述多個導電結構包括導線或焊球。
  4. 如申請專利範圍第1項所述的電子封裝裝置，其中所述多個半導體元件更包括多個第一記憶體晶片、至少一個第二記憶體晶片及控制晶片，其中所述多個半導體元件配置於所述第一載板的所述第二表面上。
  5. 如申請專利範圍第4項所述的電子封裝裝置，其中所述多個第一記憶體晶片為快閃記憶體晶片，而所述至少一個第二記憶體晶片為用戶身份模塊晶片。
  6. 如申請專利範圍第4項所述的電子封裝裝置，其中所述多個第一記憶體晶片透過金屬焊線與第一載板電性連接。
  7. 如申請專利範圍第1項所述的電子封裝裝置，其中所述第二載板為金屬導體。
  8. 如申請專利範圍第1項或第7項所述的電子封裝裝置，其中所述第二載板之所述第三表面上設置有一層膠膜。
  9. 一種電子封裝裝置，包括：第一載板具有第一表面及相對所述第一表面的第二表面，所 述第一載板包括至少一第一外接端子配置於所述第一表面上；第二載板配置於所述第一載板的對向，具有第三表面以及相對於所述第三表面的第四表面，所述第二載板包括至少一第二外接端子配置於所述第四表面上，其中所述第三表面面向所述第二表面；多個半導體元件分別配置於所述第一載板與所述第二載板上；以及封裝膠體配置於所述第一載板與所述第二載板之間，包覆所述第一載板、所述第二載板以及所述多個半導體元件，其中，所述多個半導體元件包括多個第一記憶體晶片及至少一個第二記憶體晶片，所述多個第一記憶體晶片設置於所述第一載板上與所述至少一第一外接端子電性連接，且所述至少一個第二記憶體晶片設置於所述第二載板上與所述至少一第二外接端子電性連接，其中，所述電子封裝裝置更包括密封膠體完全模封所述至少一個第二記憶體晶片，所述密封膠體配置於所述第一載板的所述第二表面與所述第二載板的所述第三表面之間，其中所述密封膠體受所述封裝膠體二次包覆。
TW108128171A 2019-08-08 2019-08-08 電子封裝裝置 TWI706528B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108128171A TWI706528B (zh) 2019-08-08 2019-08-08 電子封裝裝置
CN201911218158.5A CN112349705A (zh) 2019-08-08 2019-12-03 电子封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108128171A TWI706528B (zh) 2019-08-08 2019-08-08 電子封裝裝置

Publications (2)

Publication Number Publication Date
TWI706528B true TWI706528B (zh) 2020-10-01
TW202107655A TW202107655A (zh) 2021-02-16

Family

ID=74091638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108128171A TWI706528B (zh) 2019-08-08 2019-08-08 電子封裝裝置

Country Status (2)

Country Link
CN (1) CN112349705A (zh)
TW (1) TWI706528B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200965877Y (zh) * 2006-01-24 2007-10-24 卓恩民 快闪记忆卡的封装结构
TW200802107A (en) * 2006-06-08 2008-01-01 Powertech Technology Inc Chip scale chip card having component embedded in chip stack
US20110278714A1 (en) * 2010-05-14 2011-11-17 Chipmos Technologies Inc. Chip package device and manufacturing method thereof
TW201907500A (zh) * 2017-07-06 2019-02-16 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
TWM338433U (en) * 2008-02-14 2008-08-11 Orient Semiconductor Elect Ltd Multi-chip package structure
JP2009231383A (ja) * 2008-03-19 2009-10-08 Toshiba Corp 半導体装置及び半導体装置接続手段
US9153560B2 (en) * 2014-01-22 2015-10-06 Qualcomm Incorporated Package on package (PoP) integrated device comprising a redistribution layer
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200965877Y (zh) * 2006-01-24 2007-10-24 卓恩民 快闪记忆卡的封装结构
TW200802107A (en) * 2006-06-08 2008-01-01 Powertech Technology Inc Chip scale chip card having component embedded in chip stack
US20110278714A1 (en) * 2010-05-14 2011-11-17 Chipmos Technologies Inc. Chip package device and manufacturing method thereof
TW201907500A (zh) * 2017-07-06 2019-02-16 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Also Published As

Publication number Publication date
CN112349705A (zh) 2021-02-09
TW202107655A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US6906415B2 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US7855441B2 (en) Semiconductor card package and method of forming the same
KR102147354B1 (ko) 반도체 패키지 및 그 제조 방법
US9269695B2 (en) Semiconductor device assemblies including face-to-face semiconductor dice and related methods
US6867500B2 (en) Multi-chip module and methods
CN100472782C (zh) 半导体器件
US7566962B2 (en) Semiconductor package structure and method for manufacturing the same
KR20090101116A (ko) 적층 가능한 소자용 집적회로 패키지 시스템 및 그 제조 방법
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
US20080157302A1 (en) Stacked-package quad flat null lead package
KR20110099555A (ko) 적층형 반도체 패키지
CN109216294A (zh) 半导体封装
TWI445102B (zh) 具有封裝件整合之積體電路封裝件系統
US9412729B2 (en) Semiconductor package and fabricating method thereof
KR20140147613A (ko) 웨이퍼 레벨 반도체 패키지 및 그 제조방법
KR20150045095A (ko) 인터포저 제조방법 및 이를 이용한 적층형 패키지와 그 제조방법
TWI706528B (zh) 電子封裝裝置
KR101286571B1 (ko) 반도체 패키지 제조방법 및 반도체 패키지
US20080237831A1 (en) Multi-chip semiconductor package structure
JP2004319678A (ja) 指紋センサ装置及びその製造方法
CN112614830A (zh) 一种封装模组及电子设备
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법