KR102029804B1 - 패키지 온 패키지형 반도체 패키지 및 그 제조 방법 - Google Patents

패키지 온 패키지형 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR102029804B1
KR102029804B1 KR1020120147276A KR20120147276A KR102029804B1 KR 102029804 B1 KR102029804 B1 KR 102029804B1 KR 1020120147276 A KR1020120147276 A KR 1020120147276A KR 20120147276 A KR20120147276 A KR 20120147276A KR 102029804 B1 KR102029804 B1 KR 102029804B1
Authority
KR
South Korea
Prior art keywords
package
metal post
semiconductor package
substrate
width
Prior art date
Application number
KR1020120147276A
Other languages
English (en)
Other versions
KR20140078198A (ko
Inventor
김동선
신승열
류성욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120147276A priority Critical patent/KR102029804B1/ko
Publication of KR20140078198A publication Critical patent/KR20140078198A/ko
Application granted granted Critical
Publication of KR102029804B1 publication Critical patent/KR102029804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 패키지 온 패키지형 반도체 패키지 및 그 제조 방법에 관한 것으로, 본 발명에 따른 패키지 온 패키지형 반도체 패키지의 제조 방법은 하부 반도체 패키지의 기판 상에 금속 포스트를 형성하고, 상기 금속 포스트의 상면에 상기 금속 포스트의 폭 보다 좁은 폭으로 상단 금속 포스트를 형성하고, 상부 반도체 패키지의 솔더볼을 매개로 하여 상기 상단 금속 포스트를 상기 상부 반도체 패키지에 접속하되, 상기 상단 금속 포스트의 상단의 적어도 일부가 상기 솔더볼 내로 인입되도록 구성된다.

Description

패키지 온 패키지형 반도체 패키지 및 그 제조 방법{PACKAGE ON PACKAGE TYPE SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 패키지와 패키지가 결합된 패키지 온 패키지형 반도체 패키지에 관한 것이다.
반도체 기술의 발전과 함께 사용자의 요구에 따라 전자기기는 더욱 소형화/경량화하고 있으며, 이에 따라 동일 또는 이종의 반도체 칩들을 하나의 단위 패키지로 구현하는 멀티칩 패키징 (Multi-Chip Packing) 기술이 대두 되었다. 멀티칩 패키징은 각각의 반도체 칩을 패키지로 구현하는 것에 비해 패키지 크기나 무게 및 실장에 유리하고, 특히 소형화와 경량화가 요구되는 휴대용 통신 단말기 등에 많이 적용된다.
이러한 멀티칩 패키징 중 패키지 기판 위에 패키지 기판을 적층하는 스택(stack) 타입을 패키지 온 패키지(Package on Package, 이하, PoP라 한다.) 근래에는 반도체 패키지 기술의 발달과 함께 반도체 패키지가 점차 고용량, 박형화, 소형화 함에 따라 적층되는 칩의 수가 많아지고 있다.
특히, FC PoP란 Flip Chip Package on Package의 약자로 프로세서 다이가 실장된 하부 패키지와 메모리 다이가 실장된 상부 패키지가 솔더볼 부착(Solder Ball Attach) 방식 등을 통해 상호 접속되는 패키지를 말한다. 기존 PoP 상호 연결 방법은 솔더볼 인쇄 및 리플로우 공정을 통해 두 개의 패기지를 연결하거나 먼저 하부 패키지를 몰딩한 후 몰딩 부위를 레이저 드릴 공정(Laser Drilling)을 통해 하부 패키지의 PoP 패드까지 비아(Via)를 형성하여(Through Molded Via 방식) 솔더볼을 비아 내 인쇄하여 메모리 다이가 실장된 상부 패키지를 리플로우 공정을 통해 연결하는 방식을 적용하고 있다.
도 1은 솔더볼 부착 방식이 적용된 패키지 온 패키지형 반도체 패키지의 일예를 도시한다.
도 1을 참조하면, 플립칩 형태 반도체(12)가 솔더볼(16)로 기판(14)에 장착된다.
에폭시 수지와 같은 언더필 재료(18)가 반도체(12) 및 기판(14) 사이에 전착되고, 솔더볼(19)이 또 다른 전기적 상호접속을 위해 기판(14)의 대향 사이드상에 형성된다.
반도체들(20, 22, 24)이 기판(26)위에 적재되고 봉지재(28)에 의해 커버된다.
또한, 반도체들(20, 22, 24)은 본드 와이어(30)로 기판(26)에 전기적으로 연결되며, 기판(26)은 솔더볼(32)로 기판(14)에 연결된다.
그러나, 최근 FC PoP 제품에서 고집적 및 고성능 구현을 위해 Die의 실장 개수를 늘리거나 수동소자를 탑재하기 위한 시도가 이루어지고 있으나, 종래 기술로는 패키지 간의 간격을 보다 넓게 확보하는데 어려움이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 상부 패키지와 하부 패키지 간의 간격을 증가시켜 실장되는 칩의 개수를 증가시켜 고밀도를 실현하고, 상부 패키지와 하부 패키지 간의 접합 신뢰성이 우수한 패키지 온 패키지형 반도체 패키지를 제공하는 데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시형태에 따른 패키지 온 패키지형 반도체 패키지의 제조 방법은, 하부 반도체 패키지의 기판 상에 금속 포스트를 형성하고, 상기 금속 포스트의 상면에 상기 금속 포스트의 폭 보다 좁은 폭으로 상단 금속 포스트를 형성하고, 상부 반도체 패키지의 솔더볼을 매개로 하여 상기 상단 금속 포스트를 상기 상부 반도체 패키지에 접속하되, 상기 상단 금속 포스트의 상단의 적어도 일부가 상기 솔더볼 내로 인입되도록 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 상단 금속 포스트를 형성 시에는, 상기 금속 포스트의 폭의 50 % 내지 80 %로 상기 상단 금속 포스트의 폭을 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 금속 포스트는 구리(Cu)를 이용하여 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 상단 금속 포스트는 구리(Cu), 주석(Sn), 납(Pb) 및 은(Ag) 중 적어도 어느 하나의 재료를 이용하여 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 하부 반도체 패키지 기판 상에 금속 포스트를 형성시에는, 상기 하부 반도체 패키지 기판 상에 시드(seed) 패턴부를 형성하고, 상기 시드 패턴부 상에 금속 포스트를 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 시드 패턴부 상에 금속 포스트를 형성 시에는, 상기 시드 패턴부 상에 제1 포토 레지스트층을 형성하고, 상기 제1 포토 레지스트층을 이용해 상기 시드 패턴부 상에 금속 포스트를 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 상단 금속 포스트를 형성 시에는, 상기 금속 포스트의 상면의 일부를 노출하도록 제2 포토 레지스트층을 형성하고, 상기 제2 포토 레지스트층을 이용해 상기 금속 포스트 상에 상단 금속 포스트를 형성한다.
본 발명의 일실시예에 따른 패키지 온 패키지형 반도체 패키지는 하부 반도체 패키지; 상기 하부 반도체 패키지의 기판 상에 형성되는 금속 포스트; 상기 금속 포스트의 상면에 상기 금속 포스트의 폭 보다 좁은 폭으로 형성되는 상단 금속 포스트; 솔더볼을 매개로 하여 상기 상단 금속 포스트에 접속되는 상부 반도체 패키지;를 포함하고, 상기 상단 금속 포스트의 상단의 적어도 일부가 상기 솔더볼 내로 인입되도록 구성된다.본 발명의 또 다른 일실시예에 따르면, 상기 상단 금속 포스트의 폭은 상기 금속 포스트의 폭의 50 % 내지 80 %로 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 금속 포스트는 구리(Cu)로 구성된다.
본 발명의 또 다른 일실시예에 따르면, 상기 상단 금속 포스트는 구리(Cu), 주석(Sn), 납(Pb) 및 은(Ag) 중 적어도 어느 하나의 재료를 포함하여 구성된다.
본 발명에 따르면, 상부 패키지와 하부 패키지 간의 간격을 증가시켜 실장되는 칩의 개수를 증가시켜 고밀도를 실현하고, 상부 패키지와 하부 패키지 간의 접합 신뢰성이 우수한 패키지 온 패키지형 반도체 패키지를 제공할 수 있다.
도 1은 솔더볼 부착 방식이 적용된 패키지 온 패키지형 반도체 패키지의 일예를 도시한다.
도 2는 본 발명의 일실시예에 따른 패키지 온 패키지형 반도체 패키지의 단면도이다.
도 3 내지 도 4는 본 발명의 일실시예에 따른 패키지 온 패키지형 반도체 패키지의 제조 방법을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 패키지 온 패키지에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니며, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2는 본 발명의 일실시예에 따른 패키지 온 패키지형 반도체 패키지의 단면도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 패키지 온 패키지형 반도체 패키지는 상부 패키지(400)가 하부 패키지(300) 상에 적층되어 이들이 서로 전기적으로 연결된 이른바 패키지 온 패키지(Package On Package: POP) 타입의 패키지이다.
패키지 온 패키지형 반도체 패키지는 하부 패키지(300), 상부 패키지(400), 금속 포스트(510) 및 상단 금속 포스트(511)를 포함하여 구성된다.
하부 패키지(300)는 하부 패키지 기판(310) 상에 적어도 하나의 하부 반도체(370)가 실장된다.
유사하게, 상부 패키지(400)는 상부 패키지 기판(410) 상에 적어도 하나의 상부 반도체(430)가 실장된다.
이때, 상기 하부 패키지 기판(310)과 상부 패키지 기판(410) 중에서 적어도 어느 하나는 인쇄회로기판(PCB)으로 구성된다.
일례로서, 하부 패키지(300)는 하부 패키지 기판(310)과, 하부 패키지 기판 상에 실장된 하부 반도체(370)들을 포함할 수 있다. 하부 반도체(370)는 메모리 소자와 로직 소자 중 어느 하나로 구성될 수 있다. 하부 반도체(370)가 복수개로 구성되는 경우에는 절연성 물질막의 개재하에 적층될 수 있다.
하부 패키지 기판(310)의 하면에는 반도체 패키지(100)를 외부 장치와 전기적으로 연결시키는 솔더볼과 같은 가령 복수개의 외부 단자(350)들이 더 부착되어 형성된다.
유사하게, 상부 패키지(400)는 상부 패키지 기판(410)과, 그리고 상부 패키지 기판(410)의 상면 상에 실장된 상부 반도체(430)를 포함할 수 있다. 상부 반도체 칩(430)은 예컨대 메모리 소자와 로직 소자 중 어느 하나로 구성될 수 있으며, 상기 상부 반도체(430)가 복수개로 구성되는 경우에는 절연성 물질막의 개재하에 적층될 수 있다.
상부 반도체(430)와 상부 패키지 기판(410)은 복수개의 본딩 와이어(442)를 통해 서로 전기적으로 연결될 수 있다.
하부 패키지(300)와 상부 패키지(400)는 금속 포스트(510)와 상단 금속 포스트(511)에 의해 서로 전기적으로 연결된다.
보다 상세하게 설명하면, 상기 금속 포스트(510)는 하부 반도체 패키지(300)의 기판(310) 상에 형성되고, 상기 상단 금속 포스트(511)는 상기 금속 포스트(510)의 상면에 형성되되 금속 포스트(510)의 폭 보다 좁은 폭으로 형성된다.
이때, 상기 상단 금속 포스트(511)의 폭은 금속 포스트(510)의 폭의 50 % 내지 80 %로 형성한다. 상기와 같이 상단 금속 포스트(511)의 폭을 금속 포스트(510)의 폭의 50 % 내지 80 %로 형성하면, 상부 반도체 패키지(400)의 기판(410) 상에 형성된 솔더볼(520)의 양을 적게 사용할 수 있다.
이때, 상기 금속 포스트(510)는 구리(Cu)로 형성되며, 상기 상단 금속 포스트(511)는 구리(Cu), 주석(Sn), 납(Pb) 및 은(Ag) 중 적어도 어느 하나의 재료를 포함하도록 구성된다.
상기와 같이 형성된 상단 금속 포스트(511)는 솔더볼(520)을 매개로 하여 상부 반도체 패키지(400)에 접속되며, 보다 상세하게 살펴보면 금속 포스트(511)는 상부 패키지(400)의 기판(410) 상에 접속되며, 상기 금속 포스트(511)의 상단의 적어도 일부가 솔더볼(520) 내로 인입되는 형태로 접속된다.
이때, 상단 금속 포스트(511)의 폭을 금속 포스트(510)의 폭의 50 % 내지 80 %로 형성함으로써, 상부 반도체 패키지(400)의 기판(410) 상에 형성된 솔더볼(520)의 양을 적은 양으로 사용할 수 있으며, 상기 상단 금속 포스트(511)를 솔더볼(520)이 감싸는 형태로 접합되므로 접합 신뢰도가 보다 향상된다.
도 3 내지 도 4는 본 발명의 일실시예에 따른 패키지 온 패키지형 반도체 패키지의 제조 방법을 설명하기 위한 도면이다.
도 3의 a에 도시된 바와 같이, 먼저 하부 패키지 기판(310) 상에 제1 시드(seed) 패턴부(340)를 형성하고 그 상부에 솔더 레지스트층(330)을 형성한다. 이때, 하부 패키지 기판(310) 상에 솔더 레지스트 물질을 도포하여 솔더 레지스트층(330)을 형성하며, 솔더 레지스트층(330)의 미리 결정된 부분을 제거하여 개구부를 형성한다.
도 3의 b에 도시된 바와 같이, 상기 솔더 레지스트층(330) 상에 상기 제1 시드 패턴부(340)를 연결하는 형태로 제2 시드 패턴부(341)를 형성한다.
도 3의 c에 도시된 바와 같이, 제2 시드 패턴부(341) 상에는 포토 레지스트층(350)을 형성하며, 이때 포토 레지스트층(350)을 라미네이트 한 후에 노광 및 현상하여 형성한다.
한편, 상기 포토 레지스트층(350)은 DFR(Dry Film　PhotoResist)로 형성하며, 그 두께는 100 내지 170 ㎛의 길이로 형성하는 것이 바람직하다.
상기와 같이 형성되는 포토 레지스트층(350)에는 금속 포스트가 형성되는 부분에 개구부가 형성되어 있다.
이후, 도 3의 d에 도시된 바와 같이 상기 포토 레지스트층(350)의 개구부에 금속을 채운다. 그에 따라 포토 레지스트층(350)의 개구부에는 금속 포스트(510)가 형성된다. 이때, 상기 금속으로는 구리(Cu)가 사용된다.
이후에는 도 3의 e에 도시된 바와 같이 상기 포토 레지스트층(350)을 제거한다.
도 4의 a에 도시된 바와 같이 금속 포스트(510)의 상면의 일부를 노출하도록 제2 포토 레지스트층(350)을 형성하고, 도 4의 b에 도시된 바와 같이 상기 제2 포토 레지스트층(350)을 이용해 상기 금속 포스트(510) 상에 상단 금속 포스트(511)를 형성한다.
이때, 상기 상단 금속 포스트(511)의 폭은 금속 포스트(510)의 폭의 50 % 내지 80 %로 형성한다. 상기와 같이 상단 금속 포스트(511)의 폭을 금속 포스트(510)의 폭의 50 % 내지 80 %로 형성하면, 상단 금속 포스트(511)를 상부 반도체 패키지(400)의 기판(410)의 솔더볼에 접속시에 상기 금속 포스트(511)의 상단이 솔더볼(520) 내로 인입되는 형태로 접속하여 솔더볼의 양을 보다 적게 사용할 수 있다.
한편, 상기 상단 금속 포스트(511)는 구리(Cu), 주석(Sn), 납(Pb) 및 은(Ag) 중 적어도 어느 하나의 재료를 이용하여 형성한다.
이후에는 도 4의 c에 도시된 바와 같이 상기 제2 포토 레지스트층(350)을 제거하고, 도 4의 d에 도시된 바와 같이 제2 시드 패턴부(341)를 제거한다.
상기와 같이 형성된 상단 금속 포스트(511)의 상단의 적어도 일부는 솔더볼 내로 인입되도록 형성된다.
상기에서 살펴본 바와 같이, 본 발명에 따르면 하부 반도체 패키지의 기판 상에 금속 포스트를 형성하고, 상기 금속 포스트의 상면에 상기 금속 포스트의 폭 보다 좁은 폭으로 상단 금속 포스트를 형성하고, 솔더볼을 매개로 하여 상기 상단 금속 포스트를 상부 반도체 패키지에 접속하는 구성을 통하여, 상부 패키지와 하부 패키지 간의 간격을 증가시킴으로써, 실장되는 칩의 개수를 증가시켜 고밀도를 실현하고, 상부 패키지와 하부 패키지 간의 접합 신뢰성이 우수한 패키지 온 패키지형 반도체 패키지를 제공할 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
300: 하부 패키지
310: 하부 패키지 기판
350: 외부 단자
370: 반도체
400: 상부 패키지
410: 상부 패키지 기판
430: 상부 반도체
442: 본딩 와이어
510: 금속 포스트
511: 상단 금속 포스트
520: 솔더볼

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 패키지 기판; 및 상기 패키지 기판 상에 배치되는 적어도 하나의 하부 반도체를 포함하는 하부 반도체 패키지;
    상기 하부 반도체 패키지의 패키지 기판 상에 형성되는 금속 포스트;
    상기 금속 포스트의 상면에 상기 금속 포스트의 수평 방향 폭 보다 좁은 수평 방향 폭으로 형성되는 상단 금속 포스트; 및
    솔더볼을 매개로 하여 상기 상단 금속 포스트에 접속되는 상부 반도체 패키지;를 포함하고,
    상기 하부 반도체는 상기 금속 포스트 및 상기 상단 금속 포스트와 수평 방향으로 이격되고,
    상기 금속 포스트 및 상기 상단 금속 포스트는, 상기 솔더볼과 동일한 개수로 제공되며 상기 솔더볼과 수직 방향으로 중첩되고,
    상기 상단 금속 포스트의 수평 방향 폭은, 상기 솔더볼의 최대 수평 방향 폭보다 작고,
    상기 상단 금속 포스트의 상단의 적어도 일부가 상기 솔더볼 내로 인입되고,
    상기 솔더볼은 인입된 상기 금속 포스트의 상단 일부의 전체를 감싸며 배치되는 패키지 온 패키지형 반도체 패키지.
  9. 청구항 8에 있어서,
    상기 상단 금속 포스트의 폭은,
    상기 금속 포스트의 폭의 50 % 내지 80 %로 형성하는 패키지 온 패키지형 반도체 패키지.
  10. 청구항 8에 있어서,
    상기 금속 포스트는,
    구리(Cu)로 구성되는 패키지 온 패키지형 반도체 패키지.
  11. 청구항 8에 있어서,
    상기 상단 금속 포스트는,
    구리(Cu), 주석(Sn), 납(Pb) 및 은(Ag) 중 적어도 어느 하나의 재료를 포함하여 구성되는 패키지 온 패키지형 반도체 패키지.
KR1020120147276A 2012-12-17 2012-12-17 패키지 온 패키지형 반도체 패키지 및 그 제조 방법 KR102029804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120147276A KR102029804B1 (ko) 2012-12-17 2012-12-17 패키지 온 패키지형 반도체 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147276A KR102029804B1 (ko) 2012-12-17 2012-12-17 패키지 온 패키지형 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140078198A KR20140078198A (ko) 2014-06-25
KR102029804B1 true KR102029804B1 (ko) 2019-10-08

Family

ID=51129861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147276A KR102029804B1 (ko) 2012-12-17 2012-12-17 패키지 온 패키지형 반도체 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102029804B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102373809B1 (ko) * 2014-07-02 2022-03-14 삼성전기주식회사 패키지 구조체 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100087564A (ko) * 2009-01-28 2010-08-05 삼성전자주식회사 접속단자 형성 방법
KR20100121231A (ko) * 2009-05-08 2010-11-17 삼성전자주식회사 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
KR101852601B1 (ko) * 2011-05-31 2018-04-27 삼성전자주식회사 반도체 패키지 장치

Also Published As

Publication number Publication date
KR20140078198A (ko) 2014-06-25

Similar Documents

Publication Publication Date Title
US9502335B2 (en) Package structure and method for fabricating the same
TWI469309B (zh) 積體電路封裝系統
US8283767B1 (en) Dual laminate package structure with embedded elements
US7579690B2 (en) Semiconductor package structure
US8884429B2 (en) Package structure having embedded electronic component and fabrication method thereof
US20130009303A1 (en) Connecting Function Chips To A Package To Form Package-On-Package
US11869829B2 (en) Semiconductor device with through-mold via
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US20080237833A1 (en) Multi-chip semiconductor package structure
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
KR20120088365A (ko) 적층형 반도체 패키지 및 이의 제조 방법
US9252112B2 (en) Semiconductor package
KR101474189B1 (ko) 집적회로 패키지
US20080237831A1 (en) Multi-chip semiconductor package structure
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR102093927B1 (ko) 반도체 패키지
KR102026227B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조방법
KR102472045B1 (ko) 반도체 패키지
US20080237832A1 (en) Multi-chip semiconductor package structure
KR102109042B1 (ko) 반도체 패키지
CN117393534A (zh) 一种芯片封装结构及电子设备
KR20160116838A (ko) 반도체 패키지
KR102091619B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant