KR20100087564A - 접속단자 형성 방법 - Google Patents

접속단자 형성 방법 Download PDF

Info

Publication number
KR20100087564A
KR20100087564A KR1020090006655A KR20090006655A KR20100087564A KR 20100087564 A KR20100087564 A KR 20100087564A KR 1020090006655 A KR1020090006655 A KR 1020090006655A KR 20090006655 A KR20090006655 A KR 20090006655A KR 20100087564 A KR20100087564 A KR 20100087564A
Authority
KR
South Korea
Prior art keywords
forming
conductor
substrate
solder
connection terminal
Prior art date
Application number
KR1020090006655A
Other languages
English (en)
Inventor
박명순
안은철
정현수
김석호
최도연
천진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090006655A priority Critical patent/KR20100087564A/ko
Priority to US12/691,780 priority patent/US20100190333A1/en
Publication of KR20100087564A publication Critical patent/KR20100087564A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05672—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

본 발명은 솔더볼과 같은 접속단자에 관한 것이다. 본 발명의 실시예에 따른 접속단자 형성 방법은 기판을 준비하는 것, 기판 상에 개방된 상부를 갖는 튜브 형상의 제1 도전체를 형성하는 것, 제1 도전체 상에 제2 도전체를 형성하는 것, 그리고 제2 도전체의 일부가 개방된 상부를 통해 제1 도전체의 내부 공간으로 확장되도록 제2 도전체를 열처리하는 것을 포함한다.
반도체, 패키지, 볼 그리드 어레이, 솔더볼, BGA, 접속단자,

Description

접속단자 형성 방법{method for forming connection terminal}
본 발명은 접속단자 형성 방법에 관한 것으로, 보다 상세하게는 외부 충격에 강한 접속단자를 형성하는 방법에 관한 것이다.
반도체 패키지 기술 중 플립 칩 패키지(Flip Chip Package) 또는 웨이퍼 레벨 패키지(Wafer Level Package)는 반도체 집적회로 칩(이하, 반도체 칩)과 외부 장치 간의 전기적인 연결을 위한 접속단자로 솔더볼을 구비한다. 예컨대, 일반적인 플립 칩 패키지는 반도체 칩, 인쇄회로기판, 그리고 상기 반도체 칩과 상기 인쇄회로기판 사이에 개재되어 이들을 전기적으로 연결시키는 솔더볼들을 포함할 수 있다.
그러나, 상기와 같은 반도체 패키지는 온도 변화 및 물리적인 외부 충격 등에 의해 상기 솔더볼들이 쉽게 손상되는 구조를 가진다. 예컨대, 반도체 칩과 인쇄회로기판은 서로 열팽창 계수가 다르므로, 상기 반도체 칩이 가열 또는 냉각되면 상기 접속단자에 스트레스가 가해질 수 있다. 상기 스트레스는 상기 접속단자에 균열(crack)이 발생시키거나, 상기 반도체 칩 또는 상기 인쇄회로기판으로부터 상기 솔더볼들이 떨어져 나가는 등의 현상이 발생시킬 수 있다. 특히, 상기 솔더볼들은 보통 반도체 칩 및 인쇄회로기판의 편평한 면 상에 놓여지므로, 상기 스트레스(예컨대, 전단력)가 상기 편평한 면과 평행하는 방향으로 상기 반도체 칩 및 상기 인쇄회로기판에 가해지는 경우, 상기 반도체 칩 및 상기 인쇄회로기판과 상기 솔더볼들의 접합 부분이 쉽게 손상될 수 있다.
본 발명이 해결하고자 하는 과제는 온도 변화 및 물리적인 외부 충격에 강한 접속단자를 형성하는 방법을 제공하는 것에 있다.
본 발명의 실시예에 따른 접속단자 형성 방법은 기판을 준비하는 것, 상기 기판 상에 개방된 상부를 갖는 튜브 형상의 제1 도전체를 형성하는 것, 상기 제1 도전체 상에 제2 도전체를 형성하는 것, 그리고 상기 제2 도전체의 일부가 상기 개방된 상부를 통해 상기 제1 도전체의 내부 공간으로 확장되도록, 상기 제2 도전체를 열처리하는 것을 포함한다.
본 발명의 실시예에 따르면, 상기 기판을 준비하는 것은 상기 기판 상에 전기 소자에 전기적으로 연결된 하부 범프 금속층(Under Bump Metallurgy:UBM)을 형성하는 것을 포함하고, 상기 함몰부를 형성하는 것은 상기 하부 범프 금속층의 가장자리 영역을 노출시키는 것을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 제1 도전체를 형성하는 것은 상기 기판 상에 포토레지스트막을 형성하는 것, 상기 포토레지스트 막에 상기 기판을 노출시키 는 상기 튜브 형상의 함몰부를 형성하는 것, 그리고 상기 함몰부에 금속 물질을 형성하는 것을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 제2 도전체는 상기 내부 공간의 용적보다 큰 용적을 갖도록 형성되는 것을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 제2 도전체를 열처리하는 것은 진공 분위기 상태에서 상기 제2 도전체를 리플로우(reflow)하는 것을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 제1 도전체를 형성하는 것은 상기 제2 도전체에 비해 높은 녹는점을 갖는 금속 물질을 형성시키는 것을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 제1 도전체를 형성하는 것은 상기 제2 도전체에 비해 높은 강도를 갖는 금속 물질을 형성시키는 것을 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 제1 도전체를 형성하는 것은 구리(Cu), 니켈(Ni), 그리고 금(Au) 중 적어도 어느 하나를 포함하는 금속 물질을 형성시키는 것을 포함하고, 상기 제2 도전체를 형성하는 것은 주석(Sn), 납(Pb), 그리고 은(Ag) 중 적어도 어느 하나를 포함하는 금속 물질을 형성시키는 것을 포함할 수 있다.
본 발명의 실시예에 따른 접속단자 형성 방법은 하부 범프 금속층을 갖는 기판을 준비하는 것, 상기 기판 상에 상기 하부 범프 금속층에 접합된 원기둥 형상을 갖는 하부 및 구 형상을 갖는 상부로 이루어진 솔더부를 형성하는 것, 그리고 상기 기판 상에 상기 하부를 둘러싸는 솔더부 지지체를 형성하는 것을 포함한다.
본 발명의 실시예에 따르면, 상기 솔더부 지지체를 형성하는 것은 상기 솔더부에 비해 높은 강도를 갖는 금속 물질을 상기 하부 범프 금속층의 가장자리 영역 상에 형성하는 것을 포함할 수 있다.
본 발명에 따른 접속단자 형성 방법에 의해 형성된 접속단자는 기판에 접합된 원기둥 형상을 갖는 하부 및 구 형상을 갖는 상부로 이루어진 솔더부, 그리고 상기 하부를 둘러싸는 솔더부 지지체를 포함한다. 이에 따라, 본 발명에 따른 접속단자 형성 방법은 온도 변화 및 물리적 외부 충격에 강한 접속단자를 형성할 수 있다.
이하, 본 발명의 실시예에 따른 접속단자 형성 방법을 첨부한 도면을 참조하여 상세히 설명한다. 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
각각의 도면들에 있어서, 기판, 층 및 영역들의 두께는 본 발명의 기술적 특징을 명확히 나타내기 위해 과장된 것이다. 또한, "어느 대상물은 다른 대상물 상에 위치된다"라고 언급되는 경우에 상기 어느 대상물은 상기 다른 대상물의 표면에 접촉되어 배치되는 경우와 상기 다른 대상물과 이격되어 배치되는 경우를 모두 포함할 수 있다. 또한, 상기 어느 대상물이 상기 다른 대상물과 이격되어 배치되는 경우에는 상기 어느 대상물과 상기 다른 대상물 사이에는 또 다른 대상물이 더 배치될 수 있다. 그리고, 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 접속단자를 구비하는 반도체 패키지의 일부를 보여주는 평면도이다. 도 2는 도 1에 도시된 I-I'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 패키지(100)는 기판(110) 및 상기 기판(110) 상에 배치된 접속단자(150)를 포함할 수 있다. 상기 반도체 패키지(100)는 외부 장치(미도시됨)를 더 포함할 수 있다. 예컨대, 상기 반도체 패키지(100)는 상기 접속단자(150)에 의해 상기 기판(110)과 전기적으로 연결된 인쇄회로기판(Printed Circuit Board:PCB)을 더 포함할 수 있다. 이 경우, 상기 반도체 패키지(100)는 플립 칩 패키지(flip chip package)를 완성할 수 있다.
상기 기판(110)은 전기 소자를 포함하는 기판일 수 있다. 일 예로서, 상기 기판(110)은 반도체 집적회로 칩(IC)을 포함하는 기판일 수 있다. 상기 기판(110)은 절연층(112), 접속 패드(114) 및 하부 범프 금속층(Under Bump Metallurgy:UBM, 116)을 포함할 수 있다. 상기 절연층(112)은 상기 기판(110) 상에서 상기 접속 패드(114) 및 상기 하부 범프 금속층(116)을 감싸도록 배치될 수 있다. 상기 접속 패드(114)는 상기 전기 소자와 전기적으로 연결된 금속층일 수 있다. 예컨대, 상기 접속 패드(114)는 알루미늄(Al)으로 이루어진 금속 패드일 수 있다. 상기 하부 범프 금속층(116)은 상기 접속 패드(114) 상에 배치될 수 있다. 상기 하부 범프 금속 층(116)은 티타늄(Ti), 텅스텐(W), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 그리고 바나듐(V) 중 적어도 어느 하나를 포함할 수 있다.
상기 접속단자(150)는 솔더부 지지체(130) 및 상기 솔더부 지지체(130)에 의해 지지되는 솔더부(141)를 포함할 수 있다. 상기 솔더부 지지체(130)는 상기 하부 범프 금속층(116) 상에 배치될 수 있다. 상기 솔더부 지지체(130)는 상기 하부 범프 금속층(116)의 중앙 영역(116a)이 노출되도록, 상기 하부 범프 금속층(116)의 가장자리 영역(116b) 상에 배치될 수 있다. 상기와 같은 솔더부 지지체(130)는 양단이 개방된 튜브(tube) 형상을 가질 수 있다. 이러한 상기 솔더부 지지체(130)는 내부 공간(132), 개방된 상부(134), 그리고 개방된 하부(136)를 가질 수 있다. 상기 솔더부 지지체(130)는 금속 물질로 이루어질 수 있다. 예컨대, 상기 솔더부 지지체(130)는 구리(Cu), 니켈(Ni) 및 금(Au) 중 적어도 어느 하나를 포함하는 금속 물질로 이루어질 수 있다.
상기 솔더부(141)는 삽입부(142) 및 외부 접속부(144)를 포함할 수 있다. 상기 삽입부(142)는 상기 솔더부(141)의 하부이고, 상기 외부 접속부(144)는 상기 솔더부(141)의 상부일 수 있다. 상기 삽입부(142)는 상기 솔더부 지지체(130)의 상기 내부 공간(132)에 배치될 수 있다. 상기 삽입부(142)는 상기 외부 접속부(144)로부터 상기 개방된 상부(134)를 통해 상기 내부 공간(132)으로 연장되어 상기 하부 범프 금속층(116)에 접합됨으로써 형성된 것일 수 있다. 이에 따라, 상기 삽입부(142)는 대체로 원기둥 형상을 가지며, 상기 솔더부 지지체(130)에 의해 둘러싸여 상기 솔더부 지지체(130)에 의해 지지될 수 있다. 또한, 상기 삽입부(142)는 상 기 하부 범프 금속층(116)과 상기 외부 접속부(144)를 전기적으로 연결시킬 수 있다. 상기 외부 접속부(144)는 외부 장치(미도시)에 접합되는 상기 접속단자(150)의 일 부분일 수 있다. 상기 외부 접속부(144)는 외부에 노출될 수 있다. 상기 외부 접속부(144)는 상기 솔더부 지지체(130) 상에서 대체로 구(sphere) 형상으로 제공될 수 있다. 앞서 설명한 바와 같이, 상기 삽입부(142)는 상기 외부 접속부(144)로부터 연장되어 형성된 것이므로, 상기 삽입부(142)와 상기 외부 접속부(144)는 동일한 도전성 물질로 이루어지며, 상기 삽입부(142)와 상기 외부 접속부(144) 간에는 경계면이 형성되지 않을 수 있다.
상기 솔더부 지지체(130) 및 상기 솔더부(141)는 서로 상이한 도전성 물질로 형성될 수 있다. 일 예로서, 상기 솔더부 지지체(130)는 상기 솔더부(141)에 비해 녹는점이 높은 물질로 형성될 수 있다. 이에 더하여, 상기 솔더부 지지체(130)는 상기 솔더부(141)에 비해 높은 강도(strength)를 갖는 물질로 형성될 수 있다. 일 예로서, 상기 솔더부(141)가 주석(Sn), 납(Pb), 은(Ag) 및 이들의 합금 중 적어도 어느 하나로 이루어지는 경우, 상기 솔더부 지지체(130)는 구리(Cu), 니켈(Ni), 금(Au) 및 이들의 합금 중 적어도 어느 하나로 이루어질 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 접속단자(150)는 솔더부 지지체(130)에 의해 둘러싸여 지지되는 솔더부(141)를 포함할 수 있다. 상기 솔더부 지지체(130)는 상기 솔더부(141)에 비해 높은 강도 및 녹는점을 갖는 금속 물질로 이루어질 수 있다. 이에 따라, 상기 솔더부(141)는 상기 솔더부 지지체(130)에 의해 외부 충격으로부터 효과적으로 보호될 수 있다. 예컨대, 기판(110)의 휘어짐과 같 은 외부 충격이 발생되면, 상기 접속단자(150)에 상기 기판(110)과 평행하는 방향으로 스트레스(예컨대, 전단력)가 가해질 수 있다. 이 경우, 상기 접속단자(150)에는 상기 기판(110)과 평행하는 방향으로 크랙(crack)이 발생될 수 있다. 그러나, 본 발명의 실시예에 따른 접속단자(150)는 상기 솔더부 지지체(130)가 상기 기판(110)에 수직하는 방향으로 배치되므로, 상기 솔더부(141)를 향해 이동되는 크랙 전파는 상기 솔더부 지지체(130)에 의해 차단되거나 상기 크랙 전파의 방향이 수평방향에서 수직방향으로 바뀔 수 있다. 따라서, 상기 솔더부 지지체(130)는 상기 크랙 전파의 방향을 전환시켜 상기 외부 충격을 효과적으로 감소시킴으로써, 상기 솔더부(141)를 상기 외부 충격으로부터 보호할 수 있다. 이에 더하여, 상기 솔더부 지지체(130)는 상기 솔더부(141)에 발생될 수 있는 크랙의 진행 길이를 증가시키므로, 종래에 비해 상기 접속단자(150)의 기계적 내구성을 향상시킬 수 있다.
계속해서, 본 발명의 실시예에 따른 접속단자 형성 방법을 상세히 설명한다. 여기서, 앞서 설명한 본 발명의 실시예에 따른 반도체 패키지 및 접속단자에 대해 중복되는 내용은 생략되거나 간소화될 수 있다.
도 3은 도 1에 도시된 접속단자의 형성 방법을 보여주는 순서도이다. 도 4a 내지 도 4d는 도 1에 도시된 접속단자의 형성 과정을 설명하기 위한 도면들이다.
도 3 및 도 4a를 참조하면, 기판(110)을 준비할 수 있다(S110). 일 예로서, 상기 기판(110)을 준비하는 것은 반도체 집적회로 칩(IC)을 포함하는 기판을 준비하는 것을 포함할 수 있다. 상기 기판(110)을 준비하는 것은 상기 기판(110) 상에 절연층(112), 접속패드(114) 및 하부 범프 금속층(116)을 형성하는 것을 포함할 수 있다. 상기 접속패드(114) 및 상기 하부 범프 금속층(116)은 상기 기판(110) 상에서 차례로 적층되며, 상기 절연층(112)에 의해 둘러싸일 수 있다.
상기 기판(110) 상에 포토레지스트 패턴(120)을 형성할 수 있다(S120). 상기 포토레지스트 패턴(120)을 형성하는 것은 상기 기판(110) 상에 포토레지스트막을 형성하는 것 및 상기 포토레지스트막에 상기 기판(110)을 노출시키는 함몰부(122)를 형성하는 것을 포함할 수 있다. 상기 함몰부(122)를 형성하는 것은 상기 포토레지스트막에 상기 하부 범프 금속층(116)의 가장자리 영역(116b)을 선택적으로 노출시키는 홀을 형성하는 것을 포함할 수 있다. 이러한 상기 함몰부(122)는 대체로 튜브 형상을 가질 수 있다. 이에 따라, 상기 하부 범프 금속층(116)의 중앙 영역(116a)은 비노출되고, 상기 가장자리 영역(116b)은 노출될 수 있다.
도 3 및 도 4b를 참조하면, 솔더부 지지체(130)를 형성할 수 있다(S130). 상기 솔더부 지지체(130)를 형성하는 것은 포토레지스트 패턴(120)의 함몰부(122)에 선택적으로 제1 도전체를 형성하는 것을 포함할 수 있다. 예컨대, 상기 제1 도전체를 형성하는 것은 구리(Cu), 니켈(Ni), 금(Au) 및 이들의 합금 중 적어도 어느 하나를 포함하는 금속 물질을 상기 함몰부(122)의 하부(124)에 선택적으로 형성하는 것을 포함할 수 있다. 상기 제1 도전체를 상기 하부(124)에 형성하는 것은 도금 공정을 수행하는 것을 포함할 수 있다. 예컨대, 상기 제1 도전체를 상기 하부(124)에 형성하는 것은 전해 도금 공정 또는 무전해 도금 공정 중 어느 하나를 수행하는 것을 포함할 수 있다. 상기 함몰부(122)는 튜브 형상을 가지므로, 상기 제1 도전체는 튜브 형상으로 형성될 수 있다. 이에 따라, 상기 기판(110) 상에는 절연막(112)에 의해 둘러싸인 접속패드(114) 및 하부 범프 금속층(116), 그리고 상기 하부 범프 금속층(116)의 가장자리 영역(116b) 상에서 튜브 형상을 갖는 상기 솔더부 지지체(130)가 배치될 수 있다.
제2 도전체(140)를 형성할 수 있다(S140). 일 예로서, 상기 제2 도전체(140)를 형성하는 것은 상기 함몰부(122)의 상부(126)에 선택적으로 금속 물질을 형성하는 것을 포함할 수 있다. 예컨대, 상기 제2 도전체(140)를 형성하는 것은 주석(Sn), 납(Pb), 은(Au) 및 이들의 합금 중 적어도 어느 하나를 포함하는 금속 물질을 상기 상부(126)에 채우는 것을 포함할 수 있다. 상기 제2 도전체(140)를 형성하는 것은 도금 공정을 수행하는 것을 포함할 수 있다. 예컨대, 상기 제2 도전체(140)를 형성하는 것은 전해 도금 공정 또는 무전해 도금 공정 중 어느 하나를 수행하는 것을 포함할 수 있다. 이에 따라, 상기 기판(110) 상에는 상기 가장자리 영역(116b) 상에서 적층된 상기 솔더부 지지체(130) 및 상기 제2 도전체(140)가 배치될 수 있다.
도 3 및 도 4c를 참조하면, 포토레지스트 패턴(120)을 제거할 수 있다(S150). 일 예로서, 상기 포토레지스트 패턴(120)을 제거하는 것은 솔더부 지지체(130) 및 제2 도전체(140)에 대해 식각선택성을 갖는 식각 레서피의 식각 공정을 수행하는 것을 포함할 수 있다. 상기 식각 공정은 습식 식각 공정을 포함할 수 있다. 이에 따라, 상기 기판(110) 상에는 중앙 영역(116a)이 노출된 하부 범프 금속층(116), 그리고 상기 하부 범프 금속층(116)의 가장자리 영역(116b) 상에서 차례 로 적층된 상기 솔더부 지지체(130) 및 상기 제2 도전체(140)가 배치될 수 있다. 이때, 상기 솔더부 지지체(130) 및 상기 제2 도전체(140)는 전체적으로 튜브 형상을 이룰 수 있다.
한편, 상기 제2 도전체(140)의 일부가 상기 내부 공간(132)을 채우고도 남을 정도로, 상기 제2 도전체(140)의 용적은 상기 솔더부 지지체(130)의 내부 공간(132)의 용적에 비해 클 수 있다. 이는 후속 공정시 상기 내부 공간(132)을 채우고 남은 상기 제2 도전체(140)의 일부가 외부 접속부(도4d의 144)로 형성되기 때문일 수 있다. 일반적으로 도금 공정에서 도금하고자 하는 물질의 두께는 전극에 가해지는 전력의 공급량에 비례할 수 있다. 그러므로, 도금 공정시의 전극(미도시)에 기해지는 전력의 공급량을 조절하여, 상기 제2 도전체(140)의 용적을 상기 내부 공간(132)의 용적에 비해 크도록 조절할 수 있다. 일 예로서, 앞서 도 4b를 참조하여 설명한 상기 제2 도전체(140)을 형성하는 도금 공정시의 전극에 가해지는 전력의 공급량은 상기 솔더부 지지체(130)를 형성하는 도금 공정시의 전극에 가해지는 전력의 공급량에 비해 크도록 조절될 수 있다.
도 3 및 도 4d를 참조하면, 접속단자(150)를 형성할 수 있다(S160). 상기 접속단자(150)를 형성하는 것은 상기 제2 도전체(도4c의140)를 열처리하는 것을 포함할 수 있다. 상기 제2 도전체(140)를 열처리하는 것은 상기 제2 도전체(140)를 선택적으로 리플로우(reflow)하는 것을 포함할 수 있다. 이에 따라, 상기 제2 도전체(140)의 일부는 상기 솔더부 지지체(130)에 웨팅(wetting)되면서, 상기 솔더부 지지체(130)의 개방된 상부(134)를 통해 내부 공간(132)으로 확장될 수 있다. 상기 내부 공간(132)으로 확장된 상기 제2 도전체(140)의 일부는 개방된 하부(136)를 통해 하부 범프 금속층(116)에 접합될 수 있다. 또한, 상기 제2 도전체(140)의 일부는 상기 솔더부 지지체(130) 상에서 대체로 구(shpere) 형상을 갖는 외부 접속부(144)를 이룰 수 있다. 이에 따라, 상기 솔더부 지지체(130) 상에는 상기 내부 공간(132)에 배치된 상기 삽입부(142) 및 외부에 노출된 상기 외부 접속부(144)를 갖는 솔더부(141)가 형성될 수 있다.
한편, 상기 제2 도전체(140)를 열처리하는 과정에서, 상기 삽입부(142) 내에 보이드(void)가 형성될 수 있다. 이는 상기 제2 도전체(140)를 상기 내부 공간(132)에 매립시키는 과정에서, 외부 공기가 상기 제2 도전체(140)와 함께 상기 내부 공간(132)으로 유입되기 때문일 수 있다. 이를 방지하기 위해, 상기 제2 도전체(140)를 리플로우하는 것은 진공 분위기 상태에서 이루어질 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 접속단자 형성 방법에 의해 형성된 접속단자(150)는 기판(110)에 접합된 원기둥 형상을 갖는 하부(즉, 삽입부(142)) 및 구 형상을 갖는 상부(즉, 외부 접속부(144))로 이루어진 솔더부(141) 및 상기 하부를 둘러싸는 솔더부 지지체(130)를 포함할 수 있다. 이에 따라, 상기 접속단자 형성 방법은 온도 변화 및 물리적 외부 충격에 강한 접속단자(150)를 형성할 수 있다.
도 5는 본 발명의 기술이 적용된 반도체 장치를 포함하는 패키지 모듈을 보여주는 도면이다. 도 5를 참조하면, 상술한 반도체 패키지는 다양한 종류의 반도체 장치들 및 이를 구비하는 패키지 모듈(200)에 적용될 수 있다. 일 예로서, 상기 패키지 모듈(200)은 반도체 집적회로 칩(220) 및 QFP(Quad Flat Package) 패키지된 반도체 집적회로 칩(230)을 포함하는 장치와 같은 형태로 제공될 수 있다. 본 발명에 따라 제조된 반도체 패키지(도1의 100)는 별도의 다양한 형태의 반도체 장치들(220, 230)에 구비될 수 있다. 상기 반도체 장치들(220, 230)을 별도의 반도체 기판(210)에 설치하여, 상기 패키지 모듈(200)이 형성될 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따른 반도체 패키지(100)는 온도 변화 및 물리적 외부 충격에 강한 접속단자(도1의 150)을 구비할 수 있다. 이에 따라, 상기 패키지 모듈(200)은 온도 변화 및 물리적 외부 충격에 강할 수 있다.
도 6은 본 발명의 기술이 적용된 반도체 장치를 포함하는 전자 장치를 보여주는 블럭도이다. 도 6을 참조하면, 상술한 반도체 패키지 기술은 전자 시스템(300)에 적용될 수 있다. 일 예로서, 상기 전자 시스템(300)은 버스(350, bus)를 통해 서로 결합된 제어기(310), 입출력 장치(320) 및 기억 장치(330)를 포함할 수 있다. 상기 버스(350)는 데이터들이 이동하는 통로일 수 있다. 상기 제어기(310) 및 기억 장치(330)는 본 발명의 실시예에 따른 반도체 패키지(도1의 100)를 포함할 수 있다. 상기 입출력 장치(320)는 키패드, 키보드 및 표시 장치(display device) 중 적어도 하나를 포함할 수 있다. 상기 기억 장치(330)는 데이터를 저장하는 장치일 수 있다. 상기 전자 시스템(300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(340)를 더 포함할 수 있다. 상기 전자 시스템(300)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터, 무선 통신 장치 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따른 반도체 패키지(100)는 온도 변화 및 물리적 외부 충격에 강한 접속단자(도1의 150)을 구비할 수 있다. 이에 따라, 상기 전자 시스템(300)은 온도 변화 및 물리적 외부 충격에 강할 수 있다.
도 7은 본 발명의 기술이 적용된 반도체 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다. 도 7을 참조하면, 상술한 본 발명의 기술이 적용된 반도체 장치는 메모리 카드(400)의 형태로 제공될 수 있다. 일 예로서, 상기 메모리 카드(400)는 본 발명의 실시예에 따른 반도체 패키지(도1의 100)를 포함하는 기억 장치(410) 및 메모리 제어기(420)를 포함할 수 있다. 상기 기억 장치(410)는 비휘발성 기억 소자를 포함할 수 있다. 상기 메모리 제어기(420)는 호스트(host)(430)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 상기 기억 장치(410)를 제어할 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따른 반도체 패키지(100)는 온도 변화 및 물리적 외부 충격에 강한 접속단자(도1의 150)을 구비할 수 있다. 이에 따라, 메모리 카드(400)는 온도 변화 및 물리적 외부 충격에 강할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 접속단자 형성 방법을 통해 형성된 접속단자를 구비하는 반도체 패키지의 일부를 보여주는 평면도이다.
도 2는 도 1에 도시된 I-I'선을 따라 절단한 단면도이다.
도 3은 도 1에 도시된 반도체 패키지의 제조 방법을 보여주는 순서도이다.
도 4a 내지 도 4d는 도 1에 도시된 반도체 패키지의 제조 과정을 설명하기 위한 도면들이다.
도 5는 본 발명의 기술이 적용된 반도체 패키지를 포함하는 패키지 모듈을 보여주는 도면이다.
도 6은 본 발명의 기술이 적용된 반도체 소자를 포함하는 전자 장치를 보여주는 블럭도이다.
도 7은 본 발명의 기술이 적용된 반도체 소자를 포함하는 메모리 시스템을 보여주는 블럭도이다.
*도면의 주요 부분에 대한 부호 설명*
100 : 반도체 패키지
110 : 기판
112 : 절연층
114 : 접속패드
116 : 하부 범프 금속층
120 : 포토레지스트 패턴
130 : 솔더부 지지체
141 : 솔더부
142 : 삽입부
144 : 외부 접속부
150 : 접속단자

Claims (10)

  1. 기판을 준비하는 것;
    상기 기판 상에 개방된 상부를 갖는 튜브 형상의 제1 도전체를 형성하는 것;
    상기 제1 도전체 상에 제2 도전체를 형성하는 것; 및
    상기 제2 도전체의 일부가 상기 개방된 상부를 통해 상기 제1 도전체의 내부 공간으로 확장되도록, 상기 제2 도전체를 열처리하는 것을 포함하는 접속단자 형성 방법.
  2. 제 1 항에 있어서,
    상기 기판을 준비하는 것은 상기 기판 상에 전기 소자에 전기적으로 연결된 하부 범프 금속층(Under Bump Metallurgy:UBM)을 형성하는 것을 포함하고,
    상기 함몰부를 형성하는 것은 상기 하부 범프 금속층의 가장자리 영역을 노출시키는 것을 포함하는 접속단자 형성 방법.
  3. 제 1 항에 있어서,
    상기 제1 도전체를 형성하는 것은:
    상기 기판 상에 포토레지스트막을 형성하는 것;
    상기 포토레지스트 막에 상기 기판을 노출시키는 상기 튜브 형상의 함몰부를 형성하는 것; 및
    상기 함몰부에 금속 물질을 형성하는 것을 포함하는 접속단자 형성 방법.
  4. 제 1 항에 있어서,
    상기 제2 도전체는 상기 내부 공간의 용적보다 큰 용적을 갖도록 형성되는 것을 포함하는 접속단자 형성 방법.
  5. 제 1 항에 있어서,
    상기 제2 도전체를 열처리하는 것은 진공 분위기 상태에서 상기 제2 도전체를 리플로우(reflow)하는 것을 포함하는 반도체 패키지 형성 방법.
  6. 제 1 항에 있어서,
    상기 제1 도전체를 형성하는 것은 상기 제2 도전체에 비해 높은 녹는점을 갖는 금속 물질을 형성시키는 것을 포함하는 접속단자 형성 방법.
  7. 제 1 항에 있어서,
    상기 제1 도전체를 형성하는 것은 상기 제2 도전체에 비해 높은 강도를 갖는 금속 물질을 형성시키는 것을 포함하는 접속단자 형성 방법.
  8. 제 1 항에 있어서,
    상기 제1 도전체를 형성하는 것은 구리(Cu), 니켈(Ni), 그리고 금(Au) 중 적 어도 어느 하나를 포함하는 금속 물질을 형성시키는 것을 포함하고,
    상기 제2 도전체를 형성하는 것은 주석(Sn), 납(Pb), 그리고 은(Ag) 중 적어도 어느 하나를 포함하는 금속 물질을 형성시키는 것을 포함하는 접속단자 형성 방법.
  9. 하부 범프 금속층을 갖는 기판을 준비하는 것;
    상기 기판 상에 상기 하부 범프 금속층에 접합된 원기둥 형상을 갖는 하부 및 구 형상을 갖는 상부로 이루어진 솔더부를 형성하는 것; 및
    상기 기판 상에 상기 하부를 둘러싸는 솔더부 지지체를 형성하는 것을 포함하는 접속단자 형성 방법.
  10. 제 9 항에 있어서,
    상기 솔더부 지지체를 형성하는 것은 상기 솔더부에 비해 높은 강도를 갖는 금속 물질을 상기 하부 범프 금속층의 가장자리 영역 상에 형성하는 것을 포함하는 접속단자 형성 방법.
KR1020090006655A 2009-01-28 2009-01-28 접속단자 형성 방법 KR20100087564A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090006655A KR20100087564A (ko) 2009-01-28 2009-01-28 접속단자 형성 방법
US12/691,780 US20100190333A1 (en) 2009-01-28 2010-01-22 Method of forming connection terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090006655A KR20100087564A (ko) 2009-01-28 2009-01-28 접속단자 형성 방법

Publications (1)

Publication Number Publication Date
KR20100087564A true KR20100087564A (ko) 2010-08-05

Family

ID=42354492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090006655A KR20100087564A (ko) 2009-01-28 2009-01-28 접속단자 형성 방법

Country Status (2)

Country Link
US (1) US20100190333A1 (ko)
KR (1) KR20100087564A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078198A (ko) * 2012-12-17 2014-06-25 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2520952A (en) 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078198A (ko) * 2012-12-17 2014-06-25 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
US20100190333A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US7497694B2 (en) Printed board with a pin for mounting a component
US6927156B2 (en) Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
KR101772284B1 (ko) 반도체 디바이스 및 그 제조 방법
JP6028449B2 (ja) 半導体装置、電子装置、半導体装置の製造方法
US20140008786A1 (en) Bump-on-trace packaging structure and method for forming the same
WO2015120061A1 (en) Method and apparatus for improving the reliability of a connection to a via in a substrate
US20090256256A1 (en) Electronic Device and Method of Manufacturing Same
KR101697603B1 (ko) 반도체 패키지
US7126211B2 (en) Circuit carrier
US20060071330A1 (en) Semiconductor package
KR101618878B1 (ko) 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법
JP4509673B2 (ja) 電子部品及びその製造方法、並びに電子装置
US7900349B2 (en) Method of fabricating an electronic device
KR20100087564A (ko) 접속단자 형성 방법
KR100915761B1 (ko) 반도체 장치 및 그 제조 방법
WO2010032192A1 (en) Electric component with under-bump metallization and integrated confinement structure
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP4042539B2 (ja) Ｃｓｐ接続方法
US20090200362A1 (en) Method of manufacturing a semiconductor package
CN102487049B (zh) 半导体基板及其制法
CN107592942B (zh) 具有焊球的封装结构及封装结构的制造方法
KR101148494B1 (ko) 접속금속층을 갖는 반도체 장치 및 그 제조방법
WO2001086721A2 (en) A semiconductor device including an integrated circuit housed in an array package having signal terminals arranged about centrally located power supply terminals
JPH06268141A (ja) 電子回路装置の実装方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid