CN111725173A - 一种堆叠封装结构及堆叠封装结构的制造方法 - Google Patents

一种堆叠封装结构及堆叠封装结构的制造方法 Download PDF

Info

Publication number
CN111725173A
CN111725173A CN202010508226.8A CN202010508226A CN111725173A CN 111725173 A CN111725173 A CN 111725173A CN 202010508226 A CN202010508226 A CN 202010508226A CN 111725173 A CN111725173 A CN 111725173A
Authority
CN
China
Prior art keywords
layer
lead frame
chip
package
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010508226.8A
Other languages
English (en)
Inventor
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202010508226.8A priority Critical patent/CN111725173A/zh
Publication of CN111725173A publication Critical patent/CN111725173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种堆叠封装结构及堆叠封装结构的制造方法；该堆叠封装结构，包括堆叠组装的上层封装件和下层封装件，上层封装件包括上层引线框架以及焊接于上层引线框架上的上层芯片，下层封装件包括下层引线框架以及焊接于下层引线框架上的下层芯片；上层引线框架和/或下层引线框架形成有沿堆叠方向延伸的凸柱，凸柱通过框架焊材层与另一引线框架焊接固定；凸柱用于支撑上层引线框架，并用于保持下层芯片与上层引线框架之间的绝缘间距；该制造方法包括：引线框架准备、芯片焊接步骤、堆叠组装步骤和注塑封装步骤。本发明能够保持堆叠封装结构中上层引线框架与下层芯片之间的有效绝缘间距。

Description

一种堆叠封装结构及堆叠封装结构的制造方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种堆叠封装结构及其制造方法。
背景技术
随着技术的发展，电子元器件产品的体积越来越小；多芯片封装技术应运而生，目前市面上的多芯片封装结构大多采用堆叠封装的结构形式，此种封装结构可以大限度地缩小产品尺寸；现有的堆叠封装结构，在两层封装件进行堆叠组装时，容易出现上层封装件倾斜过大的情况，无法保证上层封装件与下层封装件中芯片之间的有效绝缘间隔，导致封装不良。
发明内容
本发明实施例的一个目的在于：提供一种堆叠封装结构，其能够对上层引线框架进行良好支撑。
本发明实施例的又一个目的在于：提供一种堆叠封装结构，其能够保持上层引线框架与下层芯片之间的有效绝缘间距。
本发明实施例的另一个目的在于：提供一种堆叠封装结构的制造方法，采用该方法制造的堆叠封装结构能够保持上层引线框架与下层芯片之间的有效绝缘间距。
为达上述目的，本发明采用以下技术方案：
一种堆叠封装结构，包括堆叠组装的上层封装件和下层封装件，所述上层封装件包括上层引线框架以及焊接于所述上层引线框架上的上层芯片，所述下层封装件包括下层引线框架以及焊接于所述下层引线框架上的下层芯片；
所述上层引线框架和/或所述下层引线框架形成有沿堆叠方向延伸的凸柱，所述凸柱通过框架焊材层与另一所述引线框架焊接固定；所述凸柱用于支撑所述上层引线框架，并用于保持所述下层芯片与所述上层引线框架之间的绝缘间距。
作为优选，还包括封装体，所述封装体包裹封装所述上层封装件和所述下层封装件；所述上层引线框架包括上层管脚，所述上层芯片与所述上层管脚电连接，所述上层管脚由所述封装体的侧壁伸出所述封装体外，以用于与外部的电路载体电连接。
作为优选，所述下层引线框架包括下层管脚，所述下层芯片与所述下层管脚电连接，所述下层管脚由所述封装体的底壁露出，以用于与外部的电路载体电连接。
作为优选，所述框架焊材层为绝缘焊材层或导电焊材层。
作为优选，所述框架焊材层为导电焊材层；所述上层芯片与所述下层芯片之间通过所述凸柱、所述导电焊材层实现芯片之间的电路互连。
作为优选，所述框架焊材层为导电焊材层；所述下层引线框架包括下层管脚，所述下层芯片与所述下层管脚电连接；所述下层管脚与所述上层管脚之间通过所述凸柱电连接，所述下层管脚通过所述上层管脚与外部的电路载体电连接。
作为优选，所述上层引线框架包括上层基岛和上层管脚，所述上层芯片通过焊接材料层焊接于所述上层基岛，所述上层芯片通过金属导线与所述上层管脚电连接；所述下层引线框架包括下层基岛和下层管脚，所述下层芯片通过焊接材料层焊接于所述下层基岛，所述下层芯片通过金属导线与所述下层管脚电连接；
所述凸柱由所述上层引线框架折弯形成，所述凸柱通过框架焊材层焊接固定于所述下层引线框架；所述上层引线框架形成有至少两个所述凸柱，在所述堆叠封装结构的水平方向上，所述下层芯片位于多个所述凸柱之间。
作为优选，所述上层芯片倒装于所述上层引线框架，所述下层芯片倒装于所述下层引线框架；
所述凸柱由所述上层引线框架折弯形成，所述凸柱通过框架焊材层焊接固定于所述下层引线框架；所述上层引线框架形成有至少两个所述凸柱，在所述堆叠封装结构的水平方向上，所述下层芯片位于多个所述凸柱之间。
一种堆叠封装结构的制造方法，包括：
引线框架准备：准备至少两个引线框架；将一个或多个所述引线框架进行折弯加工，折弯后形成的凸出的部分为凸柱，未被折弯的部分为引线框架本体；对用于放置在上层的所述引线框架进行折弯加工时，将所述凸柱加工为往下凸出；对用于放置在下层的所述引线框架进行折弯加工时，将所述凸柱加工为往上凸出；
芯片焊接步骤：在每个所述框架本体上焊接固定芯片，并将所述芯片与所述框架本体的管脚进行电连接，以形成封装件；
堆叠组装步骤：将多个所述封装件进行堆叠，并采用焊接材料将所述凸柱与相邻层的所述引线框架进行焊接固定；
注塑封装步骤：采用封装材料将多个所述引线框架、多个所述芯片进行封装保护；封装材料固化后形成封装体。
作为优选，在所述注塑封装步骤中，位于上层的引线框架的上层管脚伸出所述封装体外，以用于外部的电路载体电连接，位于下层的引线框架由所述封装体的底部露出；
所述制造方法还包括弯脚成形步骤，在所述弯脚成形步骤中，将露出于所述封装体外的所述上层管脚进行折弯加工。
本发明的有益效果为：该堆叠封装结构能够通过凸柱对上层引线框架进行良好支撑，从而能够保持上层引线框架与下层芯片之间的有效绝缘间距；采用该堆叠封装结构的制造方法制造的堆叠封装结构，上层引线框架与下层芯片之间能够保持有效绝缘间距。
附图说明
下面根据附图和实施例对本发明作进一步详细说明。
图1为本发明其一实施例的所述堆叠封装结构的结构示意图；
图2为本发明另一实施例的所述堆叠封装结构的结构示意图；
图3为图1所述堆叠封装结构在制造时进行引线框架准备的示意图之一；
图4为图1所述堆叠封装结构在制造时进行引线框架准备的示意图之二；
图5为图1所述堆叠封装结构在制造时进行芯片焊接的示意图之一；
图6为图1所述堆叠封装结构在制造时进行芯片焊接的示意图之二；
图7为图1所述堆叠封装结构在制造时进行堆叠组装的示意图；
图8为图1所述堆叠封装结构在制造时进行注塑封装的示意图；
图9为图2所述堆叠封装结构在制造时进行引线框架准备的示意图之一；
图10为图2所述堆叠封装结构在制造时进行引线框架准备的示意图之二；
图11为图2所述堆叠封装结构在制造时进行芯片焊接的示意图之一；
图12为图2所述堆叠封装结构在制造时进行芯片焊接的示意图之二；
图13为图2所述堆叠封装结构在制造时进行堆叠组装的示意图；
图14为图2所述堆叠封装结构在制造时进行注塑封装的示意图；
图15为本发明实施例所述堆叠封装结构的制造方法的步骤说明图；
图中：10、上层封装件；11、上层引线框架；111、上层管脚；12、上层芯片；20、下层封装件；21、下层引线框架；211、下层管脚；22、下层芯片；30、凸柱；41、框架焊材层；42、第一焊材层；43、第二焊材层；50、金属导线；60、封装体；70、铜柱。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，上层特征在下层特征之“上”或之“下”可以包括上层和下层特征直接接触，也可以包括上层和下层特征不是直接接触而是通过它们之间的另外的特征接触。而且，上层特征在下层特征“之上”、“上方”和“上面”包括上层特征在下层特征正上方和斜上方，或仅仅表示上层特征水平高度高于下层特征。上层特征在下层特征“之下”、“下方”和“下面”包括上层特征在下层特征正下方和斜下方，或仅仅表示上层特征水平高度小于下层特征。
本发明提出一种堆叠封装结构，其采用具有凸柱30的引线框架作为芯片载体，两层封装件在进行堆叠时，也即，在两层引线框架在进行堆叠时，通过所述凸柱30对上层引线框架11进行良好支撑，从而使得能够保持上层引线框架11与下沉芯片之间的有效绝缘间距。
如图1-14所示，在本发明的所述堆叠封装结构的一实施例中，该堆叠封装结构，包括堆叠组装的上层封装件10和下层封装件20，所述上层封装件10包括上层引线框架11以及焊接于所述上层引线框架11上的上层芯片12，所述下层封装件20包括下层引线框架21以及焊接于所述下层引线框架21上的下层芯片22；
所述上层引线框架11和/或所述下层引线框架21形成有沿堆叠方向延伸的凸柱30，所述凸柱30通过框架焊材层41与另一所述引线框架焊接固定；所述凸柱30用于支撑所述上层引线框架11，并用于保持所述下层芯片22与所述上层引线框架11之间的绝缘间距。
具体地，所述上层芯片12通过第一焊材层42焊接于所述上层引线框架11，所述下层芯片22通过第二焊材层43焊接于所述下层引线框架21。
进一步地，所述凸柱30至少可以采用如下任意一种实施方式：
实施方式一：所述上层引线框架11包括上层框架本体和凸柱30，所述凸柱30由所述上层引线框架11向下折弯形成，未被折弯的部分为所述上层框架本体，所述上层框架本体用于焊接所述上层芯片12；所述凸柱30的端部通过所述框架焊材层41与所述下层框架本体的顶部结合；
实施方式二：所述下层引线框架21包括下层框架本体和凸柱30，所述凸柱30由所述下层引线框架21向上折弯形成，未被折弯的部分为所述下层框架本体，所述下层框架本体用于焊接所述下层芯片22；所述凸柱30的端部通过所述框架焊材层41与所述上层框架本体的底部结合；
实施方式三：所述上层引线框架11向下折弯形成上层凸柱30，所述下层引线框架21向上折弯形成下层凸柱30，所述上层凸柱30的端部与所述上层框架本体的底部通过框架焊材层41固定连接，所述下层凸柱30的端部与所述下层框架本体的顶部通过框架焊材层41固定连接，所述上层凸柱30和所述下层凸柱30均起到支撑所述上层封装件10的作用，以保持所述上层框架本体与所述下层芯片22之间的有效绝缘间隔。
其中，可以理解的是，通过调节形成的凸柱30的高度，即可调节绝缘间隔的大小。
本发明提供的所述堆叠封装结构，可以避免在两层封装件在进行组装时由于上层引线框架11过度倾斜，而导致的上层引线框架11接触所述下层芯片22；该堆叠封装结构采用具有凸柱30的引线框架作为载体，能够通过凸柱30对上层引线框架11进行良好支撑，从而能够保持上层引线框架11与下层芯片22之间的有效绝缘间距，以避免封装次品；并且，所述凸柱30直接由所述上层引线框架11和/或所述下层引线框架21形成，在制造加工时，可以直接通过折弯的加工方式实现，制造方法简单方便，成本较低。
进一步地，如图1、2、8、14所示，在本发明的所述堆叠封装结构的又一实施例中，所述堆叠封装结构还包括封装体60，所述封装体60包裹封装所述上层封装件10和所述下层封装件20，所述上层引线框架11的至少一部分、所述下层引线框架21的至少一部分、所述上层芯片12的全部外露表面和所述下层芯片22的全部外露表面，以对所述堆叠封装结构内部元器件进行保护；所述上层引线框架11包括上层管脚111，所述上层芯片12与所述上层管脚111电连接，所述上层管脚111由所述封装体60的侧壁伸出所述封装体60外，以用于与外部的电路载体电连接。
进一步地，如图1、2所示，所述上层管脚111为朝向底部折弯的折弯管脚。
进一步地，如图1、2所示，所述上层管脚111的底部与所述下层管脚211齐平或低于所述下层管脚211，如此，在该堆叠封装结构在应用时，便于所述下层管脚211与外部电路板的焊区焊接。
进一步地，所述下层引线框架21包括下层管脚211，所述下层芯片22与所述下层管脚211电连接，所述下层管脚211由所述封装体60的底壁露出，以用于与外部的电路载体电连接。
在本实施例的堆叠封装结构中，所述上层引线框架11的所述上层管脚111由所述封装体60水平方向上的侧壁伸出，而所述下层引线框架21的所述下层管脚211直接由所述封装体60的底部露出，如此设置，可以提高该堆叠封装结构的I/0脚的数量，以满足高脚数集成电路封装的需求；该堆叠封装结构在应用时，也即在该堆叠封装结构需要安装到电路板上时，所述下层管脚211可以与电路板上的内圈焊区焊接以实现电连接，所述上层管脚111可以与电路板上的外圈焊区焊接以实现电连接。
具体地，对于双层堆叠封装而言，采用本实施例的堆叠封装结构，可以将产品的I/O脚的数量提升2倍。其中，I/O脚即输入输出脚，也即引线框架的管脚。
而现有技术中的堆叠封装结构，由于封装结构的周向尺寸有限，能够提供的管脚侧向外引空间有限，导致现有的堆叠封装结构无法满足高脚数集成电路封装需求。
而本实施例的所述堆叠封装结构，通过叠层堆叠的两层所述封装件的结构设计，既可以缩小封装结构的尺寸，又可以利用所述下层引线框架21位于所述堆叠封装结构的底部的特性，使得可以将所述堆叠封装结构加工为所述下层管脚211由所述封装体60的底部露出，如此可以在封装体60周向尺寸有限的情况下，合理布置所述上层管脚111与所述下层管脚211的引出位置，且可以保证所述上层管脚111与所述下层管脚211在用于与外部的电路板电连接时不互相干扰，从而可以提高所述堆叠封装结构的I/0脚的数量，以满足多芯片、小尺寸、高脚数集成的封装的需求。
进一步地，本实施例的堆叠封装结构中，所述下层封装件20即为底层封装件，所述上层封装件10即为堆叠于所述底层封装件上并与所述底层封装件直接连接的封装件；本实施例的堆叠封装结构，还可以包括第三封装件、第四封装件等，也即，可以在所述上层封装件10的上侧依次叠装新的封装件；堆叠于所述上层封装件10上的新的封装件的管脚均由所述封装体60的侧壁引出。
进一步地，在本发明的堆叠封装结构的另一实施例中，所述框架焊材层41为绝缘焊材层或导电焊材层。
进一步地，当所述上层芯片12与所述下层芯片22之间没有芯片间电路互连需求时，所述焊材层选用绝缘焊材层。
具体地，所述绝缘焊材层由绝缘的焊接材料固化形成，绝缘的焊接材料可以采用如绝缘胶，环氧树脂等。
进一步地，当所述上层芯片12与所述下层芯片22之间具有芯片间电路互连需求时，所述焊材层选用导电焊材层，所述上层芯片12与所述下层芯片22之间通过所述凸柱30、所述导电焊材层实现芯片之间的电路互连。在此基础上，采用何种引线框架结构以实现两层芯片之间指定电路的互连，为本领域的成熟技术，此不赘述。
具体地，所述导电焊材层由导电焊接材料固化形成，导电焊接材料为锡膏，或为导电银浆与环氧树脂的混合材料，或为其他导电胶。
进一步地，当所述上层芯片12与所述下层芯片22之间需要进行并联应用时，所述框架焊材层41为导电焊材层；所述下层引线框架21包括下层管脚211，所述下层芯片22与所述下层管脚211电连接；所述下层管脚211与所述上层管脚111之间通过所述凸柱30电连接，所述下层管脚211通过所述上层管脚111与外部的电路载体电连接。
进一步地，如图1以及图5-8所示，在本发明的堆叠封装结构的另一实施例中，所述上层封装件10与所述下层封装件20的具体方式为：
所述上层引线框架11包括上层基岛和上层管脚111，所述上层芯片12通过焊接材料层焊接于所述上层基岛，所述上层芯片12通过金属导线50与所述上层管脚111电连接；所述下层引线框架21包括下层基岛和下层管脚211，所述下层芯片22通过焊接材料层焊接于所述下层基岛，所述下层芯片22通过金属导线50与所述下层管脚211电连接；
所述凸柱30由所述上层引线框架11折弯形成，所述凸柱30通过框架焊材层41焊接固定于所述下层引线框架21；所述上层引线框架11形成有至少两个所述凸柱30，在所述堆叠封装结构的水平方向上，所述下层芯片22位于多个所述凸柱30之间。
进一步地，如图2以及图11-14所示，在本发明的堆叠封装结构的另一实施例中，所述上层封装件10与所述下层封装件20的具体方式为：
所述上层芯片12倒装于所述上层引线框架11，所述下层芯片22倒装于所述下层引线框架21；
所述凸柱30由所述上层引线框架11折弯形成，所述凸柱30通过框架焊材层41焊接固定于所述下层引线框架21；所述上层引线框架11形成有至少两个所述凸柱30，在所述堆叠封装结构的水平方向上，所述下层芯片22位于多个所述凸柱30之间。
具体地，所述上层芯片12上、所述下层芯片22上均植有铜柱70，所述上层芯片12通过所述铜柱70与上层引线框架11焊接，所述下层芯片22通过所述铜柱70所述下层引线框架21焊接。
进一步地，本实施例中的所述下层引线框架21为无基岛引线框架，通过下层管脚211对所述芯片进行物理支撑。
进一步地，在本发明的所述堆叠封装结构的另一实施例中，其一封装件的芯片正装于所述引线框架(采用引线键合的方式实现电连接)，另一封装件的芯片倒装于所述引线框架(直接通过焊材层实现电连接)。
本发明还提出了一种堆叠封装结构的制造方法，其用于制造一种能够保持上层引线框架11与下层芯片22之间的有效绝缘间距的堆叠封装结构。
如图1-15所示，在本发明的所述堆叠封装结构的制造方法的一实施例中，该制造方法包括：
引线框架准备：如图3或图7所示，准备至少两个引线框架；将一个或多个所述引线框架进行折弯加工，折弯后形成的凸出的部分为凸柱30，未被折弯的部分为引线框架本体；对用于放置在上层的所述引线框架进行折弯加工时，将所述凸柱30加工为往下凸出；对用于放置在下层的所述引线框架进行折弯加工时，将所述凸柱30加工为往上凸出；
芯片焊接步骤：在每个所述框架本体上焊接固定芯片，并将所述芯片与所述框架本体的管脚进行电连接，以形成封装件；
堆叠组装步骤：将多个所述封装件进行堆叠，并采用焊接材料将所述凸柱30与相邻层的所述引线框架进行焊接固定；
注塑封装步骤：采用封装材料将多个所述引线框架、多个所述芯片进行封装保护；封装材料固化后形成封装体60。
具体地，在所述芯片焊接步骤中，所述芯片可以采用如下任一方式焊接于所述引线框架：
所述芯片通过结合材料焊接固定于所述引线框架，所述芯片与所述引线框架之间通过金属导线50进行电连接。
或，所述芯片倒装于所述引线框架，所述芯片与所述引线框架之间通过导电焊接材料焊接固定，并实现电连接。
进一步地，在所述引线框架准备中，通过折弯机对引线框架的管脚进行折弯加工。
进一步地，所述封装材料为环氧树脂封装材料。
本发明的制造方法，通过直接对引线框架进行折弯操作，以形成沿引线框架厚度方向延伸的凸柱30，如此，不仅可以在进行堆叠组装步骤时，有效保持上层引线框架11与下层芯片22之间的绝缘间隔，且折弯操作便于实施，成本较低。
进一步地，在本发明的所述堆叠封装结构的制造方法的又一实施例中，在所述注塑封装步骤中，位于上层的引线框架的上层管脚111伸出所述封装体60外，以用于外部的电路载体电连接，位于下层的引线框架由所述封装体60的底部露出。
具体地，位于下层的引线框架由所述封装体60的底部露出，可以采用方法实现：采用封装材料进行注塑封装步骤后，对覆盖于所述下层的引线框架的底部的封装体60通过物理打磨的方式去除。当然，在其他一些实施例中，也可以采用其他方法实施。
进一步地，如图1、2、10所示，在本发明的所述堆叠封装结构的制造方法的另一实施例中，所述制造方法还包括弯脚成形步骤，在所述弯脚成形步骤中，将露出于所述封装体60外的所述上层管脚111进行折弯加工。该堆叠封装结构在应用时，安装上电路板时，折弯后的管脚便于与电路板上的焊区焊接以实现电连接。
于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须包括特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“上层”、“下层”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (10)

1.一种堆叠封装结构，其特征在于，包括堆叠组装的上层封装件(10)和下层封装件(20)，所述上层封装件(10)包括上层引线框架(11)以及焊接于所述上层引线框架(11)上的上层芯片(12)，所述下层封装件(20)包括下层引线框架(21)以及焊接于所述下层引线框架(21)上的下层芯片(22)；
所述上层引线框架(11)和/或所述下层引线框架(21)形成有沿堆叠方向延伸的凸柱(30)，所述凸柱(30)通过框架焊材层(41)与另一所述引线框架焊接固定；所述凸柱(30)用于支撑所述上层引线框架(11)，并用于保持所述下层芯片(22)与所述上层引线框架(11)之间的绝缘间距。
2.根据权利要求1所述堆叠封装结构，其特征在于，还包括封装体(60)，所述封装体(60)包裹封装所述上层封装件(10)和所述下层封装件(20)；所述上层引线框架(11)包括上层管脚(111)，所述上层芯片(12)与所述上层管脚(111)电连接，所述上层管脚(111)由所述封装体(60)的侧壁伸出所述封装体(60)外，以用于与外部的电路载体电连接。
3.根据权利要求2所述堆叠封装结构，其特征在于，所述下层引线框架(21)包括下层管脚(211)，所述下层芯片(22)与所述下层管脚(211)电连接，所述下层管脚(211)由所述封装体(60)的底壁露出，以用于与外部的电路载体电连接。
4.根据权利要求1-3任一项所述堆叠封装结构，其特征在于，所述框架焊材层(41)为绝缘焊材层或导电焊材层。
5.根据权利要求1-3任一项所述堆叠封装结构，其特征在于，所述框架焊材层(41)为导电焊材层；所述上层芯片(12)与所述下层芯片(22)之间通过所述凸柱(30)、所述导电焊材层实现芯片之间的电路互连。
6.根据权利要求1-3任一项所述堆叠封装结构，其特征在于，所述框架焊材层(41)为导电焊材层；所述下层引线框架(21)包括下层管脚(211)，所述下层芯片(22)与所述下层管脚(211)电连接；所述下层管脚(211)与所述上层管脚(111)之间通过所述凸柱(30)电连接，所述下层管脚(211)通过所述上层管脚(111)与外部的电路载体电连接。
7.根据权利要求1-3任一项所述堆叠封装结构，其特征在于，所述上层引线框架(11)包括上层基岛和上层管脚(111)，所述上层芯片(12)通过焊接材料层焊接于所述上层基岛，所述上层芯片(12)通过金属导线(50)与所述上层管脚(111)电连接；所述下层引线框架(21)包括下层基岛和下层管脚(211)，所述下层芯片(22)通过焊接材料层焊接于所述下层基岛，所述下层芯片(22)通过金属导线(50)与所述下层管脚(211)电连接；
所述凸柱(30)由所述上层引线框架(11)折弯形成，所述凸柱(30)通过框架焊材层(41)焊接固定于所述下层引线框架(21)；所述上层引线框架(11)形成有至少两个所述凸柱(30)，在所述堆叠封装结构的水平方向上，所述下层芯片(22)位于多个所述凸柱(30)之间。
8.根据权利要求1-3任一项所述堆叠封装结构，其特征在于，所述上层芯片(12)倒装于所述上层引线框架(11)，所述下层芯片(22)倒装于所述下层引线框架(21)；
所述凸柱(30)由所述上层引线框架(11)折弯形成，所述凸柱(30)通过框架焊材层(41)焊接固定于所述下层引线框架(21)；所述上层引线框架(11)形成有至少两个所述凸柱(30)，在所述堆叠封装结构的水平方向上，所述下层芯片(22)位于多个所述凸柱(30)之间。
9.一种堆叠封装结构的制造方法，其特征在于，包括：
引线框架准备：准备至少两个引线框架；将一个或多个所述引线框架进行折弯加工，折弯后形成的凸出的部分为凸柱(30)，未被折弯的部分为引线框架本体；对用于放置在上层的所述引线框架进行折弯加工时，将所述凸柱(30)加工为往下凸出；对用于放置在下层的所述引线框架进行折弯加工时，将所述凸柱(30)加工为往上凸出；
芯片焊接步骤：在每个所述框架本体上焊接固定芯片，并将所述芯片与所述框架本体的管脚进行电连接，以形成封装件；
堆叠组装步骤：将多个所述封装件进行堆叠，并采用焊接材料将所述凸柱(30)与相邻层的所述引线框架进行焊接固定；
注塑封装步骤：采用封装材料将多个所述引线框架、多个所述芯片进行封装保护；封装材料固化后形成封装体(60)。
10.根据权利要求9所述堆叠封装结构的制造方法，其特征在于，在所述注塑封装步骤中，位于上层的引线框架的上层管脚(111)伸出所述封装体(60)外，以用于外部的电路载体电连接，位于下层的引线框架由所述封装体(60)的底部露出；
所述制造方法还包括弯脚成形步骤，在所述弯脚成形步骤中，将露出于所述封装体(60)外的所述上层管脚(111)进行折弯加工。
CN202010508226.8A 2020-06-05 2020-06-05 一种堆叠封装结构及堆叠封装结构的制造方法 Pending CN111725173A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010508226.8A CN111725173A (zh) 2020-06-05 2020-06-05 一种堆叠封装结构及堆叠封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010508226.8A CN111725173A (zh) 2020-06-05 2020-06-05 一种堆叠封装结构及堆叠封装结构的制造方法

Publications (1)

Publication Number Publication Date
CN111725173A true CN111725173A (zh) 2020-09-29

Family

ID=72566098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010508226.8A Pending CN111725173A (zh) 2020-06-05 2020-06-05 一种堆叠封装结构及堆叠封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN111725173A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188341A (ja) * 2001-12-14 2003-07-04 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
US20110175217A1 (en) * 2010-01-19 2011-07-21 Vishay-Siliconix Semiconductor Packages Including Die and L-Shaped Lead and Method of Manufacture
US20130249051A1 (en) * 2012-03-23 2013-09-26 Texas Instruments Incorporated Packaged Semiconductor Device Having Multilevel Leadframes Configured as Modules
CN104269385A (zh) * 2014-10-21 2015-01-07 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN207183260U (zh) * 2017-08-30 2018-04-03 杰群电子科技（东莞）有限公司 一种组合封装结构
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188341A (ja) * 2001-12-14 2003-07-04 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
US20110175217A1 (en) * 2010-01-19 2011-07-21 Vishay-Siliconix Semiconductor Packages Including Die and L-Shaped Lead and Method of Manufacture
US20130249051A1 (en) * 2012-03-23 2013-09-26 Texas Instruments Incorporated Packaged Semiconductor Device Having Multilevel Leadframes Configured as Modules
CN104269385A (zh) * 2014-10-21 2015-01-07 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN207183260U (zh) * 2017-08-30 2018-04-03 杰群电子科技（东莞）有限公司 一种组合封装结构
CN110323198A (zh) * 2019-07-26 2019-10-11 广东气派科技有限公司 非接触式上下芯片封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US8222716B2 (en) Multiple leadframe package
US9153562B2 (en) Stacked packaging improvements
KR101517541B1 (ko) 다층 반도체 패키지
US7816769B2 (en) Stackable packages for three-dimensional packaging of semiconductor dice
KR100445073B1 (ko) 듀얼 다이 패키지
KR101622805B1 (ko) 다양한 ｉｃ 패키징 구성들을 가진 리드리스 어레이 플라스틱 패키지
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US20100144100A1 (en) Method of Forming Quad Flat Package
CN209785926U (zh) 半导体器件
US20080157302A1 (en) Stacked-package quad flat null lead package
CN1937194A (zh) 制作叠层小片封装的方法
US7262494B2 (en) Three-dimensional package
US8963302B2 (en) Stacked packaged integrated circuit devices, and methods of making same
JP2013524552A (ja) ハーフエッチングされた金属リードフレーム上に組み立てられたチップを有するボールグリッドアレイデバイス
KR101238213B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
US6849952B2 (en) Semiconductor device and its manufacturing method
KR101474189B1 (ko) 집적회로 패키지
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN111725173A (zh) 一种堆叠封装结构及堆叠封装结构的制造方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
US20090039493A1 (en) Packaging substrate and application thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200929

RJ01 Rejection of invention patent application after publication