CN207183260U - 一种组合封装结构 - Google Patents
一种组合封装结构 Download PDFInfo
- Publication number
- CN207183260U CN207183260U CN201721103102.1U CN201721103102U CN207183260U CN 207183260 U CN207183260 U CN 207183260U CN 201721103102 U CN201721103102 U CN 201721103102U CN 207183260 U CN207183260 U CN 207183260U
- Authority
- CN
- China
- Prior art keywords
- lead frame
- housing
- semiconductor chip
- pin
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开一种组合封装结构，包括叠合设置的第一引线框架和第二引线框架，在第一引线框架上设置半导体芯片，在第二引线框架上设置被动元件，第一引线框架包括第一外框和第一外框上对应半导体芯片设置的多个第一引脚，第二引线框架包括第二外框和第二外框上对应被动元件设置的多个第二引脚，多个第二引脚相互配合形成槽型结构的容纳位，当第一引线框架与第二引线框架叠合时，半导体芯片位于容纳位内，通过第二引脚与第二外框配合形成的槽型位和容纳位，可方便的将半导体芯片和被动元件分别焊接到第一引线外框和第二引线外框上后再利用槽型位进行定位叠合封装，避免了半导体芯片二次受热导致的焊接质量低下问题。
Description
技术领域
本实用新型涉及芯片封装技术领域，尤其涉及一种组合封装结构。
背景技术
随着半导体技术的发展，要求半导体器件的尺寸越来越小，功率越来越高，在制造芯片过程中，经常是将包括多个不同功能的芯片放置在同一个封装体中，然后对引线框架进行绝缘塑封，以形成一块完整的封装结构，但是在封装尺寸变小且功率变高的情况下容易引起的高电流、高热阻问题。为了解决这一问题，封装时采用双引线框架成为了越来越多的选择。现有技术中，用双引线框架封装半导体器件时会采用较多的导线进行连接，且在生产过程中对上层的引线框架进行焊接时会使得下层的芯片同时受热，影响下层芯片的焊接质量，使得生产良品率降低，产品寿命减小。
实用新型内容
本实用新型的目的在于：提供一种组合封装结构，其能够解决现有技术方案中采用双引线框架进行封装时，对芯片的进行焊接造成焊接好的芯片二次受热影响焊接质量的问题。
为达此目的，本实用新型采用以下技术方案：
提供一种组合封装结构，包括叠合设置的第一引线框架和第二引线框架，在所述第一引线框架上设置半导体芯片，在所述第二引线框架上设置被动元件，所述第一引线框架包括第一外框和所述第一外框上对应所述半导体芯片设置的多个第一引脚，所述第二引线框架包括第二外框和所述第二外框上对应所述被动元件设置的多个第二引脚，多个所述第二引脚相互配合形成槽型结构的容纳位，当所述第一引线框架与所述第二引线框架叠合时，所述半导体芯片位于所述容纳位内。
作为一种优选的技术方案，所述被动元件、所述第二引线框架、所述半导体芯片和所述第一引线框架由上至下依次设置。
作为一种优选的技术方案，所述第一引线框架上对应所述第二引脚设置第一避让位，所述第二引线框架上对应所述第一引脚形成第二避让位，当所述第一引线框架与所述第二引线框架叠合时，所述第一引脚位于所述第二避让位内，所述第二引脚位于所述第一避让位内。
作为一种优选的技术方案，所述第一引脚与所述第二引脚相互错开设置。
作为一种优选的技术方案，所述第二引脚的一端通过连接件与所述第二外框连接，另一端朝向所述第二外框的内部延伸，所述第二引脚与所述第二外框连接的一端与所述第二外框位于不同平面，两者之间形成槽型位，所述第一外框与所述第二外框的尺寸一致，当所述第一引线框架与所述第二引线框架叠合时，所述第一外框位于所述槽型位内。
作为一种优选的技术方案，当所述第一引线框架与所述第二引线框架叠合时，所述第一引线框架的下表面与所述第二引线框架的下表面平齐。
作为一种优选的技术方案，所述容纳位的尺寸大于所述半导体芯片的尺寸，所述半导体芯片不与所述第二引线框架接触。
作为一种优选的技术方案，当所述第一引线框架与所述第二引线框架叠合时，所述第一外框的上表面与所述第二外框的下表面相接触。
作为一种优选的技术方案，所述第一引脚远离所述第一外框的一端设置用于与所述半导体芯片的触点焊接的焊接部。
作为一种优选的技术方案，还包括用于封装所述第一引线框架、所述第二引线框架、所述半导体芯片和所述被动元件的封装材料层。
本实用新型的有益效果为：通过槽型位对第一引线框架和第二引线框架进行定位和设置用于容纳半导体芯片的容纳位，可使得第一引线框架与第二引线框架的叠合更方便，结构更合理，且在焊接过程中可分别将半导体芯片和被动元件焊接到第一引线外框和第二引线外框上，避免了在第一引线框架与第二引线框架叠合后进行焊接导致的二次受热导致的焊接质量低下问题。
附图说明
下面根据附图和实施例对本实用新型作进一步详细说明。
图1为实施例所述组合封装结构的结构示意图。
图2为图1中A-A向剖视图。
图3为实施例所述第一引线框架的结构示意图。
图4为图3中B-B向剖视图。
图5为实施例所述第二引线框架的结构示意图。
图6为图5中C-C向剖视图。
图中：
1、第一引线框架；101、第一外框；102、第一引脚；103、第一避让位；104、焊接部；2、第二引线框架；201、第二外框；202、第二引脚；203、槽型位；204、容纳位；205、第二避让位；3、半导体芯片；4、被动元件；5、封装材料层。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。
如图1～6所示，于本实施例中，本实用新型所述的一种组合封装结构，包括叠合设置的第一引线框架1和第二引线框架2，在所述第一引线框架1上的半导体芯片3，在所述第二引线框架2上设置被动元件4，所述第一引线框架1包括第一外框101和所述第一外框101上对应所述半导体芯片3设置的多个第一引脚102，所述第二引线框架2包括第二外框201和所述第二外框201上对应所述被动元件4设置的多个第二引脚202，多个所述第二引脚202相互配合形成槽型结构的容纳位204，当所述第一引线框架1与所述第二引线框架2叠合时，所述半导体芯片3位于所述容纳位204内。
通过设置用于焊接半导体芯片3及被动元件4的第一引线框架1和第二引线框架2，同时多个第一引脚202相互配合形成的用于容纳半导体芯片3的容纳位204，可在叠合的过程中防止出现第二引线框架2与第一引线框架1叠合后空间不足以容纳半导体芯片3，或第二引线框架2与半导体芯片3直接接触引起第一引线框架1和第二引线框架2叠合不到位，引起半导体芯片3的短路。同时第一引线框架1与第二引线框架2的分体设置可在焊接时分别将半导体芯片3及被动元件4焊接到对应的引线框架上，避免了第一引线框架1和第二引线框架2叠合后，先焊接半导体芯片3，然后焊接被动元件4时导致的半导体芯片3二次受热造成的焊接质量下降，或导致先焊接的半导体芯片3虚焊、脱落问题。
具体的，所述被动元件4、所述第二引线框架2、所述半导体芯片3和所述第一引线框架1由上至下依次设置。
被动元件4焊接于第二引线框架2的第二引脚202上，半导体芯片3焊接在第一引线框架1的第一引脚102上，然后将第二引线框架2叠合于第一引线框架1上，使得半导体芯片3位于容纳位204内。
优选的，所述第一引线框架1上对应所述第二引脚202设置第一避让位103，所述第二引线框架2上对应所述第一引脚102形成第二避让位205，所述第一引线框架1与所述第二引线框架2叠合时，所述第一引脚102位于所述第二避让位205内，所述第二引脚202位于所述第一避让位103内。
具体的，所述第一引脚102与所述第二引脚202相互错开设置。
第一避让位103和第二避让位205的设置和相互错开设置的第一引脚102和第二引脚202可避免相互接触引起短路，保护组合封装结构内部的电路安全，防止半导体芯片3及被动元件4短路受损，使得组合封装结构的生产效率更高。
优选的，所述第二引脚202的一端通过连接件与所述第二外框201连接，另一端朝向所述第二外框201的内部延伸，所述第二引脚202与所述第二外框201连接的一端与所述第二外框201位于不同平面，两者之间形成槽型位203，所述第一外框101与所述第二外框201的尺寸一致，当所述第一引线框架1与所述第二引线框架2叠合时，所述第一外框101位于所述槽型位203内。
进一步的，当所述第一引线框架1与所述第二引线框架2叠合时，所述第一引线框架1的下表面与所述第二引线框架2的下表面平齐。
多个第二引脚202与第二外框201相配合的槽型位203，可方便的在第一引线框架1和第二引线框架2叠合时对第一引线框架1进行定位，方便进行第一引线框架1和第二引线框架2的叠合，使得第一引线框架1和第二引线框架2的叠合更方便，装配精度更高。
优选的，所述容纳位204的尺寸大于所述半导体芯片3的尺寸，所述半导体芯片3不与所述第二引线框架2接触。
容纳位204的尺寸大于半导体芯片3的尺寸可防止半导体芯片3与第二引线框架2接触引起短路。
具体的，当所述第一引线框架1与所述第二引线框架2叠合时，所述第一外框101的上表面与所述第二外框201的下表面相接触。
优选的，所述第一引脚102远离所述第一外框101的一端设置用于与所述半导体芯片3的触点焊接的焊接部104。焊接部104的设置可方便将半导体芯片3焊接到第一引脚102上。
优选的，还包括用于封装所述第一引线框架1、所述第二引线框架2、所述半导体芯片3和所述被动元件4的封装材料层5。
在一个具体的实施例中，所述第一引脚102由所述第一外框101向所述第一外框101的中心延伸相对设置于所述第一引线框架1的宽度方向上的两侧，所述第二引脚202由所述第二外框201向所述第二外框201的中心延伸相对设置于所述第二引线框架2的长方向上的两侧，使得第一引脚102与第二引脚202相互错开。
本实用新型所述的组合封装结构的封装过程如下：
首先将半导体芯片3焊接到第一引线框架1上，将被动元件4焊接到第二引线框架2上，然后将第二引线框架2叠合到第一引线框架1上，使得第一外框101位于第二引线框架2的槽型位203内，其次利用封装填充材料进行填充封装，最后切割分离成单颗芯片。
于本文的描述中，需要理解的是，术语“第一”、“第二”仅用于在描述上加以区分，不具有特殊含义。
需要声明的是，上述具体实施方式仅仅为本实用新型的较佳实施例及所运用技术原理，在本实用新型所公开的技术范围内，任何熟悉本技术领域的技术人员所容易想到的变化或替换，都应涵盖在本实用新型的保护范围内。
以上通过具体的实施例对本实用新型进行了说明，但本实用新型并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本实用新型做各种修改、等同替换、变化等等。但是，这些变换只要未背离本实用新型的精神，都应在本实用新型的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。此外，以上多处所述的“一个实施例”、“另一个实施例”等表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。
Claims (10)
1.一种组合封装结构，其特征在于，包括叠合设置的第一引线框架和第二引线框架，在所述第一引线框架上设置半导体芯片，在所述第二引线框架上设置被动元件，所述第一引线框架包括第一外框和所述第一外框上对应所述半导体芯片设置的多个第一引脚，所述第二引线框架包括第二外框和所述第二外框上对应所述被动元件设置的多个第二引脚，多个所述第二引脚相互配合形成槽型结构的容纳位，当所述第一引线框架与所述第二引线框架叠合时，所述半导体芯片位于所述容纳位内。
2.根据权利要求1所述的组合封装结构，其特征在于，所述被动元件、所述第二引线框架、所述半导体芯片和所述第一引线框架由上至下依次设置。
3.根据权利要求1所述的组合封装结构，其特征在于，所述第一引线框架上对应所述第二引脚设置第一避让位，所述第二引线框架上对应所述第一引脚形成第二避让位，当所述第一引线框架与所述第二引线框架叠合时，所述第一引脚位于所述第二避让位内，所述第二引脚位于所述第一避让位内。
4.根据权利要求1所述的组合封装结构，其特征在于，所述第一引脚与所述第二引脚相互错开设置。
5.根据权利要求1所述的组合封装结构，其特征在于，所述第二引脚的一端通过连接件与所述第二外框连接，另一端朝向所述第二外框的内部延伸，所述第二引脚与所述第二外框连接的一端与所述第二外框位于不同平面，两者之间形成槽型位，所述第一外框与所述第二外框的尺寸一致，当所述第一引线框架与所述第二引线框架叠合时，所述第一外框位于所述槽型位内。
6.根据权利要求1所述的组合封装结构，其特征在于，当所述第一引线框架与所述第二引线框架叠合时，所述第一引线框架的下表面与所述第二引线框架的下表面平齐。
7.根据权利要求1所述的组合封装结构，其特征在于，所述容纳位的尺寸大于所述半导体芯片的尺寸，所述半导体芯片不与所述第二引线框架接触。
8.根据权利要求1所述的组合封装结构，其特征在于，当所述第一引线框架与所述第二引线框架叠合时，所述第一外框的上表面与所述第二外框的下表面相接触。
9.根据权利要求1所述的组合封装结构，其特征在于，所述第一引脚远离所述第一外框的一端设置用于与所述半导体芯片的触点焊接的焊接部。
10.根据权利要求1所述的组合封装结构，其特征在于，还包括用于封装所述第一引线框架、所述第二引线框架、所述半导体芯片和所述被动元件的封装材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721103102.1U CN207183260U (zh) | 2017-08-30 | 2017-08-30 | 一种组合封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721103102.1U CN207183260U (zh) | 2017-08-30 | 2017-08-30 | 一种组合封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207183260U true CN207183260U (zh) | 2018-04-03 |
Family
ID=61738585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721103102.1U Active CN207183260U (zh) | 2017-08-30 | 2017-08-30 | 一种组合封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207183260U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148586A (zh) * | 2019-05-16 | 2019-08-20 | 宁波港波电子有限公司 | 一种复合引线框架及其制造方法 |
| CN111725173A (zh) * | 2020-06-05 | 2020-09-29 | 杰群电子科技（东莞）有限公司 | 一种堆叠封装结构及堆叠封装结构的制造方法 |
| CN116314101A (zh) * | 2023-05-24 | 2023-06-23 | 晶艺半导体有限公司 | 一种qfn堆叠封装结构及其制备方法 |
-
2017
- 2017-08-30 CN CN201721103102.1U patent/CN207183260U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110148586A (zh) * | 2019-05-16 | 2019-08-20 | 宁波港波电子有限公司 | 一种复合引线框架及其制造方法 |
| CN111725173A (zh) * | 2020-06-05 | 2020-09-29 | 杰群电子科技（东莞）有限公司 | 一种堆叠封装结构及堆叠封装结构的制造方法 |
| CN116314101A (zh) * | 2023-05-24 | 2023-06-23 | 晶艺半导体有限公司 | 一种qfn堆叠封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207183260U (zh) | 一种组合封装结构 | |
| CN102237343B (zh) | 用连接片实现连接的半导体封装及其制造方法 | |
| CN103295979A (zh) | 封装结构及其制造方法 | |
| CN109671696A (zh) | 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 | |
| CN209418492U (zh) | 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 | |
| CN103295920B (zh) | 非绝缘型功率模块及其封装工艺 | |
| CN205622982U (zh) | 一种封装图案及印刷电路板 | |
| CN104810462B (zh) | 一种中大功率led驱动芯片的esop8引线框架 | |
| CN102651360B (zh) | 一种可铜线键接的封装体结构及其制作方法 | |
| CN104064612B (zh) | 太阳能供电的ic芯片 | |
| CN206727065U (zh) | 一种用于多组半导体芯片堆叠封装的结构 | |
| CN203871315U (zh) | 电子设备 | |
| CN206864451U (zh) | 一种双面铜箔封装基板的防裂开槽结构 | |
| CN203026496U (zh) | 一种多电源ic芯片封装件 | |
| CN103824784B (zh) | 用连接片实现连接的半导体封装的方法 | |
| CN209583628U (zh) | Mems封装结构及晶圆级mems封装结构 | |
| CN102403281A (zh) | 一种高性能芯片封装结构 | |
| CN206789543U (zh) | 高导热型半导体器件封装结构 | |
| CN104347526B (zh) | 双工器封装结构及制造方法 | |
| CN103915394B (zh) | 半导体封装结构及其制作方法 | |
| CN202025735U (zh) | 新型引线框架结构 | |
| CN207217519U (zh) | 一种封装引线框架 | |
| CN205050832U (zh) | 一种音频功放电路封装 | |
| CN204271072U (zh) | 引线框架封装结构 | |
| CN107579055A (zh) | 一种叠合封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |