CN206727065U - 一种用于多组半导体芯片堆叠封装的结构 - Google Patents

Abstract

本实用新型公开了半导体封装技术领域的一种用于多组半导体芯片堆叠封装的结构，所述基板的底部均匀设置有焊盘，所述基板的顶部左右两侧均设置有导线基板，两组所述导线基板之间从下至上依次设置有第一半导体芯片、第二半导体芯片和第三半导体芯片，通过导线基板、对接焊盘和引脚板的配合设置，可使芯片在焊接过程中实现一对一焊接，并且排列有序，使导线连接工整，看起来不会显得杂乱，同时缩短了连接导线的长度，既节约了材料，减少了成本，又使连接导线之间不易出现线路故障，通过隔板层和密封盖的设置，既可使各个芯片之间连接的更牢固，又可使各个芯片之间能够独立，互不干扰，能够更好的保护半导体芯片不受损伤。

Description

一种用于多组半导体芯片堆叠封装的结构

技术领域

本实用新型涉及半导体封装技术领域，具体为一种用于多组半导体芯片堆叠封装的结构。

背景技术

随着半导体产业的深入发展，摩尔定律受到越来越多的阻碍，要实现摩尔定律所付出的成本越来越高，然而人们对于半导体产品性能的要求却从未停止，目前，通过改变半导体产品封装形式的方向寻求提高产品性能的途径是一个新的方向，三维系统级封装也随之产生，三维堆叠封装可以在更小的空间内集成更多的半导体芯片，然而，传统的三维封装技术导线连接杂乱，并且导线连接较长，为此，我们提出了一种用于多组半导体芯片堆叠封装的结构。

实用新型内容

本实用新型的目的在于提供一种用于多组半导体芯片堆叠封装的结构，以解决上述背景技术中提出的传统的三维封装技术导线连接杂乱，并且导线连接较长的问题。

为实现上述目的，本实用新型提供如下技术方案：一种用于多组半导体芯片堆叠封装的结构，包括基板，所述基板的底部均匀设置有焊盘，所述基板的顶部左右两侧均设置有导线基板，两组所述导线基板之间从下至上依次设置有第一半导体芯片、第二半导体芯片和第三半导体芯片，所述第一半导体芯片与基板之间、第二半导体芯片与第一半导体芯片之间、第三半导体芯片与第二半导体芯片之间均设置有隔板层，所述第一半导体芯片、第二半导体芯片和第三半导体芯片的左右两侧均设置有引脚板，两组所述导线基板的顶部之间连接有密封盖，左侧所述导线基板的右侧与右侧所述导线基板的左侧均匀设置有对接焊盘。

优选的，所述导线基板分别与第一半导体芯片、第二半导体芯片和第三半导体芯片之间均填充有绝缘材料层。

优选的，所述密封盖与导线基板之间通过粘合剂粘接在一起。

优选的，所述隔板层的底部和顶部均设置有橡胶绝缘层。

与现有技术相比，本实用新型的有益效果是：通过导线基板、对接焊盘和引脚板的配合设置，可使芯片在焊接过程中实现一对一焊接，并且排列有序，使导线连接工整，看起来不会显得杂乱，同时缩短了连接导线的长度，既节约了材料，减少了成本，又使连接导线之间不易出现线路故障，通过隔板层和密封盖的设置，既可使各个芯片之间连接的更牢固，又可使各个芯片之间能够独立，互不干扰，能够更好的保护半导体芯片不受损伤。

附图说明

图1为本实用新型结构示意图；

图2为本实用新型隔板层结构示意图。

图中：1基板、2焊盘、3导线基板、4第一半导体芯片、5隔板层、51橡胶绝缘层、6第二半导体芯片、7第三半导体芯片、8引脚板、9密封盖、10对接焊盘。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-2，本实用新型提供一种技术方案：一种用于多组半导体芯片堆叠封装的结构，包括基板1，所述基板1的底部均匀设置有焊盘2，所述基板1的顶部左右两侧均设置有导线基板3，两组所述导线基板3之间从下至上依次设置有第一半导体芯片4、第二半导体芯片6和第三半导体芯片7，所述第一半导体芯片4与基板1之间、第二半导体芯片6与第一半导体芯片4之间、第三半导体芯片7与第二半导体芯片6之间均设置有隔板层5，所述第一半导体芯片4、第二半导体芯片6和第三半导体芯片7的左右两侧均设置有引脚板8，两组所述导线基板3的顶部之间连接有密封盖9，左侧所述导线基板3的右侧与右侧所述导线基板3的左侧均匀设置有对接焊盘10。

其中，所述导线基板3分别与第一半导体芯片4、第二半导体芯片6和第三半导体芯片7之间均填充有绝缘材料层，使芯片在封装好以后的结构更稳定，不易出现漏电或短路的情况发生，所述密封盖9与导线基板3之间通过粘合剂粘接在一起，增加封装效果，使密封盖9不易脱落，所述隔板层5的底部和顶部均设置有橡胶绝缘层51，使芯片叠加时更安全，保护各个芯片的功能正常。

工作原理：通过基板1和焊盘2的设置，可以方便此封装结构与外部其他电路连接，多组引脚板8用于连接第一半导体芯片4、第二半导体芯片6和第三半导体芯片7内的功能元件，将引脚板8与导线基板3上的对接焊盘10用导线对应连接起来，既缩短了连接导线的长度，又使连接导线排列工整，隔板层5既可支撑各个芯片，使各个芯片之间能够独立，又可将各个芯片连接成一个整体，增加牢固性，同时也起到了互相绝缘，防止各个芯片之间出现短路的情况发生，通过密封盖9的设置，可以对芯片进行封装，确保芯片的密封效果，由于导线基板3分别与第一半导体芯片4、第二半导体芯片6和第三半导体芯片7之间均填充有绝缘材料层，可有效的保护芯片在工作过程中的安全性，不易出现线路故障，同时也增加了封装效果，当需要叠加更多的芯片时，可更换较长的导线基板3，并在第三半导体芯片7的顶部根据需求叠加更多的芯片来满足芯片的功能需要。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种用于多组半导体芯片堆叠封装的结构，包括基板（1），其特征在于：所述基板（1）的底部均匀设置有焊盘（2），所述基板（1）的顶部左右两侧均设置有导线基板（3），两组所述导线基板（3）之间从下至上依次设置有第一半导体芯片（4）、第二半导体芯片（6）和第三半导体芯片（7），所述第一半导体芯片（4）与基板（1）之间、第二半导体芯片（6）与第一半导体芯片（4）之间、第三半导体芯片（7）与第二半导体芯片（6）之间均设置有隔板层（5），所述第一半导体芯片（4）、第二半导体芯片（6）和第三半导体芯片（7）的左右两侧均设置有引脚板（8），两组所述导线基板（3）的顶部之间连接有密封盖（9），左侧所述导线基板（3）的右侧与右侧所述导线基板（3）的左侧均匀设置有对接焊盘（10）。

2.根据权利要求1所述的一种用于多组半导体芯片堆叠封装的结构，其特征在于：所述导线基板（3）分别与第一半导体芯片（4）、第二半导体芯片（6）和第三半导体芯片（7）之间均填充有绝缘材料层。

3.根据权利要求1所述的一种用于多组半导体芯片堆叠封装的结构，其特征在于：所述密封盖（9）与导线基板（3）之间通过粘合剂粘接在一起。

4.根据权利要求1所述的一种用于多组半导体芯片堆叠封装的结构，其特征在于：所述隔板层（5）的底部和顶部均设置有橡胶绝缘层（51）。