CN104409437B - 双面bump芯片包封后重布线的封装结构及其制作方法 - Google Patents

双面bump芯片包封后重布线的封装结构及其制作方法 Download PDF

Info

Publication number
CN104409437B
CN104409437B CN201410725126.5A CN201410725126A CN104409437B CN 104409437 B CN104409437 B CN 104409437B CN 201410725126 A CN201410725126 A CN 201410725126A CN 104409437 B CN104409437 B CN 104409437B
Authority
CN
China
Prior art keywords
chip
projection
plastic packaging
substrate
packaging material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410725126.5A
Other languages
English (en)
Other versions
CN104409437A (zh
Inventor
杨志
赵励强
唐悦
王新
缪富军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201410725126.5A priority Critical patent/CN104409437B/zh
Publication of CN104409437A publication Critical patent/CN104409437A/zh
Application granted granted Critical
Publication of CN104409437B publication Critical patent/CN104409437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及一种双面BUMP芯片包封后重布线封装结构及其制作方法，它包括基板（1）和芯片（2），其特征在于在所述芯片（2）上开设多个通孔（3），且在芯片（2）的正面、背面均设置有凸块（4），所述芯片（2）通过正面的凸块（4）焊接于基板（1）正面，在所述芯片（2）以及芯片（2）正面、背面的凸块（4）外围包封有塑封料（5），所述塑封料（5）的正面与芯片（2）背面的凸块（4）顶部齐平，在所述塑封料（5）的正面设置有金属线路层（6），所述金属线路层（6）与芯片（2）背面的凸块（4）相连。本发明提高了顶层芯片装片形式的灵活性，同时降低了产品的高度，缩短了信号传输的路径，从而能提升信号的质量。

Description

双面BUMP芯片包封后重布线的封装结构及其制作方法
技术领域
本发明涉及一种双面BUMP（凸块）芯片包封后重布线的封装结构及其制作方法。属电子封装技术领域。
背景技术
目前电子封装中堆叠的产品主要有三种堆叠方式：
第一种是普通堆叠产品，其结构是在芯片上面直接堆叠芯片，然后进行打线，然后再进行包封如图10；
第二种是直接TSV堆叠的产品，其结构是在做过TSV之后的芯片上面采用FC工艺堆叠芯片如图11；
第三种是使用POP技术在塑封体之上堆叠封装如图12。
上述堆叠产品的方式存在以下不足：
第一种是普通堆叠产品，这种结构对顶层芯片有限制，不仅是芯片尺寸，而且只能采用焊线互联芯片；
第二种是直接TSV堆叠的产品，这种方法的顶层芯片倒装位置不能超出底层芯片的尺寸；
第三种是使用POP技术在塑封体之上堆叠封装如图12，这种方式的堆叠由于有顶层封装的基板，因此package整体尺寸会比较厚。
发明内容
本发明的目的在于克服上述不足，提供一种双面BUMP芯片包封后重布线的封装结构及其制作方法，提高顶层芯片装片形式的灵活性，同时降低产品的高度，缩短了信号传输的路径，从而能提升信号的质量。
本发明的目的是这样实现的：一种双面BUMP芯片包封后重布线封装结构，它包括基板和芯片，在所述芯片上开设多个通孔，且在芯片正面、背面均设置有凸块，所述芯片通过芯片正面的凸块焊接于基板正面，在所述芯片以及芯片正面、背面的凸块外围包封有塑封料，所述塑封料的正面与芯片背面的凸块顶部齐平，在所述塑封料的正面设置有金属线路层，所述金属线路层与芯片背面的凸块相连。
一种双面BUMP芯片包封后重布线封装结构的制作方法，所述方法包括以下步骤：
步骤一、芯片进行硅穿孔加工
在芯片上通过硅穿孔工艺形成通孔；
步骤二、芯片双面长金属凸块
在步骤一的芯片正面的对应焊盘以及芯片背面对应通孔位置上长出金属凸块；
步骤三、芯片贴装到基板；
将步骤二中的芯片通过芯片倒装工艺贴装在基板上，而后进回流炉进行回流；
步骤四、包封；
将步骤三中的基板正面采用塑封料进行塑封，将芯片以及芯片正面、背面的金属凸块包封起来；
步骤五、研磨；
在步骤四完成包封后的产品进行表面研磨露出芯片背面的金属凸块；
步骤六、电镀金属线路层
在完成步骤五之后，对塑封料表面进行金属化处理，制作金属线路层，金属线路层与芯片背面的凸块连接。
与现有技术相比，本发明具有以下有益效果：
1、本发明采用双面BUMP的芯片，包封完成后在塑封体上进行走线，引出用于顶层芯片或元器件贴装的焊盘，从而能将芯片或元器件直接贴装在塑封体之上。
2、相比传统堆叠产品，本发明由于采用重布线技术，因此顶层芯片装片形式将更加灵活，既可以是普通的焊线工艺的芯片，也可以是FC的芯片，或者甚至可以贴装SMT元器件。
3、相比直接TSV堆叠的产品，本发明由于塑封体上可以重新走线，顶层芯片倒装位置可以突破底层芯片尺寸的限制，顶层可以堆叠的芯片尺寸以及I/O位置将更加灵活。
4、相比POP的封装，本发明由于省去了顶层堆叠封装的基板，因此能降低产品的高度。同时，由于信号可以直接通过TSV传输，因此也缩短了信号传输的路径，从而能提升信号的质量。
附图说明
图1为本发明一种双面BUMP芯片包封后重布线的封装结构的结构示意图。
图2为本发明一种双面BUMP芯片包封后重布线的封装结构贴装FC芯片的结构示意图。
图3为本发明一种双面BUMP芯片包封后重布线的封装结构用于多装装片方式混合的结构示意图。
图4~图9为本发明一种双面BUMP芯片包封后重布线的封装结构制作方法的流程图。
图10为采用传统普通堆叠产品的结构示意图。
图11为采用传统直接TSV堆叠产品的结构示意图。
图12为传统使用POP技术在塑封体之上堆叠封装的结构示意图。
其中：
基板1
芯片2
通孔3
凸块4
塑封料5
金属线路层6。
具体实施方式
参见图1，本发明涉及一种双面BUMP芯片包封后重布线封装结构，它包括基板1和芯片2，在所述芯片2上通过硅穿孔（TSV）工艺加工多个通孔3，且在芯片2的正面、背面均设置有金属凸块（BUMP）4，所述芯片2通过正面的凸块4焊接于基板1正面，在所述芯片2以及芯片2正面、背面的凸块4外围包封有塑封料5，所述塑封料5的正面与芯片2背面的凸块4顶部齐平，在所述塑封料5的正面设置有金属线路层6，所述金属线路层6与芯片2背面的凸块4相连。
所述金属线路层6实现了包封后重布线，给后续的芯片以及元器件提供电气连接。
参见图2，在上述封装结构的金属线路层6上贴装FC芯片，然后进行二次包封即可完成，参见图3，多种装片方式混合的应用，可以使用wire bond芯片，然后进行球焊，或者直接贴装SMT元器件，从而实现对芯片以及元器件的保护。
本发明还涉及一种双面BUMP芯片包封后重布线封装结构的制作方法，所述方法包括以下步骤：
步骤一、芯片进行硅穿孔(TSV)加工；
参见图4，使用硅穿孔(TSV)工艺形成通孔，实现将芯片正面的线路引到芯片背面。其中，如果后续用于长BUMP的芯片正面焊盘位置以及芯片背面通孔位置不满足需求，还可以结合RDL(Redistribution Layer)工艺，在芯片正面、背面进行重布线，在需要的位置形成用于长BUMP的焊盘。
步骤二、芯片双面长BUMP；
参见图5，在芯片正面的对应焊盘以及芯片背面对应的通孔位置上，采用溅射、曝光显影、电镀等方式长出BUMP，用于后续工序中芯片和基板之间的电气连接以及芯片和塑封体上的线路层的连接。其中，用于和基板连接的BUMP（底层的BUMP）的结构可以是铜凸块并在该凸块上电镀纯锡或锡银合金等焊料，也可以直接就是由焊料组成的锡球。用于和塑封体上和线路连接的BUMP（顶层的BUMP）的结构可以是纯铜，也可以是其他利于后续和塑封体上线路层连接的金属。
步骤三、芯片贴装到基板；
参见图6，先在基板对应的焊盘上刷一层助焊剂，然后使用倒装工艺将步骤二中的芯片正面贴装在基板上，而后进回流炉进行回流，从而将芯片焊接在基板上，最终实现芯片和基板的电气连接。
在实际应用中，除了基板之外该芯片也可以贴装在金属框架上，芯片焊接的方式也可以采用热压焊的方式进行焊接。
步骤四、包封；
参见图7，将步骤三中的基板正面采用塑封料进行塑封，将芯片以及芯片正面、背面的凸块（BUMP）包封起来，塑封方式可以采用模具灌胶方式、喷涂设备的喷涂方式或是用贴膜方式，所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
步骤五、研磨；
参见图8，在步骤四完成包封后进行表面研磨，目的是要露出芯片正面的凸块（BUMP），维持环氧树脂表面与芯片正面凸块（BUMP）的平整度，以便凸块（BUMP）与后续线路层的连接；
步骤六、电镀金属线路层
参见图9，在完成步骤五之后，在塑封料表面进行金属化处理，制作金属线路层与芯片背面所有凸块（BUMP）的连接，其目的是要为后续芯片以及元器件提供电气连接。

Claims (1)

1.一种双面BUMP芯片包封后重布线封装结构的制作方法，其特征在于所述方法包括以下步骤：
步骤一、芯片进行硅穿孔加工
在芯片上通过硅穿孔工艺形成通孔；
步骤二、芯片双面长凸块
在步骤一的芯片正、背面的对应焊盘上长出凸块；
步骤三、芯片贴装到基板
在基板正面的焊盘上刷一层助焊剂，然后将步骤二中的芯片通过正面的凸块贴装在基板上，而后进回流炉进行回流；
步骤四、包封
将步骤三中的基板正面采用塑封料进行塑封，将芯片以及芯片正面、背面的凸块包封起来；
步骤五、研磨
在步骤四完成包封后进行表面研磨，使塑封料的正面与芯片背面的凸块顶部齐平；
步骤六、电镀金属线路层
在完成步骤五之后，对芯片背面的所有凸块表面进行电镀金属线路层。
CN201410725126.5A 2014-12-04 2014-12-04 双面bump芯片包封后重布线的封装结构及其制作方法 Active CN104409437B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410725126.5A CN104409437B (zh) 2014-12-04 2014-12-04 双面bump芯片包封后重布线的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410725126.5A CN104409437B (zh) 2014-12-04 2014-12-04 双面bump芯片包封后重布线的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN104409437A CN104409437A (zh) 2015-03-11
CN104409437B true CN104409437B (zh) 2017-09-22

Family

ID=52647053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410725126.5A Active CN104409437B (zh) 2014-12-04 2014-12-04 双面bump芯片包封后重布线的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN104409437B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609480B (zh) * 2015-12-24 2018-11-30 合肥矽迈微电子科技有限公司 叠层芯片封装结构
CN106449560A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装结构
CN106449428A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装工艺
CN107644867A (zh) * 2017-09-07 2018-01-30 维沃移动通信有限公司 一种PoP封装件及其制作方法
CN107818958B (zh) * 2017-11-20 2023-10-13 长鑫存储技术有限公司 底部封装结构及制作方法
CN110034096A (zh) * 2019-03-01 2019-07-19 江苏长电科技股份有限公司 一种采用柔性基板和tsv芯片的封装结构及其制作方法
CN110071084A (zh) * 2019-04-11 2019-07-30 广东气派科技有限公司 一种双面焊接封装产品及其组装方法
CN111968968A (zh) * 2020-08-28 2020-11-20 华天科技（西安）有限公司 一种pop封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925722A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 包括嵌入的陶瓷电容器的布线板结构
CN103811356A (zh) * 2012-11-09 2014-05-21 辉达公司 将cpu/gpu/逻辑芯片嵌入堆叠式封装结构的衬底的方法
CN104051354A (zh) * 2013-03-12 2014-09-17 矽品精密工业股份有限公司 半导体封装件及其制法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320719A (zh) * 2008-07-09 2008-12-10 日月光半导体制造股份有限公司 线路载板及其制作方法
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
CN101976652B (zh) * 2010-09-07 2012-08-29 日月光半导体制造股份有限公司 半导体封装结构及其制作工艺
TW201222759A (en) * 2010-11-25 2012-06-01 Ind Tech Res Inst Semiconductor structure and process thereof
KR101697573B1 (ko) * 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
CN202443962U (zh) * 2011-12-27 2012-09-19 日月光半导体制造股份有限公司 晶圆级半导体封装构造
CN102637652B (zh) * 2012-04-27 2015-04-29 日月光半导体制造股份有限公司 半导体封装、应用其的整合式半导体封装与其制造方法
CN204303801U (zh) * 2014-12-04 2015-04-29 江苏长电科技股份有限公司 双面bump芯片包封后重布线的封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925722A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 包括嵌入的陶瓷电容器的布线板结构
CN103811356A (zh) * 2012-11-09 2014-05-21 辉达公司 将cpu/gpu/逻辑芯片嵌入堆叠式封装结构的衬底的方法
CN104051354A (zh) * 2013-03-12 2014-09-17 矽品精密工业股份有限公司 半导体封装件及其制法

Also Published As

Publication number Publication date
CN104409437A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN103579205B (zh) 集成系统和制作该集成系统的方法
CN104229720B (zh) 芯片布置及用于制造芯片布置的方法
CN103119711B (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US10903200B2 (en) Semiconductor device manufacturing method
US8624377B2 (en) Method of stacking flip-chip on wire-bonded chip
TW201227913A (en) Three-dimensional system-in-package package-on-package structure
CN107785325A (zh) 半导体封装及其制造方法
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
CN107104090A (zh) 重新布线层、具有所述重新布线层的封装结构及制备方法
CN208655635U (zh) 堆叠嵌入式封装结构
CN104538376A (zh) 一种带有铜柱的pop封装结构及其制备方法
CN205376514U (zh) 一种三维PoP堆叠封装结构
KR101474189B1 (ko) 집적회로 패키지
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN208608194U (zh) 一种半导体双面封装结构
KR20190136459A (ko) 반도체 다이들을 스택하는 방법 및 반도체 패키지
CN104576608A (zh) 一种膜塑封pop封装结构及其制备方法
TWI651827B (zh) 無基板封裝結構
CN106409702A (zh) 一种多芯片堆叠封装结构及其制作方法
TW201803053A (zh) 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法
CN206758428U (zh) 扇出型晶圆级封装结构
CN104867913A (zh) 多芯片混合集成的三维封装结构及加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant