CN1925722A - 包括嵌入的陶瓷电容器的布线板结构 - Google Patents

包括嵌入的陶瓷电容器的布线板结构 Download PDF

Info

Publication number
CN1925722A
CN1925722A CNA2006101280749A CN200610128074A CN1925722A CN 1925722 A CN1925722 A CN 1925722A CN A2006101280749 A CNA2006101280749 A CN A2006101280749A CN 200610128074 A CN200610128074 A CN 200610128074A CN 1925722 A CN1925722 A CN 1925722A
Authority
CN
China
Prior art keywords
capacitor
ceramic capacitor
size
wiring plate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101280749A
Other languages
English (en)
Other versions
CN1925722B (zh
Inventor
浦岛和浩
由利伸治
佐藤学
大塚淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1925722A publication Critical patent/CN1925722A/zh
Application granted granted Critical
Publication of CN1925722B publication Critical patent/CN1925722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种布线板包括基板内层板、陶瓷电容器和组合层。该基板内层板在其中具有在内层板主表面开口的外壳开口部分。该陶瓷电容器被容纳在该外壳开口部分中并定向，以便该内层板主表面和每个电容器的电容器主表面面对相同的方向。组合层包括在其表面上的各个位置的半导体集成电路元件安装区。在基板内层板中，每个陶瓷电容器分别被布置在对应于每个半导体集成电路元件安装区的区域中。

Description

包括嵌入的陶瓷电容器的布线板结构
技术领域
本发明涉及其中在基板内层板中嵌入陶瓷电容器以及在其上安装半导体集成电路元件的基板内层板的表面上层叠组合(built-up)层的布线板结构。
背景技术
近年来，用于计算机等中的CPU的半导体集成电路元件(IC芯片)在更高的速度下工作，以及与先前相比具有更高级的功能特点。随着这些进展，端子的数目增加和端子间隔易于更小或更窄。一般而言，大量端子被致密地封装在阵列中的IC芯片的底表面上，因此形成的接线端子通过常规的“倒装芯片”连接被连接到母板侧面的接线端子。但是，因为IC芯片侧面的接线端子和母板侧面的接线端子之间有大的间距差，直接将IC芯片连接到母板是困难的。因此，通常采用的连接方法是其中产生由IC芯片构成的封装，然后安装在母板上的方法，该IC芯片被安装在用于安装IC芯片的布线板上。构成这类封装的这种布线板的例子包括其中在由聚合物材料构成的内层板基板中嵌入陶瓷芯片的布线板，以便形成内层板部分，以及在内层板部分的顶表面和背表面上都形成组合层(例如，参见日本专利申请特开(kokai)号2005-39243)。
最近，与仅仅包括一个微处理器的封装相比能提供更高性能的系统的强烈需求增加。这种系统的一个例子是包括多个微处理器的封装。这类封装包括能够执行多个线程(任务)、一个微处理器结构不能执行的事务的多微处理器结构，导致提高整个系统的处理能力。此外，与一个微处理器结构相比较，多微处理器结构具有提高的的抗故障性。
当实现具有多个微处理器结构的封装时，例如，对应于上述-确定的参考文献中公开封装的布线板的陶瓷电容器尺寸被扩大，以及微处理器被安装在扩大的陶瓷电容器的容纳区内的多个位置处。但是，利用该结构，在用于形成导体部分如穿通孔和导电图形的基板内层板中减少可用的区域。因此，用于电连接内层板部分的顶表面和背表面的导体部分的布线存在困难，因而布线板的总体尺寸不可能被减少，这一点是需要的。
此外，当用于微处理器的多个供电系统的需要可以由共享的供电系统满足时，根据上述参考文献的布线板可以被用作具有多微处理器结构的封装的零件。但是，当供电系统不能是共享系统时，因此需要为每个微处理器建立供电系统，以及即使布线板被用作整个封装的零件，每个微处理器也不能完全工作。因此，不能完全实现多微处理器结构的优点。
在这类封装中，因为微处理器的卡值也增加，使微处理器和布线板的热膨胀系数匹配是非常重要的。在这方面，当微处理器和布线板的热膨胀系数不相配时，将有显著的热应力施加于相应的微处理器，以及在微处理器中可能发生断裂和有故障的连接。因此，必须采用可以减小这种热应力影响的结构。
发明内容
根据其重要的方面，本发明解决上述问题，以及在这方面，本发明的一个目的是提供一种能够完全带来结构优点的布线板，其中在布线板上安装多个半导体集成电路元件，以及提供一种尺寸也被减小和相对于成本、性能和可靠性提供重要的优点的布线板。
根据解决上述问题的一种方法，提供一布线板，包括：包括内层板主表面和内层板背表面的基板内层板；多个陶瓷电容器，每个包括电容器主表面和包括交替地层叠的结构，其中第一内部电极层和第二内部电极层在其间夹入陶瓷介质层，所述陶瓷电容器被嵌入所述基板内层板并被定向，以致所述内层板主表面和所述电容器主表面在公共方向上面对；以及具有层叠结构的组合层，其中在所述内层板主表面和所述电容器主表面上交替地层叠至少一个层间绝缘层和至少一个导体层，该组合层在所述组合层表面上的不同位置处包括多个半导体集成电路元件安装区，以及所述多个陶瓷电容器被布置在对应于所述多个半导体集成电路元件安装区的所述基板内层板的区域中。
根据该实施例的布线板，在组合层中提供其上可以安装半导体集成电路元件的多个半导体集成电路元件安装区，在基板内层板中，在对应于多个半导体集成电路元件安装区的区域中分别布置多个陶瓷电容器。优选，在相邻陶瓷电容器之间的区域中形成导体部分，如穿通孔导体或导体图形等等。结果，即使采用用于安装多个半导体集成电路元件而提供的结构，为了在基板内层板的顶表面和背表面之间建立电连接提供导体层，没有布线板的总体尺寸的任何放大。
此外，即使用于多个半导体集成电路元件的供电系统不能被共享，每个半导体集成电路元件需要单个供电系统，每个半导体集成电路元件也可以完全地工作，因为多个陶瓷电容器分别电连接到半导体集成电路元件安装区。因此，在采用用于安装多个半导体集成电路元件的结构中，可以完全实现这种结构的优点。
此外，根据该结构，在各个陶瓷电容器上支撑每个半导体集成电路元件。因此，与其中在一个大的陶瓷电容器上支撑所有半导体集成电路元件的普通结构相比，热应力的影响被减小，因为热膨胀系数可以容易与半导体集成电路元件匹配。因此，可以防止由于高热量应力等级而导致的半导体集成电路元件的断裂和有故障连接。
如上所述，在基板内层板中，在对应于多个半导体集成电路元件安装区的区域中分别布置多个陶瓷电容器。这里使用的措词“对应于多个半导体集成电路元件安装区的区域”意味着存在和对应于多个半导体集成电路元件安装区的内部区域。更具体地，每个陶瓷电容器被分别布置在基本上直接位于相应半导体集成电路元件安装区下面的基板内层板的内部区域中。以此方式布置的每个陶瓷电容器被布置为部分或整个陶瓷电容器可以重叠半导体集成电路元件安装区，当在电容器的厚度方向上观察时。此外，在选择在电容器的厚度方向上观察的每个陶瓷电容器的尺寸和每个半导体集成电路元件安装区的尺寸之间数量的相关性中，设计者有一定的慎重。但是，优选前者尺寸等于或大于后者尺寸。
此外，在此使用的“半导体集成电路元件”大体上意味着用作计算机的微处理器等等的半导体集成电路元件。半导体集成电路元件，例如，被倒装连接到半导体集成电路元件安装区。注意“半导体集成电路元件安装区”主要意味着在组合层的表面上布置焊盘接线端子的区域。可以提供两个以上的半导体集成电路元件安装区(即，对应于半导体集成电路元件的数目)。
上述布线板的基板内层板是布线板中的内层板的一部分，以及，在一个优选实施例中，具有板形或具有内层板主表面和与内层板主表面相对的内层板背表面的形状。基板内层板可以包括用于容纳陶瓷电容器的一个或多个外壳开口部分。该外壳开口部分可以是仅仅在内层板主表面开口的“非穿通孔”，或可以是在内层板主表面和内层板背表面都开口的穿通孔。
尽管用于形成基板内层板的材料不局限于下面的材料，但是优选基板内层板主要由聚合物材料构成。形成基板内层板适合的聚合物材料的例子包括EP树脂(环氧树脂)、PI树脂(聚酰亚胺树脂)、BT树脂(双马来酰亚胺三嗪树脂)、PPE树脂(聚苯醚树脂)等。此外，由这些树脂和有机纤维如玻璃纤维(玻璃纤维布和非玻璃纤维布)或聚酰胺纤维构成的复合材料也可以被采用。
上述布线板的陶瓷电容器包括电容器主表面和层叠结构，在该层叠结构中，通过在其间夹入陶瓷介质层交替地层叠第一内部电极层和第二内部电极层。优选，陶瓷电容器包括电容器主表面和位于电容器主表面的相对侧面上的电容器背表面。这种陶瓷电容器可以包括形成的电容器，以便在基板(即，除了陶瓷基板之外的基板)上层叠由陶瓷材料构成的薄膜层。在内层板主表面和电容器主表面面对相同方向的取向中，在基板内层板中嵌入陶瓷电容器。在此使用的术语“嵌入”覆盖其中在基板内层板的外壳开口部分中容纳至少部分陶瓷电容器的条件和其中在基板内层板的外壳开口部分中容纳整个陶瓷电容器的条件。此外，陶瓷电容器优选被填料固定，填料由例如，聚合物材料组成，以便陶瓷电容器被嵌入基板内层板中。
尽管可以提供两个或更多陶瓷电容器，但是优选提供与半导体集成电路元件安装区的数目相同的电容器数目。利用该结构，所有陶瓷电容器可以被电连接到所有半导体集成电路元件安装区。此外，适合的陶瓷电容器的例子包括通孔阵列型的陶瓷电容器。这类陶瓷电容器包括电连接所述第一内部电极层、用于电源供给的多个通孔导体和电连接第二内部电极层、用于接地的多个通孔导体。用于电源供给的多个通孔导体和用于接地的多个通孔导体优选用整体阵列形状布置。在采用该结构的情况下，可以实现陶瓷电容器的尺寸减少，导致布线板的总体尺寸减少。此外，尽管布线板有紧凑尺寸，但是可以较容易地保证高电容量，由此产生更稳定的电源。
注意当该基板内层板具有其中在内层板主表面开口的多个外壳开口部分时，优选在内层板主表面和电容器主表面在相同方向上面对的取向上，在每个外壳开口部分中容纳陶瓷电容器。利用该结构，容易提供用于在相邻外壳开口部分之间形成的区域中形成导体部分如穿通孔导体或导体图形的区域。结果，即使采用提供用于安装多个半导体集成电路元件的结构，用于电连接基板内层板的顶表面和背表面的导体层的布线被简化。在这方面，基板内层板可以包括在相邻外壳开口部分之间形成的区域中用于电连接内层板主表面和内层板背表面的上述导体部分。
另一方面，当基板内层板在其中仅仅包括在内层板主表面开口的一个外壳开口部分时，优选在其中内层板主表面和电容器主表面在同一方向上面对的取向上，在外壳开口部分中容纳多个陶瓷电容器。利用该结构，比较容易形成基板内层板，因为当所有陶瓷电容器将被容纳时，不必形成与陶瓷电容器相同数目的外壳开口部分，因此简化布线板的形成。注意到基板内层板在相邻陶瓷电容器之间形成的区域中可以包括用于电连接内层板主表面和内层板背表面的上述导体部分。在此情况下，相邻陶瓷电容器之间形成的区域被填料填充，以及在该填料中形成导体部分，该导体部分可以是穿通孔导体或导体图形。该填料优选由具有绝缘性能的树脂材料构成。
如上所指出的上述导体部分可以是穿通孔导体或导电图形，优选被电连接到例如布线板中的用于信号的导体层即，与接地层或电源层相对的信号层。在此情况下，在布线板上设计布线中提供改进的设计灵活性。另外，导体部分，如穿通孔导体或导电图形，优选被电连接到，例如，用于地线的导体层。根据该结构，因为可以获得增加的屏蔽效果，陶瓷电容器之间的干扰可以被减小或防止，以及由干扰引起的噪声可以被减小。当导体部分是穿通孔导体时，优选按行布置多个穿通孔导体，以便可以实现更大的屏蔽。此外，导体部分可以是伪导体层，既不电连接到用于信号的导体层，也不电连接到用于电源的导体层或用于地线的导体层。
优选采用高温-烘烤陶瓷的烧结体，如氧化铝、氮化铝、氮化硼、碳化硅和氮化硅作为陶瓷介质层。此外，优选采用低温-烘烤陶瓷的烧结体，如以无机陶瓷填料如氧化铝被加到硼硅酸系玻璃或硼硅酸铅系玻璃的这种方法形成的玻璃-陶瓷，作为陶瓷介质层。在此情况下，根据特定的应用，还优选采用电介质陶瓷的烧结体如钛酸钡、钛酸铅和钛酸锶。当采用电介质陶瓷的烧结体时，可以预想具有大的静电电容的陶瓷电容器。
尽管用于形成第一内部电极层和第二内部电极层的材料未特别局限于以下材料，但是可以与陶瓷同时烧结的金属如镍、钼、钨、钛等等是适合的。此外，当采用低温-烘烤陶瓷的烧结体用作陶瓷介质层时，可以采用铜、银等等作为用于形成第一内部电极层和第二内部电极层的材料。
陶瓷电容器可以包括由与构成第一内部电极层和所述第二内部电极层的材料相比具有高阻抗值的材料构成的电阻元件。利用该结构，例如，在相同的陶瓷电容器内可以建立各种电势，由此便于引入高级特征到布线板中。当在陶瓷电容器中不形成电阻元件时，电阻元件必须被设置在与基板内层板中的陶瓷电容器分开的位置，或设置在组合层侧面，以及这使之更难以形成电阻元件。此外，用于形成电阻元件的材料可以是与第一内部电极层和第二内部电极层相比具有高阻抗值的导电材料。这种材料的例子包括金属材料、陶瓷材料等等。
构成布线板的组合层优选具有层叠结构，其中交替地层叠包括主要是聚合物材料的层间绝缘层和导体层。尽管可以仅仅在内层板主表面和电容器主表面上形成组合层(第一组合层)，但是可以在内层板背表面和电容器背表面形成第二组合层，该第二组合层具有交替地层叠层间绝缘层和导体层的类似层叠结构。利用该结构，不仅可以在第一组合层中形成电路，而且可以在第二组合层中形成，由此便于引入更多高级特征到布线板中。
注意到在内层板主表面和电容器主表面上形成的组合层(第一组合层)包括在组合层表面中的各个不同位置中的多个半导体集成电路元件安装区。由于半导体元件可以被安装在这种半导体集成电路元件安装区上，因此与在基板内层板上形成半导体集成电路元件安装区的情况相比较，相对于半导体集成电路元件的热膨胀系数差异可以被减小。因此，该结构允许减小施加于半导体集成电路元件的热应力的影响。
此外，半导体集成电路元件安装区的尺寸优选等于或小于相应陶瓷电容器的电容器主表面的相应尺寸。半导体集成电路元件安装区优选位于相应陶瓷电容器的电容器主表面内，当在陶瓷电容器的厚度方向上观察时。利用该结构，由于半导体集成电路元件安装区位于直接在陶瓷电容器之上的区域，半导体集成电路元件安装区上安装的半导体集成电路元件被具有高刚性和小热膨胀系数的陶瓷电容器支撑。因此，在半导体集成电路元件安装区中组合层不可能变形，以及由此能稳定地支撑半导体集成电路元件安装区上安装的半导体集成电路元件。
如上所述，半导体集成电路元件安装区的尺寸优选小于相应陶瓷电容器的电容器主表面。优选，半导体集成电路元件安装区的尺寸是电容器主表面尺寸的90％以下，最优选在约50％和90％之间。当半导体集成电路元件安装区的尺寸是90％以下时，半导体集成电路元件可以被容易地和稳定地支撑。此外，当半导体集成电路元件安装区的尺寸是50％以上时，半导体集成电路元件安装区的尺寸将不太小。
此外，在其优选实施例的详细描述中将阐述或由其优选实施例的详细描述将明白本发明的更多的特点和优点。
附图说明
图1示出了根据本发明第一实施例的布线板的示意性剖面图；
图2是陶瓷电容器的示意性剖面图；
图3示出了陶瓷电容器的内层中的连接的示意性横向剖面图；
图4是类似于图3的视图，也示出了陶瓷电容器的内层中的连接；
图5描绘了说明布线板的制造方法中使用的侧视图；
图6是说明布线板的制造方法中使用的剖面图；
图7是说明布线板的制造方法中使用的更多剖面图；
图8示出了根据本发明第二实施例的陶瓷电容器的剖面图；
图9示出了根据另一实施例的陶瓷电容器的示意性剖面图；
图10是部分放弃的陶瓷电容器的示意性平面图，示出了根据另一实施例的电阻附近的区域；
图11是部分放弃的陶瓷电容器的示意性剖面图，示出了电阻附近的区域；
图12是部分放弃的陶瓷电容器的示意性剖面图，示出了电阻附近的区域；
图13示出了根据另一实施例的布线板的示意性剖面图；以及
图14是部分放弃的陶瓷电容器的示意性平面图，示出了根据另一实施例的电容器部分附近的区域。
具体实施方式
下面将参考附图详细描述用于进行本发明的布线板的第一实施例。
如图1所示，根据第一实施例的布线板10是用于安装IC芯片的布线板，包括：由玻璃环氧树脂构成和通常为矩形形状的基板内层板11；形成在基板内层板11的上表面12(也称为内层板主表面)上的第一组合层31(称为组合层)；以及形成在基板内层板11的下表面13(内层板背表面)上的第二组合层32。在基板内层板11中的多个位置的每一个中形成穿通孔导体16。每个穿通孔16在基板内层板11的上表面12和下表面13之间提供电连接。此外，每个穿通孔导体16的内部用例如栓塞体17如环氧树脂填充。此外，在基板内层板11的上表面12和下表面13上用图形形成由铜构成的导体层41，以便每个导体层41可以被电连接到穿通孔导体16。
形成在基板内层板11的上表面12上的第一组合层31具有层叠结构，其中交替地层叠由环氧树脂构成的树脂绝缘层33，35(以下每个称为层间绝缘层)和由铜构成的导体层。在该实施例中，第一组合层31的热膨胀系数优选约为30-40ppm/℃，以及更优选约35ppm/℃。第一组合层31的热膨胀系数被定义为30℃和玻璃-转变温度(Tg)之间的测量值的平均值。
形成在树脂绝缘层33的表面上并用作第一层的部分导体层42被电连接到关联的穿通孔导体16的上端。在第二树脂绝缘层35的表面上的多个位置处用阵列形式形成端子焊盘44。此外，树脂绝缘层35的表面几乎完全被抗焊剂层37覆盖。
在抗焊剂层37的预定位置处形成露出端子焊盘44的开口46。在关联的端子焊盘44的表面上分别布置多个焊料凸块45。每个焊料凸块45分别被电连接到IC芯片21，22(半导体集成电路元件)的平面连接端子22。根据该实施例的IC芯片20，21具有矩形板状形状，并由具有约3.5ppm/℃的热膨胀系数的硅构成。
此外，在第一组合层31中，每个端子焊盘44和每个焊料凸块45位于直接在各个陶瓷电容器100，101之上的区域内。每个区域用作IC芯片安装区，通常表示23和24(也称为半导体集成电路元件安装区)。在第一组合层31的顶表面上的两个分开的位置中形成IC芯片安装区23，24。此外，树脂绝缘层33，35每个分别包括通孔导体43，47。这些通孔导体43，47中大多数被布置在公共轴上，以及导体层41，42和端子焊盘44通过导体43，47电连接。
如图1所示，在基板内层板11的下表面13上形成的第二组合层32，具有与第一组合层31几乎相同的结构。在这方面，第二组合层32具有约30-40ppm/℃的热膨胀系数以及具有层叠结构，在该层叠结构中交替地层叠由环氧树脂构成的树脂绝缘层34，36(以下称为层间绝缘层)和导体层42。
形成在树脂绝缘层34的下表面上并用作第一层的部分导体层42被电连接到关联的穿通孔导体16的下端。在第二树脂绝缘层36的下表面上的多个位置处，用网格图形形成通过通孔导体43电连接到导体层42的BGA焊盘48。此外，用抗焊剂层38几乎完全覆盖树脂绝缘层的下表面。在抗焊剂层38的预定位置中形成露出BGA焊盘48的开口40。在BGA焊盘48的表面上分别布置用于提供电连接到母板(未图示)的多个焊料凸块49。在母板(未图示)上通过每个焊料凸块49安装布线板10。
在平面方向(XY方向)上，基板内层板11的热膨胀系数约为10-15ppm/℃。基板内层板11的热膨胀系数被定义为30℃和玻璃-转变温度(Tg)之间的测量值的平均值。基板内层板11具有矩形形状的外壳开口部分90，当在平面图中观察时该开口部分90是矩形，以及在上表面12和下表面13的每个中心部分开口。换句话说，该实施例中的外壳开口部分90是穿通孔部分。
在外壳开口部分90中容纳一对陶瓷电容器100，101，例如，如图2至4所示，以便被嵌入其中。此外，陶瓷电容器100，101被互相贴紧容纳并被定向，以便每个表面的上表面102(电容器主表面)在与基板内层板的上表面12相同的方向中。
根据该实施例的陶瓷电容器100，101具有矩形板形状，具有12.0mm(垂直)×12.0mm(横向)×0.8mm(厚度)的尺寸。此外，陶瓷电容器100，101的厚度优选在约0.2mm和1.0mm之间。当其厚度约小于0.2mm时，陶瓷电容器100，101不能减小在IC芯片安装区23，24上安装IC芯片20，21时所产生的应力，且因此不有效地用作支撑件。另一方面，当陶瓷电容器的厚度大于约1.0mm时，布线板10的厚度太大。更优选，陶瓷电容器100，101的厚度在约0.4mm和0.8mm之间。
在基板内层板11中，陶瓷电容器100被布置在直接在IC芯片安装区23下面的区域中，以及陶瓷电容器101被布置在直接在IC芯片安装区24下面的区域中。IC芯片安装区23的尺寸(也称为形成IC芯片20的平面连接端子22的表面区域)小于相应陶瓷电容器100的上表面区域102。类似地，IC芯片安装区24的尺寸(也称为形成IC芯片21的平面连接端子22的表面区域)也小于相应陶瓷电容器101的上表面区域102。当在陶瓷电容器100，101的厚度方向上观察时，在相应陶瓷电容器100的上表面102内包围IC芯片安装区23，以及在相应陶瓷电容器101的上表面102内包围IC芯片安装区24。
如图1所示，用填料92填充外壳开口部分90的内表面和陶瓷电容器100，101的侧面106之间形成的间隙。填料92优选由聚合物材料(在该实施例中，热固性树脂，如环氧树脂)构成。填料92将每个陶瓷电容器100，101固定到基板内层板11，以及起吸收陶瓷电容器100，101和基板内层板11的平面方向、厚度方向中的形变的作用，由于其自己的弹性形变。此外，每个陶瓷电容器100，101具有在平面图中观察的时通常为正方形形状以及包括在其四个拐角的每一个处具有C 0.6的渐变部分。因此，当填料92由于温度变化变形时，应力容易在每个陶瓷电容器100的拐角集中，由此防止填料92的断裂。
如图1-4所示，根据该实施例的每个陶瓷电容器100，101是所谓的“通孔阵列型陶瓷电容器”。包括陶瓷电容器100，101的陶瓷烧结体104优选具有等于IC芯片20，21和组合层31，32的热膨胀系数的平均值的热膨胀系数。更优选，该值接近IC芯片20，21的热膨胀系数。在该实施例中，陶瓷烧结体104的热膨胀系数优选约8-12ppm/℃，以及更优选约9.5ppm/℃。陶瓷烧结体104的热膨胀系数被定义为30℃和250度℃之间的测量值的平均值。
陶瓷烧结体104是具有上表面102和下表面103(电容器背表面)的板状部件。此外，在陶瓷烧结体的上表面102上形成构成第一组合层31的树脂绝缘层33，以及在陶瓷烧结体104的下表面103上形成构成第二组合层32的树脂绝缘层34。陶瓷烧结体104具有层叠结构，在该层叠结构中通过在其间夹入陶瓷介质层105交替地层叠第一内部电极层141和第二内部电极层142。陶瓷介质层105由钛酸钡的烧结体构成，钛酸钡是大量适合的高介电常数陶瓷之一，并用作第一内部电极层141和第二内部电极层142之间的介质(绝缘体)。第一内部电极层141和第二内部电极层142主要由镍构成并交替地布置在陶瓷烧结体104中。
如图2-4所示，在陶瓷电容器100的陶瓷烧结体104中形成多个通孔130。这些通孔130在厚度方向上贯穿陶瓷烧结体104并用网格图形(阵列形状)布置在整个表面之上。在每个通孔130中，形成主要由镍构成的多个通孔导体131，132，以便在陶瓷烧结体104的上表面102和下表面103之间连通。用于供电连接的每个第一通孔导体贯穿每个第一内部电极层141，以便第一内部电极层141可以被互相电连接。用于接地连接的每个第一通孔导体132贯穿每个第二内部电极层142，以便第二内部电极层142可以被互相电连接。用于供电的每个第一通孔导体131和用于接地的每个第一通孔导体用总体阵列形状布置。注意到，尽管用于说明性的目的，通孔导体131，132的阵列被显示为按行是3×3阵列(或按行是5×5阵列)，实际阵列具有更多行。
如图2-4所示，在陶瓷电容器100的陶瓷烧结体104的上表面102上形成用于供电的多个第一电极端子111和用于接地的多个第一电极端子112，以便从上表面突出。此外，在陶瓷电容器100的陶瓷烧结体104的下表面103上形成用于供电的多个第一电极端子121和用于接地的多个第一电极端子122，以便从下表面突出。
在上表面侧面布置的电极端子111，112被电连接到通孔导体47。另一方面，布置在下表面侧面的电极端子121，122通过通孔导体47、导体层42、通孔导体43、BGA焊盘48和焊料凸块49电连接到母板(未图示)的电极(端子)。
此外，电极端子111，112的底表面的通常位于中心的部分被直接连接到通孔导体131，132的端面，在上表面侧面处。电极端子121，122的底表面的通常位于中心的部分被直接连接到通孔导体131，132的端面，在下表面侧面处。因此，用于供电的电极端子111，121被电连接到用于供电的第一通孔导体131与第一内部电极层141，以及用于接地的电极端子112，122分别被电连接到用于接地的第一通孔导体132和第二内部电极层142。
类似地，在陶瓷电容器101的陶瓷烧结体104中形成多个通孔130，如图2-4所示。主要由镍构成的多个通孔导体133，134形成在每个通孔130的内部，以便在陶瓷烧结体104的上表面102和下表面103之间连通。
用于供电的每个第二通孔导体133贯穿每个第一内部电极层141，以便第一内部电极层141可以互相电连接。用于接地连接的每个第二通孔导体134贯穿每个第二内部电极层142，以便第二内部电极层142可以被互相电连接。用于供电的每个第二通孔导体133和用于接地的每个第二通孔导体134被布置在整个阵列中。注意到，尽管用于说明性的目的，通孔导体133，134的阵列被显示为3×3阵列，(或5×5阵列)，实际上，实际阵列具有更多行。
在陶瓷电容器101的陶瓷烧结体104的上表面102上形成用于供电的多个第二电极端子113和用于接地的多个第二电极端子114，以便从上表面突出。此外，在陶瓷电容器101的陶瓷烧结体104的下表面103上形成用于供电的多个第二电极端子123和用于接地的多个第二电极端子124，以便从下表面突出。
在上表面侧面布置的电极端子113，114被电连接到通孔导体47。另一方面，布置在下表面侧面的电极端子123，124通过通孔导体47、导体层42、通孔导体43、BGA焊盘48和焊料凸块49电连接到母板(未图示)的电极(端子)。
此外，电极端子113，114的底表面的通常位于中心的部分被直接连接到通孔导体133，134的端面，在上表面侧面处。电极端子123，124的底表面的通常位于中心的部分被直接连接到通孔导体133，134的端面，在下表面侧面处。因此，用于供电的电极端子113，123被电连接到用于供电的第一通孔导体133和第一内部电极层141，以及用于接地的电极端子114，124分别被电连接到用于接地的第一通孔导体134和第二内部电极层142。
电极端子111，112，113，114主要由镍构成，以及用镀铜层(未图示)完全覆盖其表面。类似地，电极端子121，122，123，124主要由镍构成，以及其表面覆有镀铜层(未图示)。在该实施例中，电极端子111-114，121-124的直径约为500μm，以及电极端子之间的最小节距约为580μm。
当电压从母板侧面通过电极端子121，122(或电极端子123，124)施加到第一内部电极层141和第二内部电极层142时，在例如，第一内部电极层141中将产生正电荷，以及在例如，第二内部电极层142中将产生负电荷。结果，陶瓷电容器100，101都用作电容器。而且，在陶瓷电容器100中，用于供电的第一通孔131和用于接地的第一通孔导体132被交替邻近布置，以便流过用于供电的第一通孔导体131和用于接地的第一通孔导体132的电流方向可以相互反向。类似地，在陶瓷电容器101中，用于供电的第二通孔133和用于接地的第二通孔导体134被交替邻近布置，以便流过用于供电的第二通孔导体133和用于接地的第二通孔导体134的电流方向可以相互反向。结果，实现电感减小。
此外，用于供电的每个第一通孔导体131的一部分通过由用于供电的第一电极端子111形成的第一供电导电路径电连接到IC芯片20的平面连接端子22、通孔导体47、导体层42、通孔导体43、端子焊盘44以及焊料凸块45。类似地，用于接地的第一通孔导体132的一部分通过由用于接地的第一电极端子112形成的第一接地导电路径电连接到IC芯片20的平面连接端子22、通孔导体47、导体层42、通孔导体43、端子焊盘44以及焊料凸块45。由此，提供从陶瓷电容器100至IC芯片20的供电连接。
类似地，用于供电的每个第二通孔导体133的一部分通过由用于供电的第二电极端子113形成的第二供电导电路径电连接到IC芯片21的平面连接端子22、通孔导体47、导体层42、通孔导体43、端子焊盘44以及焊料凸块45。用于接地的第二通孔导体134的一部分通过由用于接地的第二电极端子114形成的第二接地导电路径电连接到IC芯片21的平面连接端子22、通孔导体47、导体层42、通孔导体43、端子焊盘44以及焊料凸块45。由此，提供从陶瓷电容器101至IC芯片21的供电连接。
因此，在根据该实施例的布线板10中，IC芯片20，21每个具有单个供电系统。因此，每个陶瓷电容器100，101不仅物理上独立，而且也与其他电容器电独立。
接下来，将描述用于制造根据第一实施例的布线板的方法。在准备步骤中，通过使用通常已知的方法，预先分别制造基板内层板11和陶瓷电容器100，101。
基板内层板11如下制造。首先，制备敷铜叠层板，其中在具有400mm(长度)×400mm(宽度)×0.8mm(厚度)尺寸的基板表面上层叠铜箔。通常，基板的厚度优选是0.2mm以上至1.0mm以下。接下来，使用钻孔机对敷铜叠层执行钻孔操作，以在预定位置预先形成穿通孔，该穿通孔用作外壳开口部分90(参考图5)。用作外壳开口部分90的穿通孔具有通常为矩形形状的截面，在四个拐角处有14.0mm(纵向)×30.0mm(交叉)和1.5mm半径R的尺寸。然后，在敷铜叠层板的表面上层叠的铜箔被刻蚀，以通过相减法形成导体层41的图形。更具体地说，在执行无电镀铜之后，在其处应用电解铜电镀，采用无电镀铜层作为公共电极。接着，在因此电镀的表面上层叠干膜并经受曝光和显影操作，以由此形成预定图形。在该工序中，通过刻蚀除去电解铜电镀层、无电镀铜层以及铜箔的任意不必要的部分。然后，剥落干膜，以完成基板内层板11。
陶瓷电容器100，101优选如下制造。制造由陶瓷构成的陶瓷生薄片，然后在生薄片上筛网印刷用于内部电极层的镍糊剂，并干燥，以此方式，形成用作第一内部电极层141的第一内部电极部分和用作第二内部电极层142的第二内部电极部分。接下来，交替地层叠其中形成第一内部电极部分的生薄片和形成第二内部电极部分的生薄片并在叠层的方向按压，由此集成生薄片。结果，形成生薄片层叠体。
然后使用激光加工机器在生薄片层叠体中形成多个通孔130，以及使用压配填充设备(未图示)在每个通孔130中填充用于通孔导体的镍糊剂。接下来，在生薄片层叠体的上表面上印刷糊剂，以形成用于供电的第一电极端子111和用于接地的第一电极端子112(或用于供电的第二电极端子113和用于接地的第二电极端子114)以便覆盖生薄片层叠体的上侧面的每个导体部分的上端面。此外，在生薄片层叠体的下表面上印刷糊剂，以形成用于供电的第一电极端子121和用于接地的第一电极端子122(或用于供电的第二电极端子123和用于接地的第二电极端子124)，以便覆盖生薄片层叠体的下侧面的每个导体部分的下端面。
接着，干燥生薄片层叠体，以便表面端子部分可以被固化到一定程度。接下来，生薄片层叠体在预定温度下被脱脂和经受烘烤预定时间。结果，糊剂中包含的钛酸钡和镍被同时烧结，由此形成陶瓷烧结1本104。
接下来，无电镀铜(约10厚度)被应用于陶瓷烧结体104中包括的每个电极端子111，112，121，122(或每个电极端子113，114，123，124)。结果，在每个电极端子111，112，121，122(或每个电极端子113，114，123，124)上形成镀铜层，由此完成陶瓷电容器100(或陶瓷电容器101)。此外，代替应用无电镀铜，可以应用电解铜电镀。
在随后的固定步骤中，使用安装装置(如由Yamaha Motor Co.，Ltd制成)，在外壳开口部分90中容纳形成陶瓷电容器100，101的两个零件或部件(参考图6)。此时，采用粘合带152密封外壳开口部分90的下表面侧开口，粘合带152可以被剥落。粘合带152由支撑板151支撑。每个陶瓷电容器100，101被粘贴，即粘附到，将被临时地固定在其处的粘合带152的粘合剂表面153上。
在该状态下，使用适合的分配器装置(如由Asymtek制成)，用由热固性树脂(例如，由NamixCo.，Ltd制成的底填充材料)构成的填料92填充外壳开口部分90的内表面和陶瓷电容器100，101的侧面106之间的间隙和相邻陶瓷电容器100之间的区域。然后，使用热处理硬化填料92，以将陶瓷电容器100，101固定到外壳开口部分90。此时粘合带152被剥离。
接着，进行组合层形成步骤。在组合层形成步骤中，使用常规的已知方法，在上表面12和上表面102上形成第一组合层31，以及在下表面13和下表面103上形成第二组合层32。结果，完成由基板内层板11和组合层31，32构成的布线板10。更具体地说，在上表面12和上表面102上层叠光敏环氧树脂的同时，在下表面13和下表面103上也层叠该光敏环氧树脂。然后，在因此形成的上下表面上执行曝光和显影操作，以分别制造第一层的树脂绝缘层33，34。树脂绝缘层33，34每个包括在形成通孔导体47的位置中的封闭通孔。此外，使用YAG激光器或二氧化碳激光器执行处理，以形成贯穿基板内层板11和树脂绝缘层33，34的穿通孔。然后，根据常规已知的方法，通过执行无电镀铜和电解铜电镀形成穿通孔导体16之后，在穿通孔导体16中填充栓塞体17。接着，根据常规已知的方法(例如，半添加法)执行电解铜电镀，以便在封闭通孔的内部形成通孔导体47，以及在用作第一层的树脂绝缘层33，34上形成用作第二层的导体层42。
接下来，在用作第一层的树脂绝缘层33，34上层叠光敏环氧树脂，并执行曝光和显影操作，以形成第二层的树脂绝缘层35，36，该树脂绝缘层35，36在形成通孔导体43的位置处具有封闭通孔。然后，根据常规已知的方法应用电解铜电镀，以便在封闭通孔的内部形成通孔导体43，以及在用作第二层的树脂绝缘层35上形成端子焊盘44以及在用作第二层的树脂绝缘层36上形成用于BGA的焊盘48。
接着，通过涂敷光敏的环氧树脂并提供其固化，在用作第二层的树脂绝缘层35，36上分别形成抗焊剂层37，38。接下来，执行曝光和显影操作，以便提供预定的掩模，以在抗焊剂层37，38上图形印刷开口40，46。此外，在端子焊盘44上形成焊料凸块45，以及在用于BGA的焊盘48上形成焊料凸块49。这些完成由基板内层板11和组合层31，32构成的布线板10。
根据该实施例，可以实现以下效果和优点。
在根据该实施例的布线板10中，在组合层31中和在基板内层板11中提供用于IC芯片安装区23，24的两个位置，在对应于IC芯片安装区23，24的每个区域中分别布置陶瓷电容器100，101的两个零件。因此，例如，在陶瓷电容器100，101之间形成的区域中可以形成导体，如穿通孔导体16B(参考图9)，由此导致布线板10的内部区域的有效率和有效的使用。此外，即使在安装IC芯片20，21的两个零件的地点布线板10具有所谓的“多微处理器”结构，也可以形成用于电连接基板内层板11的顶表面和背表面的导体层，由此增加设计灵活性。结果，可以实现布线板10的总体尺寸减小和其成本减小。
此外，即使在每个IC芯片20，21的供电系统不能被共享且每个IC芯片20，21需要单个供电系统的情况下，每个IC芯片20，21也完全工作，因为陶瓷电容器100，101的两个零件分别被电连接到IC芯片安装区23，24。因此，当采用类似于该实施例的多微处理器结构时，可以完全实现这种结构的优点。
在该实施例中，由于第一组合层31中的IC芯片安装区23，24分别直接位于相应的陶瓷电容器100，101上，每个IC芯片安装区23，24被相应的陶瓷电容器100，101支撑，陶瓷电容器100，101拥有高和小的热膨胀系数。因此，在IC芯片安装区23，24中，分别安装在IC芯片安装区23，24上的IC芯片20，21被更稳定地支撑，因为第一组合层31不可能变形。因此，可以防止源于热应力的IC芯片20，21的断裂和有故障电连接。因此，可以采用大规模IC芯片或低-k(较低的介电常数)的IC芯片作为IC芯片20，21，大规模IC芯片具有10mm×10mm以上的尺寸，通常易于大大地受热应力影响并具有高卡值，低-k IC芯片易毁坏和也易于大大地受热应力影响。
此外，由于根据本实施例的布线板10具有陶瓷电容器100，101的两个零件，因此每个IC芯片20，21可以成功地实现供电，同时除去每个陶瓷电容器100，101的噪声。此外，每个IC芯片20，21分别被安装在每个IC芯片安装区23，24上，并直接布置在每个陶瓷电容器100，101之上。由此，电连接每个IC芯片20，21和每个陶瓷电容器100，101的电连接路径的长度(即，电容器连接线的长度)可以被最小化。因此，有效地执行提供电源到每个IC芯片20，21。结果，IC芯片20，21和每个陶瓷电容器100，101之间上升的噪声可以被显著地减小，以及实现高可靠性，而不产生任何缺陷或故障。
日本专利申请特开(kokai)号2002-43754公开了其中在基板内层板中嵌入多个芯片电容器的布置。但是，即使设置多个芯片电容器，利用该参考文献中公开的结构不可能获得由供电的稳定实现的特点和优点等等。此外，由于芯片电容器的上表面区域更加小于IC芯片安装区，芯片电容器不能用作相应IC芯片的支撑体。
相反，因为在上述发明的实施例中具有大电容量的通孔阵列型陶瓷电容器(电容器100，101)代替仅仅的芯片电容器，实现重要的特点和优点。在该实施例中，IC芯片安装区23，24的尺寸小于相应陶瓷电容器100，101的上表面102的尺寸。换句话说，使用与IC芯片安装区23，24相比具有大面积的陶瓷电容器100，101。此外，当在厚度方向观察时，IC芯片安装区23，24位于陶瓷电容器100，101的上表面102中。因此，陶瓷电容器100，101可以用作IC芯片20，21的支撑体。
注意到芯片电容器可以使用来代替陶瓷电容器100，101，以及可以被布置在布线板10中的IC芯片20，21的后侧(即，第二组合层32的顶表面侧或外表面侧)。在一个例子中，芯片电容器的电感是7.2pH，连接芯片电容器和IC芯片20，21的电子路径的电感是2.8pH。因此，总电感是10.0pH，这是比较大的值。
另一方面，与本优选实施例中使用的芯片电容器相比陶瓷电容器(对应于电容器100，101)具有较低的电感(1.2pH)。因为陶瓷电容器100，101被嵌入基板内层板11中，连接陶瓷电容器100，101和IC芯片20，21的电路径的长度与用于连接上面例子的芯片电容器和IC芯片20，21的电子路径的长度相比更短。在这方面，电子路径的电感低到0.6pH。因此，与使用芯片电容器的情况相比较，总电感是1.8ph和电感成分可以被减小。因此，电源提供是平滑的，以及噪声产生可以被防止。
最后，在根据该第一实施例的陶瓷电容器100中，用总体阵列形式布置用于供电的多个第一通孔导体131和用于接地的多个第一通孔导体132。类似地，在根据该实施例的陶瓷电容器101中，用总体阵列形式布置用于供电的多个第二通孔导体133和用于接地的多个第通孔导体134。换句话说，陶瓷电容器100，101是通孔-阵列型电容器。结果，可以减小陶瓷电容器100，101的尺寸，因此导致布线板10的总体尺寸减小。此外，尽管它的紧凑尺寸，但是可以比较容易地实现大的电容量，由此产生更稳定的供电。
接下来，将参考附图详细描述根据本发明的布线板的再一实施例。
如图8所示，根据该实施例的布线板10a包括在基板内层板11的上表面12开口的两个外壳开口部分91。每个陶瓷电容器100，101被分别容纳在每个外壳开口部分91中并定向，以便在相同的方向上，上表面12和上表面102在相同的侧面面对。除结合第一实施例描述的穿通孔导体16之外，基板内层板11包括布置在相邻外壳开口部分91之间形成的区域中布置的穿通孔导体16A(导体部分)。此外，每个穿通孔导体16、16A的内部用例如栓塞体17如环氧树脂填充。穿通孔导体16，16A的上端被电连接到形成在第一组合层31的树脂绝缘层33上的导体层42，以及穿通孔导体16，16A的下端被电连接到形成在第二组合层32的树脂绝缘层上的导体层42。因此，穿通孔导体16，16A起电连接第一组合层31和第二组合层32的作用。使用与第一实施例的穿通孔导体16相同的方法，与其他穿通孔导体16同时形成相邻外壳开口部分之间形成的穿通孔导体16A。
由于该实施例的结构，在相邻陶瓷电容器100，101之间形成的区域中可以容易地获得或提供用于形成穿通孔导体16A的空间。由此，即使采用其中安装IC芯片20，21的两个零件或部件的多微处理器结构，也可以容易地形成或进行电连接基板内层板11的顶表面和背表面中使用的导体层的布线。
此外，通过在相邻陶瓷电容器100，101之间形成的区域中形成穿通孔导体16A，没有必要为在陶瓷电容器100，101中或基板内层板11中形成为信号而提供的任意导体。因此，可以便于陶瓷电容器100，101和/或基板内层板11的小型化。此外，陶瓷电容器100，101的小型化有助于穿通孔导体16A的容易形成，因为为形成穿通孔导体16A提供足够的空间。
注意到如上所述的本发明的每个实施例可以被如下修改。
在第一实施例中，在填充相邻陶瓷电容器100，101之间形成的区域的填料92中，可以形成导体部分，如穿通孔导体16B(参见图9中的布线板10B)。该结构便于用于电连接基板内层板11的背表面和顶表面的导体层的布线。填料92中的穿通孔导体16B优选如下形成。在该实施方式中，使用激光打孔工艺同时形成贯穿基板内层板11和树脂绝缘层33，34的穿通孔以及贯穿填料92的穿通孔。然后，通过常规已知的方法应用无电镀铜和电解铜电镀，以便在填充陶瓷电容器100，101之间形成的区域的填料92中形成穿通孔导体16B。
如上所述的每个实施例的外壳开口部分90，91是在基板内层板11的上表面12和下表面开口的穿通孔部分。但是，外壳开口部分90可以被代替是具有底部的凹入部分(即，非穿通孔部分)，该凹入部分仅仅在基板内层板11的上表面12处开口。
根据如上所述的每个实施例，可以在基板内层板11中形成布线图形(即，内层图形)。利用该结构，在布线板10的内部形成复杂的电路，由此便于布线板10提供更加高级的特点。此外，可以用在内层板上层叠薄绝缘层的这种方法形成基板内层板11。
如图10-12所示，在陶瓷电容器200或201的上表面102等等上可以形成电阻元件161。例如，电阻元件161可用于电连接用于供电的第一电极端子111(用于供电的第二电极113)和用于供电的第一电极端子111(用于供电的第二电极端子113)。优选，电阻元件161由具有比构成用于供电的电极端子111，113、第一内部电极层141和第二内部电极层142的材料更高电阻的陶瓷构成。电阻元件161优选通过，其中例如在完成陶瓷电容器200，201之后，陶瓷糊剂被涂敷到上表面侧面(上表面102的侧面)和烘烤预定持续时间，然后通过除去部分糊剂调整阻抗值等等，以提供希望值的方法来形成。
利用该结构，可以在例如相同的陶瓷电容器200或201中建立不同的电位，由此便于布线板10的高级特点。当在陶瓷电容器200，201中不形成电阻元件时，电阻元件必须被嵌入除陶瓷电容器200，201之外的基板内层板11中的位置中，或形成在各个组合层31，32的侧面。
在陶瓷电容器100，101之间可以布置多个“伪-通孔”电极(也称为接地通孔电极)。利用该结构，可以更加减小由陶瓷电容器100和陶瓷电容器101之间的干扰引起的噪声。特别地，当陶瓷电容器100，101包含大电容量部分和其容量小于大电容量部分的小电容量部分时，优选在大电容量部分和小电容量部分之间提供多个伪-通孔电极(接地通孔电极)。结果，可以减小该小电容量部分中产生的噪声，小电容量部分对来自大电容量部分的干扰敏感。此外，为了提供热散逸，可以在围绕陶瓷电容器100，101的位置中布置多个伪-通孔电极(接地通孔电极)。
类似地，在根据图13所示的另一实施例的布线板10C中，在除陶瓷电容器100C，101C的上表面102和下表面103之外的表面(即，侧面106)中可以形成侧面伪电极151，152。类似于上述实施例，该结构也有助于减小由陶瓷电容器100C，101C之间的干扰引起的噪声。图13所示的侧面伪151，152可以是不被电连接到任意导体的导体。但是，优选，侧面伪电极151，152被电连接到，例如，组合层31，32中用于接地的导体层。利用该结构，可以提高屏蔽效率。注意到这种侧面伪电极151，152优选由，例如，与陶瓷电容器100C，101C中提供的电极端子相同的金属材料构成。
如图14所示，在部分陶瓷电容器300，301中可以形成除用于IC芯片20，21之外分开系统的电容器部分162(用于供电到I/O等等)。该结构允许布线板10具有更高级的特征。
尽管上面相对于其优选实施例描述了本发明，但是所属领域的技术人员应当理解，在不脱离本发明的范围和精神的条件下，在这些优选实施例中可以实行改变和改进。

Claims (20)

1.一种布线板，包括：
包括内层板主表面和内层板背表面的基板内层板；
多个陶瓷电容器，每个包括电容器主表面，以及包括交替层叠的结构，该层叠结构包括在其间夹入陶瓷介质层的第一内部电极层和第二内部电极层，所述陶瓷电容器被嵌入所述基板内层板中并被定向，以便所述内层板主表面和所述电容器主表面面向公共的方向；以及
具有层叠结构的组合层，其中，在所述内层板主表面和所述电容器主表面上交替地层叠至少一个层间绝缘层和至少一个导体层，所述组合层在所述组合层的表面上的不同位置处包括多个半导体集成电路元件安装区，以及
所述多个陶瓷电容器被布置在对应于所述多个半导体集成电路元件安装区的所述基板内层板的区域中。
2.根据权利要求1的布线板，
其中所述基板内层板在其中具有在所述内层板主表面开口的多个外壳开口部分，以及
其中所述陶瓷电容器分别被容纳在所述多个外壳开口部分中并被定向，以便所述内层板主表面和所述电容器主表面面向公共的方向。
3.根据权利要求2的布线板，
其中所述基板内层板包括电连接所述内层板主表面侧和所述内层板背表面侧并布置在所述相邻外壳开口部分之间形成的区域中的导体部分。
4.根据权利要求1的布线板，
其中所述基板内层板在其中包括在所述内层板主表面开口的外壳开口部分，以及
其中所述陶瓷电容器分别被容纳在所述多个外壳开口部分中并被定向，以便所述内层板主表面和所述电容器主表面面向公共的方向。
5.根据权利要求4的布线板，还包括填充相邻陶瓷电容器之间形成的区域的填料，以及在所述填料中形成用于电连接所述内层板主表面侧和所述内层板背表面侧的导体部分。
6.根据权利要求1的布线板，
其中所述半导体集成电路元件安装区具有一尺寸，该尺寸不大于相应陶瓷电容器的所述电容器主表面的相应尺寸，以及
其中当在所述陶瓷电容器的厚度方向上观察时，所述至少一个半导体集成电路元件安装区位于相应陶瓷电容器的所述电容器主表面内。
7.根据权利要求1的布线板，
其中至少一个所述半导体集成电路元件安装区的尺寸在相应陶瓷电容器的所述电容器主表面尺寸的约50％和90％之间。
8.根据权利要求1的布线板，
其中所述组合层包括第一组合层，以及
其中所述布线板包括具有交替层叠结构的第二组合层，其中，在所述内层板背表面和所述电容器背表面上交替地层叠至少一个层间绝缘层和至少一个导体层。
9.根据权利要求1的布线板，
其中所述陶瓷电容器的至少一个包括面对所述多个陶瓷电容器的相邻陶瓷电容器的侧面伪电极。
10.根据权利要求9的布线板，还包括在组合层中用作地线的导体层，以及
其中所述侧面伪电极被电连接到所述导体层。
11.根据权利要求2的布线板，
其中所述半导体集成电路元件安装区具有一尺寸，该尺寸不大于相应陶瓷电容器的所述电容器主表面的相应尺寸，以及
其中当在所述陶瓷电容器的厚度方向上观察时，所述至少一个半导体集成电路元件安装区位于相应陶瓷电容器的电容器主表面内。
12.根据权利要求3的布线板，
其中所述半导体集成电路元件安装区具有一尺寸，该尺寸不大于相应陶瓷电容器的所述电容器主表面的相应尺寸，以及
其中当在所述陶瓷电容器的厚度方向上观察时，所述至少一个半导体集成电路元件安装区位于相应陶瓷电容器的电容器主表面内。
13.根据权利要求4的布线板，
其中所述半导体集成电路元件安装区具有一尺寸，该尺寸不大于相应陶瓷电容器的所述电容器主表面的相应尺寸，以及
其中当在所述陶瓷电容器的厚度方向上观察时，所述至少一个半导体集成电路元件安装区位于相应陶瓷电容器的电容器主表面内。
14.根据权利要求5的布线板，
其中所述半导体集成电路元件安装区具有一尺寸，该尺寸不大于相应陶瓷电容器的所述电容器主表面的相应尺寸，以及
其中当在所述陶瓷电容器的厚度方向上观察时，所述至少一个半导体集成电路元件安装区位于相应陶瓷电容器的电容器主表面内。
15.根据权利要求2的布线板，
其中至少一个所述半导体集成电路元件安装区的尺寸在相应陶瓷电容器的所述电容器主表面尺寸的约50％和90％之间。
16.根据权利要求3的布线板，
其中至少一个所述半导体集成电路元件安装区的尺寸在相应陶瓷电容器的所述电容器主表面尺寸的约50％和90％之间。
17.根据权利要求4的布线板，
其中至少一个所述半导体集成电路元件安装区的尺寸在相应陶瓷电容器的所述电容器主表面尺寸的约50％和90％之间。
18.根据权利要求5的布线板，
其中至少一个所述半导体集成电路元件安装区的尺寸在相应陶瓷电容器的所述电容器主表面尺寸的约50％和90％之间。
19.根据权利要求2的布线板，
其中所述组合层包括第一组合层，以及
其中所述布线板包括具有交替层叠结构的第二组合层，其中，在所述内层板背表面和所述电容器背表面上交替地层叠至少一个层间绝缘层和至少一个导体层。
20.根据权利要求2的布线板，
其中所述陶瓷电容器的至少一个包括面对所述多个陶瓷电容器的相邻陶瓷电容器的侧面伪电极。
CN2006101280749A 2005-09-01 2006-09-01 包括嵌入的陶瓷电容器的布线板结构 Active CN1925722B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005254029 2005-09-01
JP2005254029 2005-09-01
JP2005-254029 2005-09-01
JP2006-198796 2006-07-20
JP2006198796A JP4838068B2 (ja) 2005-09-01 2006-07-20 配線基板
JP2006198796 2006-07-20

Publications (2)

Publication Number Publication Date
CN1925722A true CN1925722A (zh) 2007-03-07
CN1925722B CN1925722B (zh) 2010-04-07

Family

ID=37429321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101280749A Active CN1925722B (zh) 2005-09-01 2006-09-01 包括嵌入的陶瓷电容器的布线板结构

Country Status (4)

Country Link
US (1) US7473988B2 (zh)
EP (1) EP1761117A1 (zh)
JP (1) JP4838068B2 (zh)
CN (1) CN1925722B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303981B (zh) * 2007-05-07 2012-02-01 日本特殊陶业株式会社 具有内置部件的布线板及其用于制造该布线板的方法
CN104409437A (zh) * 2014-12-04 2015-03-11 江苏长电科技股份有限公司 双面bump芯片包封后重布线的封装结构及其制作方法
CN108461483A (zh) * 2018-04-02 2018-08-28 华进半导体封装先导技术研发中心有限公司 一种嵌入式电容转接板封装结构及制造方法
CN109887893A (zh) * 2019-03-13 2019-06-14 黄山学院 大功率ipm模块的先进封装结构及加工工艺
CN113053867A (zh) * 2021-03-09 2021-06-29 歌尔微电子股份有限公司 封装模组和电子设备
CN115064524A (zh) * 2022-07-28 2022-09-16 北京象帝先计算技术有限公司 导电孔阵列电容、制备方法、芯片、制备方法和电子设备

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
WO2007004657A1 (ja) * 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP5194471B2 (ja) * 2007-02-06 2013-05-08 パナソニック株式会社 半導体装置
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US8698278B2 (en) * 2008-03-24 2014-04-15 Ngk Spark Plug Co., Ltd. Component-incorporating wiring board
JP5286072B2 (ja) * 2008-12-25 2013-09-11 日本特殊陶業株式会社 配線基板及びその製造方法
US8319334B2 (en) * 2009-08-10 2012-11-27 Infineon Technologies Ag Embedded laminated device
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
TWI433617B (zh) * 2010-11-08 2014-04-01 Delta Electronics Inc 電路板
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US8866308B2 (en) * 2012-12-20 2014-10-21 Intel Corporation High density interconnect device and method
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8901748B2 (en) * 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
JP6088893B2 (ja) * 2013-04-09 2017-03-01 ルネサスエレクトロニクス株式会社 半導体装置及び配線基板
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015046571A (ja) * 2013-08-02 2015-03-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP5462404B1 (ja) * 2013-09-12 2014-04-02 太陽誘電株式会社 部品内蔵基板及び部品内蔵基板用コア基材
US9312231B2 (en) * 2013-10-31 2016-04-12 Freescale Semiconductor, Inc. Method and apparatus for high temperature semiconductor device packages and structures using a low temperature process
WO2015096098A1 (en) * 2013-12-26 2015-07-02 Thomson Licensing Electronic board with anti-cracking performance
US9433077B2 (en) * 2014-02-14 2016-08-30 International Business Machines Corporation Substrate device and electric circuit arrangement having first substrate section perpendicular to second substrate section
WO2015125928A1 (ja) * 2014-02-21 2015-08-27 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
US20150255216A1 (en) * 2014-03-07 2015-09-10 Qualcomm Incorporated Capacitor with low equivalent series inductance
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI581690B (zh) * 2014-12-30 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
US20160218092A1 (en) * 2015-01-27 2016-07-28 Mediatek Inc. Chip package with embedded passive device
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
JP6495130B2 (ja) * 2015-07-24 2019-04-03 新光電気工業株式会社 半導体装置及びその製造方法
KR20170034712A (ko) * 2015-09-21 2017-03-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
US10098241B2 (en) * 2015-10-23 2018-10-09 International Business Machines Corporation Printed circuit board with edge soldering for high-density packages and assemblies
JP6625491B2 (ja) * 2016-06-29 2019-12-25 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
WO2019082987A1 (ja) * 2017-10-26 2019-05-02 Tdk株式会社 電子部品内蔵構造体
JP7318305B2 (ja) * 2019-05-17 2023-08-01 富士フイルムビジネスイノベーション株式会社 発光装置
WO2021061246A1 (en) * 2019-09-25 2021-04-01 Intel Corporation Molded interconnects in bridges for integrated-circuit packages
CN113098234B (zh) 2020-01-08 2022-11-01 台达电子企业管理（上海）有限公司 供电系统
US11812545B2 (en) * 2020-01-08 2023-11-07 Delta Electronics (Shanghai) Co., Ltd Power supply system and electronic device
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
US20220367430A1 (en) * 2021-05-17 2022-11-17 Mediatek Inc. Semiconductor package structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263619A (ja) * 1994-03-17 1995-10-13 Toshiba Corp 半導体装置
JP3640560B2 (ja) * 1999-02-22 2005-04-20 日本特殊陶業株式会社 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
CN101232776B (zh) 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
JP3407716B2 (ja) 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP3680765B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 誘電体磁器組成物
JP4315580B2 (ja) 2000-07-21 2009-08-19 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
TW586205B (en) 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
JP2003229510A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303981B (zh) * 2007-05-07 2012-02-01 日本特殊陶业株式会社 具有内置部件的布线板及其用于制造该布线板的方法
CN104409437A (zh) * 2014-12-04 2015-03-11 江苏长电科技股份有限公司 双面bump芯片包封后重布线的封装结构及其制作方法
CN104409437B (zh) * 2014-12-04 2017-09-22 江苏长电科技股份有限公司 双面bump芯片包封后重布线的封装结构及其制作方法
CN108461483A (zh) * 2018-04-02 2018-08-28 华进半导体封装先导技术研发中心有限公司 一种嵌入式电容转接板封装结构及制造方法
CN109887893A (zh) * 2019-03-13 2019-06-14 黄山学院 大功率ipm模块的先进封装结构及加工工艺
CN109887893B (zh) * 2019-03-13 2024-02-02 黄山学院 大功率ipm模块的先进封装结构及加工工艺
CN113053867A (zh) * 2021-03-09 2021-06-29 歌尔微电子股份有限公司 封装模组和电子设备
CN115064524A (zh) * 2022-07-28 2022-09-16 北京象帝先计算技术有限公司 导电孔阵列电容、制备方法、芯片、制备方法和电子设备

Also Published As

Publication number Publication date
EP1761117A1 (en) 2007-03-07
US20070045815A1 (en) 2007-03-01
JP4838068B2 (ja) 2011-12-14
CN1925722B (zh) 2010-04-07
JP2007096273A (ja) 2007-04-12
US7473988B2 (en) 2009-01-06

Similar Documents

Publication Publication Date Title
CN1925722A (zh) 包括嵌入的陶瓷电容器的布线板结构
US7557440B2 (en) Wiring board and ceramic chip to be embedded
JP4546415B2 (ja) 配線基板、セラミックキャパシタ
CN1264214C (zh) 具有埋置电容器的电子封装及其制造方法
CN1118098C (zh) 半导体集成电路器件
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7704548B2 (en) Method for manufacturing wiring board
US7808799B2 (en) Wiring board
US20080239685A1 (en) Capacitor built-in wiring board
CN1977574A (zh) 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
EP1450400A1 (en) Module part
CN1484840A (zh) 多层阵列电容及其制作方法
CN1398149A (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
CN1921079A (zh) 配线基板的制造方法
CN1853452A (zh) 多层印制线路板
CN1933697A (zh) 多层配线基板及其制造方法
JP2009038241A (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
CN1306603C (zh) 层叠型电子元器件
CN1678175A (zh) 电路部件模块及其制造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
JP4907273B2 (ja) 配線基板
CN101064993A (zh) 电路装置
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant