CN115064524A - 导电孔阵列电容、制备方法、芯片、制备方法和电子设备 - Google Patents

Abstract

本公开提供一种导电孔阵列电容、制备方法、芯片、制备方法和电子设备。该导电孔阵列电容包括第一电源层、第一地平面层和第一介质层，第一介质层夹设在第一电源层和第一地平面层之间；第一介质层中设置有导电孔阵列，导电孔阵列与第一电源层和第一地平面层耦合；第一电源层用于与芯片的电源网络耦合，第一地平面层用于与芯片的地平面网络耦合。采用本公开的技术方案能够有效的消除芯片电源的噪声，为芯片提供稳定而“干净”的电源。

Description

导电孔阵列电容、制备方法、芯片、制备方法和电子设备

技术领域

本公开涉及集成电路技术领域，尤其涉及一种导电孔阵列电容、制备方法、芯片、制备方法和电子设备。

背景技术

随着半导体及封装技术的进步，芯片性能不断提高，电流及功耗越来越大，如何为芯片提供稳定而“干净”的电源越来越难。去耦电容是电源分配网络的重要组成部分，一般来说，不同位置的去耦电容所覆盖的频段各不相同，芯片内部的电容覆盖频率最高，一般在500MHZ以上，而芯片封装上的电容覆盖频率稍低，一般在100MHZ-500MHZ左右，而芯片安装所在印制电路板（Printed Circuit Board，PCB）上的电容一般覆盖100MHZ以下范围。

芯片封装上的电容一般有三种方式实现，如图1所示，分别为芯片面电容（DieSide Capacitor，DSC）、焊盘面电容（Land side capacitor，LSC）和嵌入式电容（embeddedcapacitor，EC）。DSC和LSC都是在芯片的基板外部放置的电容器件，用导电孔连接到芯片内部电源及地平面，以去除芯片电源的噪声。受芯片封装尺寸和封装走线的影响，DSC和LSC的能放置的数量都十分有限。对于EC，EC是在芯片基板制造过程中嵌入到基板中，通过导电孔连接到芯片的电源及地平面，以去除芯片电源的噪声。但EC对芯片厚度影响较大，且由于EC和基板材料的热膨胀系数不同，可靠性风险较大，也无法埋入太多数量的EC。

由于现有的芯片封装上的电容具备上述技术问题，并不能有效消除芯片电源的噪声，也不能为芯片提供稳定而“干净”的电源。

发明内容

本公开的目的是提供一种导电孔阵列电容、制备方法、芯片、制备方法和电子设备，能够有效的消除芯片电源的噪声，为芯片提供稳定而“干净”的电源。

根据本公开的一个方面，提供一种导电孔阵列电容，包括第一电源层、第一地平面层和第一介质层，第一介质层夹设在第一电源层和第一地平面层之间；

第一介质层中设置有导电孔阵列，导电孔阵列与第一电源层和第一地平面层耦合；

第一电源层用于与芯片的电源网络耦合，第一地平面层用于与芯片的地平面网络耦合。

本公开一种可行的实现方式中，导电孔阵列电容设置在芯片的基板内，第一电源层与第二电源层连接，第一地平面层与第二地平面层连接；电源网络包括第二电源层，地平面网络包括第二地平面层，第二电源层和第二地平面层均设置在基板内。

本公开一种可行的实现方式中，导电孔阵列电容设置在芯片的晶片的第一表面，第一电源层与第三电源层连接，第一地平面层与第三地平面层连接；电源网络包括第三电源层，地平面网络包括第三地平面层，第三电源层和第三地平面层均设置在晶片内，晶片与芯片的基板耦合，第一表面为远离基板的面。

本公开一种可行的实现方式中，导电孔阵列包括第一导电孔单元和第二导电孔单元，第一导电孔单元和第二导电孔单元沿第一方向交错排布。

本公开一种可行的实现方式中，第一导电孔单元和第二导电孔单元均包括沿第二方向交错排布的电源导电孔和地平面导电孔；

第一导电孔单元中的电源导电孔排布在奇数位，第一导电孔单元中的地平面导电孔排布在偶数位；

第二导电孔单元中的电源导电孔排布在偶数位，第二导电孔单元中的地平面导电孔排布在奇数位。

本公开一种可行的实现方式中，第一导电孔单元包括多个电源导电孔，且多个电源导电孔沿第二方向排布；

第二导电孔单元包括多个地平面导电孔，且多个地平面导电孔沿第二方向排布。

本公开一种可行的实现方式中，电源导电孔与第一电源层耦合，且电源导电孔向第一介质层厚度方向延伸。

本公开一种可行的实现方式中，地平面导电孔与第一地平面层耦合，且地平面导电孔向第一介质层厚度方向延伸。

本公开一种可行的实现方式中，电源导电孔和地平面导电孔的数量与导电孔阵列电容的容值呈正比。

根据本公开的另一方面，还提供一种导电孔阵列电容制备方法，导电孔阵列电容包括第一电源层、第一地平面层和第一介质层，该方法包括：

层叠设置与芯片的电源网络耦合的第一电源层、设置有导电孔阵列的第一介质层和与芯片的地平面网络耦合的第一地平面层；

将导电孔阵列与第一电源层和第一地平面层耦合。

本公开一种可行的实现方式中，上述方法还包括：

将导电孔阵列电容设置在芯片的基板内。

本公开一种可行的实现方式中，上述方法还包括：

将导电孔阵列电容设置在芯片的晶片的第一表面，第一表面为远离芯片的基板的面，晶片与基板耦合。

本公开一种可行的实现方式中，导电孔阵列包括第一导电孔单元和第二导电孔单元，上述方法还包括：

将第一导电孔单元和第二导电孔单元沿第一方向交错排布。

本公开一种可行的实现方式中，第一导电孔单元和第二导电孔单元均包括电源导电孔和地平面导电孔，上述方法还包括：

将第一导电孔单元中的电源导电孔和地平面导电孔沿第二方向交错排布；且

将第一导电孔单元中的电源导电孔排布在奇数位；且

将第一导电孔单元中的地平面导电孔排布在偶数位；

将第二导电孔单元中的电源导电孔和地平面导电孔沿第二方向交错排布；且

将第二导电孔单元中的电源导电孔排布在偶数位；且

将第二导电孔单元中的地平面导电孔排布在奇数位。

本公开一种可行的实现方式中，第一导电孔单元包括多个电源导电孔，第二导电孔单元包括多个地平面导电孔，上述方法还包括：

将多个电源导电孔沿第二方向排布；

将多个地平面导电孔沿第二方向排布。

本公开一种可行的实现方式中，上述方法还包括：

在第一介质层叠设于第一电源层或第一地平面层上后，沿第一介质层厚度方向在第一介质层设置电源孔和地平面孔；

在电源孔和地平面孔中镀上导电层，以生成电源导电孔和地平面导电孔。

本公开一种可行的实现方式中，

导电孔阵列与第一电源层和第一地平面层耦合的步骤包括：

在第一电源层上设置第一连接孔，第一连接孔的位置与电源导电孔的位置对应；

在第一地平面层上设置第二连接孔，第二连接孔的位置与地平面导电孔的位置对应。

根据本公开的另一方面，还提供一种芯片，包括电源网络、地平面网络和上述的导电孔阵列电容。

本公开一种可行的实现方式中，导电孔阵列电容设置在芯片的晶片第一表面，在导电孔阵列电容的第二表面上设置芯片面电容，第二表面为远离晶片的面。

根据本公开的另一方面，还提供一种芯片制备方法，芯片包括导电孔阵列电容、电源网络和地平面网络，导电孔阵列电容包括第一电源层、第一地平面层和第一介质层，该方法包括：

层叠设置与电源网络耦合的第一电源层、设置有导电孔阵列的第一介质层和与地平面网络耦合的第一地平面层；

将导电孔阵列与第一电源层和第一地平面层耦合。

本公开一种可行的实现方式中，芯片还包括基板，电源网络包括第二电源层，地平面网络包括第二地平面层，上述方法还包括：

在基板上层叠设置第二电源层、第二地平面层、第一电源层、第一介质层和第一地平面层；

在基板上层叠设置第一电源层时，在第一电源层上设置第一连接孔；

在基板上层叠设置第一地平面层时，在第一地平面层上设置第二连接孔；

在基板上层叠设置第二电源层时，在第二电源层上设置第三连接孔；

通过第三连接孔与第一连接孔将第一电源层与第二电源层耦合；

在基板上层叠设置第二地平面层时，在第二地平面层上设置第四连接孔；

通过第四连接孔与第二连接孔将第一地平面层与第二地平面层耦合。

本公开一种可行的实现方式中，芯片还包括晶片和基板，电源网络包括第三电源层，地平面网络包括第三地平面层，上述方法还包括：

制备晶片，并在制备晶片的过程中在晶片内层叠设置第三电源层和第三地平面层；以及

在晶片上层叠设置第三电源层时，在第三电源层上设置第五连接孔；

在晶片上层叠设置第三地平面层时，在第三地平面层上设置第六连接孔；

在封装的过程中，将晶片与基板耦合；以及

将导电孔阵列电容设置在晶片的第一表面，第一表面为远离基板的面；

在层叠设置第一电源层时，在第一电源层上设置第一连接孔；

通过第一连接孔与第五连接孔将第一电源层与第三电源层耦合；

在层叠设置第一地平面层时，在第一地平面层上设置第二连接孔；

通过第二连接孔与第六连接孔将第一地平面层与第三地平面层耦合。

本公开一种可行的实现方式中，上述方法还包括：

将芯片面电容设置在导电孔阵列电容的第二表面，第二表面为远离晶片的面。

根据本公开的另一方面，还提供一种电子设备，包括上述的芯片。

附图说明

图1为现有芯片封装上的电容安装位置示意图；

图2为本公开一个实施例的芯片的结构示意图；

图3为本公开一个实施例的导电孔阵列电容的结构侧视图；

图4为本公开另一个实施例的导电孔阵列电容的结构侧视图；

图5为本公开又一个实施例的导电孔阵列电容的结构侧视图；

图6为本公开又一个实施例的导电孔阵列电容的结构侧视图；

图7为本公开一个实施例的导电孔阵列电容的结构俯视图；

图8为本公开另一个实施例的导电孔阵列电容的结构俯视图；

图9为本公开另一个实施例的芯片的结构示意图；

图10为本公开一个实施例的导电孔阵列电容制备方法的流程示意图；

图11为本公开另一个实施例的导电孔阵列电容制备方法的流程示意图；

图12为本公开一个实施例的芯片制备方法的流程示意图；

图13为本公开另一个实施例的芯片制备方法的流程示意图；

图14为本公开又一个实施例的芯片制备方法的流程示意图。

图标：

10-芯片；100-导电孔阵列电容；110-第一电源层；111-第一连接孔；120-第一地平面层；121-第二连接孔；130-第一介质层；140-导电孔阵列；141-第一导电孔单元；142-第二导电孔单元；143-电源导电孔；144-地平面导电孔；200-基板；210-第二电源层；211-第三连接孔；220-第二地平面层；221-第四连接孔；300-晶片；310-第三电源层；311-第五连接孔；320-第三地平面层；321-第六连接孔。

具体实施方式

在介绍本公开实施例之前，应当说明的是：

本公开部分实施例被描述为处理流程，虽然流程的各个操作步骤可能被冠以顺序的步骤编号，但是其中的操作步骤可以被并行地、并发地或者同时实施。

本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征，但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。

本公开实施例中可能使用了术语“和/或”，“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。

本公开中可以使用术语“与…耦合”及其衍生物。“耦合”可以表示以下内容的一个或多个。“耦合”可以表示两个或多个元件直接物理或电接触。然而，“耦合”还可以表示两个或更多元件彼此间接接触，但仍彼此协作或相互作用，并且可以表示一个或多个其它元件耦合或连接在所述彼此耦合的元件之间。术语“直接耦合”可以表示两个或更多元件直接接触。

应当理解的是，当描述两个部件的连接关系或通信关系时，除非明确指明两个部件之间直接连接或直接通信，否则，两个部件的连接或通信可以理解为直接连接或通信，也可以理解为通过中间部件间接连接或通信。

为了使本公开实施例中的技术方案及优点更加清楚明白，以下结合附图对本公开的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本公开的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。

本公开的目的是提供一种导电孔阵列电容，可以替换EC设置在基板内，由于导电孔阵列电容基于基板材质和工艺生成，与EC的制造工艺和材质是不同的，导电孔阵列电容的厚度小于EC的厚度，可减小芯片的厚度；同时，导电孔阵列电容的材质与基板一样，两者具有相同的热膨胀系数，对芯片的可靠性没有影响。导电孔阵列电容也不影响DSC、LSC的设置，通过导电孔阵列电容、DSC和LSC，可以进一步消除芯片电源的噪声，为芯片提供稳定而“干净”的电源。

请参照图2，为本公开实施例提供的一种芯片10的结构示意图，该芯片10包括导电孔阵列电容100、电源网络（图未示）和地平面网络（图未示），该导电孔阵列电容100包括第一电源层110、第一地平面层120和第一介质层130。

第一介质层130夹设在第一电源层110和第一地平面层120之间；第一介质层130中设置有导电孔阵列140，导电孔阵列140与第一电源层110和第一地平面层120耦合；第一电源层110用于与电源网络耦合，第一地平面层120用于与地平面网络耦合。

本公开中，芯片10可以为特殊应用集成电路(ASIC)、片上系统(SoC)、执行一个或多个软件或固件程序的处理器等。

本公开中，导电孔阵列电容100可以理解为平板电容，大小可以由公式C=dk*S/d计算，dk为平板电容两极板间介质介电常数，S为极板面积，d为极板之间间距。第一电源层110、第一地平面和导电孔阵列140可以构成平板电容两极板，而第一介质层130的材料确定介电常数，第一电源层110、第一地平面层120和第一介电层的数量和导电孔阵列140可以影响极板面积。所以，通过调节导电孔阵列140、第一电源层110、第一地平面层120和第一介电层的数量，可以调节导电孔阵列电容100的电容值。

应理解，第一电源层110、第一地平面层120和第一介质层130采用芯片10基板原有材质，利用芯片10基板现有加工工艺制备生成导电孔阵列电容100。导电孔阵列电容100与EC的制造工艺和材质是不同的，导电孔阵列电容100的厚度小于EC的厚度，相较于嵌入 EC的方式，可减小芯片的厚度；同时，导电孔阵列电容100的材质与基板一样，两者具有相同的热膨胀系数，对芯片的可靠性没有影响。

第一电源层100和第一地平面层120可以为金属层，例如，该金属层可以由铜箔沉积生成；第一介质层130可以由树脂沉积生成。

其中，第一电源层110、第一地平面层120和第一介质层130的数量可以为多个，在导电孔阵列电容100的容值不够的情况下，可以增加第一电源层110、第一地平面层120和第一介质层130的数量，进一步增加容值。在增加第一电源层110、第一地平面层120和第一介质层130的数量的情况下，需保证第一介质层130夹设在第一电源层110和第一地平面层120之间的结构。

若第一电源层110和第一地平面层120之间夹设第一介质层130的电容结构设置为一层，如图3所示，那么可以将第一电源层110、第一介质层130和第一地平面层120依次层叠设置。如图4所示，还可以将第一地平面层120、第一介质层130和第一电源层110依次层叠设置。

如图5所示，为本公开实施例提供的导电孔阵列电容100的侧视图，若第一电源层110和第一地平面层120之间夹设第一介质层130的电容结构设置为两层，第一电源层110和第一介质层130的数量可以设置为2，分别为第一电源层a、第一电源层b、第一介质层a和第一介质层b；第一地平面层120的数量可以设置为1。第一电源层a、第一介质层a、第一地平面层120、第一介质层b和第一电源层b依次层叠设置。

在另一种实施例中，如图6所示，为本公开实施例提供的导电孔阵列电容100的侧视图，若第一电源层110和第一地平面层120之间夹设第一介质层130的电容结构设置为两层，第一地平面层120和第一介质层130的数量还可以设置为2，分别为第一地平面层a、第一地平面层b、第一介质层a和第一介质层b；第一电源层110的数量还可以设置为1。第一地平面层a、第一介质层a、第一电源层110、第一介质层b和第一地平面层b依次层叠设置。

为了进一步增加导电孔阵列电容100的容值，第一介质层130夹设在第一电源层110和第一地平面层120之间的结构还可以设置更多层，可以根据实际情况进行设置，在此不作限定。

如图7所示，为本公开实施例提供的导电孔阵列电容100的俯视图，导电孔阵列140包括第一导电孔单元141和第二导电孔单元142，第一导电孔单元141和所述第二导电孔单元142沿第一方向交错排布。

第一导电孔单元141和第二导电孔单元142均包括沿第二方向交错排布的电源导电孔143和地平面导电孔144。

第一导电孔单元141中的电源导电孔143排布在奇数位，第一导电孔单元141中的地平面导电孔144排布在偶数位；第二导电孔单元142中的电源导电孔143排布在偶数位，第二导电孔单元142中的地平面导电孔144排布在奇数位。

在本公开中，第一方向与第二方向为相互垂直的两个方向。如图7所示，第一方向可以为竖直方向，第二方向对应为水平方向。

在本公开中，通过调节第一导电孔单元141与第二导电孔单元142之间的间距，可以调节第一导电孔单元141和第二导电孔单元142的数量。若调小第一导电孔单元141与第二导电孔单元142之间的间距，第一导电孔单元141和第二导电孔单元142的数量则可以增加。第一导电孔单元141和第二导电孔单元142的数量增加，电源导电孔143和地平面导电孔144的数量则会相应增加。电源导电孔143和地平面导电孔144的数量增加，则会增加极板面积，进而可调大导电孔阵列电容100的容值。

若调大第一导电孔单元141与第二导电孔单元142之间的间距，第一导电孔单元141和第二导电孔单元142的数量则可以减小。第一导电孔单元141和第二导电孔单元142的数量减小，电源导电孔143和地平面导电孔144的数量则会相应减少。电源导电孔143和地平面导电孔144的数量减少，则会减小极板面积，进而可调小导电孔阵列电容100的容值。

电源导电孔143和地平面导电孔144的数量增减，影响极板面积的原理为：在第一介质层130叠设于第一电源层110或第一地平面层120上后，沿第一介质层130厚度方向在第一介质层130设置电源孔和地平面孔；在电源孔和地平面孔中镀上导电层，以生成电源导电孔143和地平面导电孔144。同时，在第一电源层110上设置第一连接孔111，第一连接孔111的位置与电源导电孔143的位置对应；在第一地平面层120上设置第二连接孔121，第二连接孔121的位置与地平面导电孔144的位置对应。

应理解，该导电层可以为金属层。由于第一电源层110和第一地平面层120也为金属层，第一电源层110通过第一连接孔111与电源孔中的导电层连通，电源孔中的导电层相当于第一电源层110的扩展面积，增加电源孔的数量，与第一电源层110相连的面积也就对应增加。同理，第一地平面层120通过第二连接孔121与地平面孔中的导电层连通，地平面孔中的导电层相当于第一地平面层120的扩展面积，增加地平面孔的数量，与第一地平面层120相连的面积也就对应增加。

导电孔阵列电容100的极板面积为第一电源层110和第一地平面层120相对的面积，在第一介质层130中，电源导电孔143和地平面导电孔144也是相对设置的。所以在电源导电孔143与第一电源层110耦合，地平面导电孔144与第一地平面层120耦合后，第一电源层110和第一地平面层120相对的面积实际得到了增加，电源导电孔143和地平面导电孔144的数量越多，第一电源层110和第一地平面层120相对的面积就越大。所以电源导电孔143和地平面导电孔144的数量增减，会影响极板面积。

在本公开中，第一导电孔单元141中电源导电孔143和地平面导电孔144之间的间距与第二导电孔单元142中电源导电孔143和地平面导电孔144之间的间距可以相等，也可以不相等。若相等，电源导电孔143和地平面导电孔144相对的面积就会越大，进而使得导电孔阵列电容100的容值更大。

在本公开中，为了进一步调节导电孔阵列电容100的容值，还可以调节第一导电孔单元141和第二导电孔单元142中电源导电孔143和地平面导电孔144之间的间距，以调节电源导电孔143和地平面导电孔144的数量。

应理解，若调小第一导电孔单元141和第二导电孔单元142中电源导电孔143和地平面导电孔144之间的间距，在同样尺寸下，第一导电孔单元141和第二导电孔单元142中的电源导电孔143和地平面导电孔144的数量可以设置更多，电源导电孔143和地平面导电孔144的数量越多，极板面积就越大，进而可调大导电孔阵列电容100的容值。

若调大第一导电孔单元141和第二导电孔单元142中电源导电孔143和地平面导电孔144之间的间距，在同样尺寸下，第一导电孔单元141和第二导电孔单元142中的电源导电孔143和地平面导电孔144的数量可设置的就更少，电源导电孔143和地平面导电孔144的数量越少，极板面积就越小，进而可调小导电孔阵列电容100的容值。

如图8所示，为本公开实施例提供的另一种导电孔阵列电容100的俯视图，第一导电孔单元141包括多个电源导电孔143，且多个电源导电孔143沿第二方向排布；第二导电孔单元142包括多个地平面导电孔144，且多个地平面导电孔144沿第二方向排布为。

在本公开中，每个电源导电孔143之间的间距与每个地平面导电孔144之间的间距可以相等，也可以不等。若相等，电源导电孔143和地平面导电孔144相对的面积就会越大，进而使得导电孔阵列电容100的容值更大。

在本公开中，调节每个电源导电孔143之间的间距和每个地平面导电孔144之间的间距，可以调节电源导电孔143和地平面导电孔144的数量。若调小每个电源导电孔143之间的间距和每个地平面导电孔144之间的间距，电源导电孔143和地平面导电孔144的数量则可以增加。电源导电孔143和地平面导电孔144的数量增加，则会增加极板面积，进而可调大导电孔阵列电容100的容值。

若调大每个电源导电孔143之间的间距和每个地平面导电孔144之间的间距，电源导电孔143和地平面导电孔144的数量则可以减少。电源导电孔143和地平面导电孔144的数量减少，则会减小极板面积，进而可调小导电孔阵列电容100的容值。

本公开中，第一导电孔单元141和所述第二导电孔单元142之间的间距和电源导电孔143与地平面导电孔144之间的间距受限于基板厂加工能力。电源导电孔143和地平面导电孔144的孔径大小可以根据目前工艺和实际情况情况进行设置，在本公开中，第一连接孔111、第二连接孔121、电源导电孔143和地平面导电孔144可以采用激光技术生成微孔。

本公开中，在第一介质层130中加工导电孔阵列140之前，可以通过仿真软件计算电源导电孔143和地平面导电孔144的孔径大小、第一导电孔单元141和所述第二导电孔单元142之间的间距、以及第一导电孔单元141和第二导电孔单元142中电源导电孔143和地平面导电孔144之间的间距。

可以理解，电源导电孔143和地平面导电孔144的孔径大小、第一导电孔单元141和所述第二导电孔单元142之间的间距、以及第一导电孔单元141和第二导电孔单元142中电源导电孔143和地平面导电孔144之间的间距为输入参数，将电源导电孔143和地平面导电孔144的孔径大小、第一导电孔单元141和所述第二导电孔单元142之间的间距、以及第一导电孔单元141和第二导电孔单元142中电源导电孔143和地平面导电孔144之间的间距输入至仿真软件，仿真软件会对应输出容值。若容值满足需求，则对应获得电源导电孔143和地平面导电孔144的孔径大小、第一导电孔单元141和所述第二导电孔单元142之间的间距、以及第一导电孔单元141和第二导电孔单元142中电源导电孔143和地平面导电孔144之间的间距。

在第一介质层130的数量为多个的情况下，每个第一介质层130的电源导电孔143和地平面导电孔144的数量相同，且每个第一介质层130的电源导电孔143和地平面导电孔144设置的位置相同，每个第一介质层130中相同位置的电源导电孔143相互连通，每个第一介质层130中相同位置的地平面导电孔144相互连通。

在第一电源层110的数量为多个的情况下，每个第一电源层110之间可以通过第一连接孔111和电源导电孔143实现电气连通。在第一地平面层120的数量为多个的情况下，每个第一地平面层120之间可以通过第二连接孔121和地平面导电孔144实现电气连通。

请继续参照图2，芯片10包括基板200，电源网络包括第二电源层210，地平面网络包括第二地平面层220。

导电孔阵列电容100、第二电源层210和所述第二地平面层220均设置在芯片10的基板200内，第一电源层110与第二电源层210连接，第一地平面层120与第二地平面层220连接。

应理解，在基板200上层叠设置第二电源层210时，在第二电源层210上设置第三连接孔211，通过第三连接孔211与第一连接孔111将第一电源层110与所述第二电源层210耦合；在基板200上层叠设置第二地平面层220时，在第二地平面层220上设置第四连接孔221，通过第四连接孔221与第二连接孔121将第一地平面层120与第二地平面层220耦合。

在本公开中，导电孔阵列电容100设置在基板200内的位置可以不作限定。但为了降低走线电阻和电感，提高电源的去耦能力，导电孔阵列电容100的设置位置应靠近第二电源层210和第二地平面层220。

导电孔阵列电容100的设置位置越靠近第二电源层210和第二地平面层220，导电孔阵列电容100与第二电源层210和第二地平面层220的距离越近，那么导电孔阵列电容100与第二电源层210和第二地平面层220之间的走线就越短，走线越短，走线上的走线电阻和电感就越低。导电孔阵列电容100与第二电源层210和第二地平面层220之间的走线就越短，噪声耦合到第二电源层210和第二地平面层220上的几率就会降低，导电孔阵列电容100的去耦能力就越好。

继续参照图1，芯片10还包括晶片300（die），晶片300与基板200耦合。电源网络还包括第三电源层310，地平面网络还包括第三地平面层320，第三电源层310和第三地平面层320设置在晶片300内，第三电源层310与第二电源层210电连接，第三地平面层320与第二电源层210电连接。

在本公开中，导电孔阵列电容100不仅可以设置在基板200内，还可以设置在芯片10其它位置。如图9所示，导电孔阵列电容100设置在晶片300的第一表面，第一电源层110与第三电源层310连接，第一地平面层120与第三地平面层320连接，第一表面为远离基板200的面。

应理解，导电孔阵列电容100不仅可以设置基板200内，还可以设置在晶片300的第一表面，即晶片300的顶部。将导电孔阵列电容100设置在基板200内，可以基于有的基板200加工工艺生成导电孔阵列电容100，在加工工艺上易于实现；且导电孔阵列电容100基于基板200的材质生成，对芯片10的封装尺寸和可靠性没有影响。将导电孔阵列电容100设置在晶片300的第一表面，可以采用硅通孔（TSV）技术，通过凸点（bump）或铜柱等将导电孔阵列电容100与晶片300内的第三电源层310和第三地平面层320电连接。

应理解，在晶片300上层叠设置第三电源层310时，在第三电源层310上设置第五连接孔311；在晶片300上层叠设置第三地平面层320时，在第三地平面层320上设置第六连接孔321。第一电源层110上的第一连接孔111通过凸点或铜柱与第三电源层310上的第五连接孔311耦合，以实现第一电源层110与第三电源层310之间的电连接；第一地平面层120上的第二连接孔121通过凸点或铜柱与第三地平面层320上的第六连接孔321耦合，以实现第一地平面层120与第三地平面层320之间的电连接。

为了进一步增加电容，继续参照图9，在导电孔阵列电容100的第二表面上设置芯片面电容，第二表面为远离晶片300的面。

可以理解，由于导电孔阵列电容100与晶片300的第三电源层310和第三地平面层320电连接，芯片面电容与导电孔阵列电容100电连接，就能实现芯片面电容与晶片300的第三电源层310和第三地平面层320电连接。也就是说，导电孔阵列电容100不仅自身可以提供去耦电容，而且还可作为芯片面电容与晶片300连接的桥梁，在上面放置更多芯片面电容。

图10示意性地示出了上述导电孔阵列电容100的制备方法400的流程图。

在401处，方法400可以包括层叠设置与芯片的电源网络耦合的第一电源层、设置有导电孔阵列的第一介质层和与芯片的地平面网络耦合的第一地平面层。任何适合的技术可以用于层叠设置与芯片的电源网络耦合的第一电源层、设置有导电孔阵列的第一介质层和与芯片的地平面网络耦合的第一地平面层。

本公开中，导电孔阵列包括第一导电孔单元和第二导电孔单元，该操作可以包括将第一导电孔单元和第二导电孔单元沿第一方向交错排布。

本公开中，第一导电孔单元和所述第二导电孔单元均包括电源导电孔和地平面导电孔，该操作可以包括将第一导电孔单元中的电源导电孔和地平面导电孔沿第二方向交错排布；且将第一导电孔单元中的电源导电孔排布在奇数位；且将第一导电孔单元中的地平面导电孔排布在偶数位；将第二导电孔单元中的电源导电孔和地平面导电孔沿第二方向交错排布；且将第二导电孔单元中的电源导电孔排布在偶数位；且将第二导电孔单元中的地平面导电孔排布在奇数位。

本公开中，第一导电孔单元包括多个电源导电孔，第二导电孔单元包括多个地平面导电孔。该操作可以包括将多个电源导电孔沿第二方向排布；将多个地平面导电孔沿第二方向排布。

本公开中，上述操作还可以包括在第一介质层叠设于第一电源层或第一地平面层上后，沿第一介质层厚度方向在第一介质层设置电源孔和地平面孔；在电源孔和地平面孔中镀上导电层，以生成电源导电孔和地平面导电孔。

在402处，方法400可以包括将导电孔阵列与第一电源层和第一地平面层耦合。任何适合的技术可以用于将导电孔阵列与第一电源层和第一地平面层耦合。

在本公开中，上述操作还包括在第一电源层上设置第一连接孔，第一连接孔的位置与电源导电孔的位置对应；在第一地平面层上设置第二连接孔，第二连接孔的位置与地平面导电孔的位置对应。

为了便于理解导电孔阵列电容的制造工艺，本公开提出一种示例进行说明：在生成第一电源层后，先在第一电源层上采用激光技术打第一连接孔，然后在第一电源层上叠设第一介质层，在生成第一介质层后，采用激光技术打电源孔和地平面孔，在电源孔和地平面孔内镀导电层，以生成电源导电孔和地平面导电孔，且在打电源孔时，电源孔的位置与第一连接孔对应；在第一介质层设置好导电孔阵列后，在第一介质层上叠设第一地平面层，在生成第一地平面层后，采用激光技术打第二连接孔，且第二连接孔的位置与地平面孔的位置对应。

图11示意性地示出了上述导电孔阵列电容100的另一种制备方法400的流程图。在图10的基础上，方法400还包括：

在403处，方法400可以包括将导电孔阵列电容设置在芯片的基板内。任何适合的技术可以用于将导电孔阵列电容设置在芯片的基板内。

在404处，方法400可以包括将导电孔阵列电容设置在芯片的晶片的第一表面，第一表面为远离芯片的基板的面，晶片与基板耦合。任何适合的技术可以用于将导电孔阵列电容设置在芯片的晶片的第一表面。

图12示意性地示出了上述芯片10的制备方法500的流程图。

在501处，方法500可以包括层叠设置与电源网络耦合的第一电源层、设置有导电孔阵列的第一介质层和与地平面网络耦合的第一地平面层。任何适合的技术可以用于层叠设置与电源网络耦合的第一电源层、设置有导电孔阵列的第一介质层和与地平面网络耦合的第一地平面层。

在502处，方法500可以包括将导电孔阵列与第一电源层和第一地平面层耦合。任何适合的技术可以用于将导电孔阵列与第一电源层和第一地平面层耦合。

图13示意性地示出了上述芯片10的另一种制备方法500的流程图。在图12的基础上，方法500还包括：

在503处，方法500可以包括在基板上层叠设置第二电源层、第二地平面层、第一电源层、第一介质层和第一地平面层。任何适合的技术可以用于在基板上层叠设置第二电源层、第二地平面层、第一电源层、第一介质层和第一地平面层。

在504处，方法500可以包括在基板上层叠设置第一电源层时，在第一电源层上设置第一连接孔。任何适合的技术可以用于在基板上层叠设置第一电源层时，在第一电源层上设置第一连接孔。

在505处，方法500可以包括在基板上层叠设置第一地平面层时，在第一地平面层上设置第二连接孔。任何适合的技术可以用于在基板上层叠设置第一地平面层时，在第一地平面层上设置第二连接孔。

在506处，方法500可以包括在基板上层叠设置第二电源层时，在第二电源层上设置第三连接孔。任何适合的技术可以用于在基板上层叠设置第二电源层时，在第二电源层上设置第三连接孔。

在507处，方法500可以包括通过第三连接孔与第一连接孔将第一电源层与第二电源层耦合。任何适合的技术可以用于通过第三连接孔与第一连接孔将第一电源层与第二电源层耦合。

在508处，方法500可以包括在基板上层叠设置第二地平面层时，在第二地平面层上设置第四连接孔。任何适合的技术可以用于在基板上层叠设置第二地平面层时，在第二地平面层上设置第四连接孔。

在509处，方法500可以包括通过第四连接孔与第二连接孔将第一地平面层与第二地平面层耦合。任何适合的技术可以用于通过第四连接孔与第二连接孔将第一地平面层与第二地平面层耦合。

图14示意性地示出了上述芯片10的另一种制备方法500的流程图。在图12的基础上，方法500还包括：

在510处，方法500可以包括制备晶片，并在制备晶片的过程中在晶片内层叠设置第三电源层和第三地平面层。任何适合的技术可以用于在制备晶片的过程中在晶片内层叠设置第三电源层和第三地平面层。

在511处，方法500可以包括在晶片上层叠设置第三电源层时，在第三电源层上设置第五连接孔。任何适合的技术可以用于在晶片上层叠设置第三电源层时，在第三电源层上设置第五连接孔。

在512处，方法500可以包括在晶片上层叠设置第三地平面层时，在第三地平面层上设置第六连接孔。任何适合的技术可以用于在晶片上层叠设置第三地平面层时，在第三地平面层上设置第六连接孔。

在513处，方法500可以包括在封装的过程中，将晶片与基板耦合。任何适合的技术可以用于将晶片与基板耦合。

在514处，方法500可以包括将导电孔阵列电容设置在晶片的第一表面，第一表面为远离基板的面。任何适合的技术可以用于将导电孔阵列电容设置在晶片的第一表面，第一表面为远离基板的面。

在515处，方法500可以包括在层叠设置第一电源层时，在第一电源层上设置第一连接孔。任何适合的技术可以用于在层叠设置第一电源层时，在第一电源层上设置第一连接孔。

在516处，方法500可以包括通过第一连接孔与第五连接孔将第一电源层与第三电源层耦合。任何适合的技术可以用于通过第一连接孔与第五连接孔将第一电源层与第三电源层耦合。

在517处，方法500可以包括在层叠设置第一地平面层时，在第一地平面层上设置第二连接孔。任何适合的技术可以用于在层叠设置第一地平面层时，在第一地平面层上设置第二连接孔。

在518处，方法500可以包括通过第二连接孔与第六连接孔将第一地平面层与第三地平面层耦合。任何适合的技术可以用于通过第二连接孔与第六连接孔将第一地平面层与第三地平面层耦合。

根据本公开的另一方面，还提供了一种电子设备，该电子设备包括上述的芯片10。在一些使用场景下，该电子设备的产品形式是便携式电子设备，例如智能手机、平板电脑、VR设备等；在一些使用场景下，该电子设备的产品形式是个人电脑、游戏主机、工作站、服务器等。

基于上述方案，导电孔阵列电容可以替换EC设置在基板内，由于导电孔阵列电容基于基板材质和工艺生成，与EC的制造工艺和材质是不同的，导电孔阵列电容的厚度小于EC的厚度，可减小芯片的厚度；同时，导电孔阵列电容的材质与基板一样，两者具有相同的热膨胀系数，对芯片的可靠性没有影响。导电孔阵列电容也不影响DSC、LSC的设置，通过导电孔阵列电容、DSC和LSC，可以进一步消除芯片电源的噪声，为芯片提供稳定而“干净”的电源。

尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。

显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (24)

1.一种导电孔阵列电容，其中，包括第一电源层、第一地平面层和第一介质层，所述第一介质层夹设在所述第一电源层和所述第一地平面层之间；

所述第一介质层中设置有导电孔阵列，所述导电孔阵列与所述第一电源层和所述第一地平面层耦合；

所述第一电源层用于与芯片的电源网络耦合，所述第一地平面层用于与所述芯片的地平面网络耦合。

2.根据权利要求1所述的导电孔阵列电容，其中，所述导电孔阵列电容设置在所述芯片的基板内，所述第一电源层与第二电源层连接，所述第一地平面层与第二地平面层连接；所述电源网络包括所述第二电源层，所述地平面网络包括所述第二地平面层，所述第二电源层和所述第二地平面层均设置在所述基板内。

3.根据权利要求1所述的导电孔阵列电容，其中，所述导电孔阵列电容设置在所述芯片的晶片的第一表面，所述第一电源层与第三电源层连接，所述第一地平面层与第三地平面层连接；所述电源网络包括所述第三电源层，所述地平面网络包括所述第三地平面层，所述第三电源层和所述第三地平面层均设置在所述晶片内，所述晶片与所述芯片的基板耦合，所述第一表面为远离所述基板的面。

4.根据权利要求1所述的导电孔阵列电容，其中，所述导电孔阵列包括第一导电孔单元和第二导电孔单元，所述第一导电孔单元和所述第二导电孔单元沿第一方向交错排布。

5.根据权利要求4所述的导电孔阵列电容，其中，所述第一导电孔单元和所述第二导电孔单元均包括沿第二方向交错排布的电源导电孔和地平面导电孔；

所述第一导电孔单元中的电源导电孔排布在奇数位，所述第一导电孔单元中的地平面导电孔排布在偶数位；

所述第二导电孔单元中的电源导电孔排布在偶数位，所述第二导电孔单元中的地平面导电孔排布在奇数位。

6.根据权利要求4所述的导电孔阵列电容，其中，所述第一导电孔单元包括多个电源导电孔，且所述多个电源导电孔沿第二方向排布；

所述第二导电孔单元包括多个地平面导电孔，且所述多个地平面导电孔沿所述第二方向排布。

7.根据权利要求5或6所述的导电孔阵列电容，其中，所述电源导电孔与所述第一电源层耦合，且所述电源导电孔向所述第一介质层厚度方向延伸。

8.根据权利要求5或6所述的导电孔阵列电容，其中，所述地平面导电孔与所述第一地平面层耦合，且所述地平面导电孔向所述第一介质层厚度方向延伸。

9.根据权利要求5或6所述的导电孔阵列电容，其中，所述电源导电孔和所述地平面导电孔的数量与所述导电孔阵列电容的容值呈正比。

10.一种导电孔阵列电容制备方法，其中，所述导电孔阵列电容包括第一电源层、第一地平面层和第一介质层，所述方法包括：

层叠设置与芯片的电源网络耦合的第一电源层、设置有导电孔阵列的第一介质层和与所述芯片的地平面网络耦合的第一地平面层；

将所述导电孔阵列与所述第一电源层和所述第一地平面层耦合。

11.根据权利要求10所述的方法，其中，所述方法还包括：

将所述导电孔阵列电容设置在所述芯片的基板内。

12.根据权利要求10所述的方法，其中，所述方法还包括：

将所述导电孔阵列电容设置在所述芯片的晶片的第一表面，所述第一表面为远离所述芯片的基板的面，所述晶片与所述基板耦合。

13.根据权利要求10所述的方法，其中，所述导电孔阵列包括第一导电孔单元和第二导电孔单元，所述方法还包括：

将所述第一导电孔单元和所述第二导电孔单元沿第一方向交错排布。

14.根据权利要求13所述的方法，其中，所述第一导电孔单元和所述第二导电孔单元均包括电源导电孔和地平面导电孔，所述方法还包括：

将所述第一导电孔单元中的电源导电孔和地平面导电孔沿第二方向交错排布；且

将所述第一导电孔单元中的电源导电孔排布在奇数位；且

将所述第一导电孔单元中的地平面导电孔排布在偶数位；

将所述第二导电孔单元中的电源导电孔和地平面导电孔沿所述第二方向交错排布；且

将所述第二导电孔单元中的电源导电孔排布在偶数位；且

将所述第二导电孔单元中的地平面导电孔排布在奇数位。

15.根据权利要求13所述的方法，其中，所述第一导电孔单元包括多个电源导电孔，所述第二导电孔单元包括多个地平面导电孔，所述方法还包括：

将所述多个电源导电孔沿第二方向排布；

将所述多个地平面导电孔沿所述第二方向排布。

16.根据权利要求14或15所述的方法，其中，所述方法还包括：

在所述第一介质层叠设于所述第一电源层或所述第一地平面层上后，沿所述第一介质层厚度方向在所述第一介质层设置电源孔和地平面孔；

在所述电源孔和所述地平面孔中镀上导电层，以生成所述电源导电孔和所述地平面导电孔。

17.根据权利要求16所述的方法，其中，所述导电孔阵列与所述第一电源层和所述第一地平面层耦合的步骤包括：

在所述第一电源层上设置第一连接孔，所述第一连接孔的位置与所述电源导电孔的位置对应；

在所述第一地平面层上设置第二连接孔，所述第二连接孔的位置与所述地平面导电孔的位置对应。

18.一种芯片，其中，包括电源网络、地平面网络和如权利要求1-9任一项所述的导电孔阵列电容。

19.根据权利要求18所述的芯片，其中，所述导电孔阵列电容设置在所述芯片的晶片第一表面，在所述导电孔阵列电容的第二表面上设置芯片面电容，所述第二表面为远离所述晶片的面。

20.一种芯片制备方法，其中，所述芯片包括导电孔阵列电容、电源网络和地平面网络，所述导电孔阵列电容包括第一电源层、第一地平面层和第一介质层，所述方法包括：

层叠设置与所述电源网络耦合的第一电源层、设置有导电孔阵列的第一介质层和与所述地平面网络耦合的第一地平面层；

将所述导电孔阵列与所述第一电源层和所述第一地平面层耦合。

21.根据权利要求20所述的方法，其中，所述芯片还包括基板，所述电源网络包括第二电源层，所述地平面网络包括第二地平面层，所述方法还包括：

在所述基板上层叠设置所述第二电源层、所述第二地平面层、所述第一电源层、所述第一介质层和所述第一地平面层；

在所述基板上层叠设置所述第一电源层时，在所述第一电源层上设置第一连接孔；

在所述基板上层叠设置所述第一地平面层时，在所述第一地平面层上设置第二连接孔；

在所述基板上层叠设置所述第二电源层时，在所述第二电源层上设置第三连接孔；

通过所述第三连接孔与所述第一连接孔将所述第一电源层与所述第二电源层耦合；

在所述基板上层叠设置所述第二地平面层时，在所述第二地平面层上设置第四连接孔；

通过所述第四连接孔与所述第二连接孔将所述第一地平面层与所述第二地平面层耦合。

22.根据权利要求20所述的方法，其中，所述芯片还包括晶片和基板，所述电源网络包括第三电源层，所述地平面网络包括第三地平面层，所述方法还包括：

制备晶片，并在制备晶片的过程中在所述晶片内层叠设置所述第三电源层和所述第三地平面层；以及

在所述晶片上层叠设置所述第三电源层时，在所述第三电源层上设置第五连接孔；

在所述晶片上层叠设置所述第三地平面层时，在所述第三地平面层上设置第六连接孔；

在封装的过程中，将所述晶片与所述基板耦合；以及

将所述导电孔阵列电容设置在所述晶片的第一表面，所述第一表面为远离所述基板的面；

在层叠设置所述第一电源层时，在所述第一电源层上设置第一连接孔；

通过所述第一连接孔与所述第五连接孔将所述第一电源层与所述第三电源层耦合；

在层叠设置所述第一地平面层时，在所述第一地平面层上设置第二连接孔；

通过所述第二连接孔与所述第六连接孔将所述第一地平面层与所述第三地平面层耦合。

23.根据权利要求22所述的方法，其中，所述方法还包括：

将芯片面电容设置在所述导电孔阵列电容的第二表面，所述第二表面为远离所述晶片的面。

24.一种电子设备，其中，包括权利要求18所述的芯片。

Images