JPH06267790A - 積層貫通型コンデンサアレイ - Google Patents
積層貫通型コンデンサアレイInfo
- Publication number
- JPH06267790A JPH06267790A JP4196596A JP19659692A JPH06267790A JP H06267790 A JPH06267790 A JP H06267790A JP 4196596 A JP4196596 A JP 4196596A JP 19659692 A JP19659692 A JP 19659692A JP H06267790 A JPH06267790 A JP H06267790A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- sheet
- ceramic dielectric
- holes
- dielectric sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 クロストークを生じることなく高周波ノイズ
を除去し高密度に回路基板に実装して電子機器を小型化
できかつリードインダクタンスを生じにくい。 【構成】 誘電体シート２０を間にして誘電体シート１
０と３０を積層して一体化した積層体５０に線路Ｌ1〜
Ｌ3が通る複数の貫通孔１１ａ〜３１ｃを設ける。シー
ト１０の隣合う貫通孔のいずれか一方の貫通孔１１ａ，
１１ｃ周囲には線路に接続される内部導体１２ａ，１２
ｃを形成し、シート２０の表面には貫通孔２１ａ〜２１
ｃと絶縁される間隔２２ａ〜２２ｃを有する接地導体２
３をその外周部にかけて形成する。シート３０の表面に
は貫通孔１１ｂに連通する貫通孔３１ｂ周囲に線路に接
続される内部導体３２を形成する。シート２０及び３０
を介して内部導体と接地導体との間でキャパシタンスを
形成するように構成し、積層体側面に露出した接地導体
に接続する外部電極６０を側面に形成する。
を除去し高密度に回路基板に実装して電子機器を小型化
できかつリードインダクタンスを生じにくい。 【構成】 誘電体シート２０を間にして誘電体シート１
０と３０を積層して一体化した積層体５０に線路Ｌ1〜
Ｌ3が通る複数の貫通孔１１ａ〜３１ｃを設ける。シー
ト１０の隣合う貫通孔のいずれか一方の貫通孔１１ａ，
１１ｃ周囲には線路に接続される内部導体１２ａ，１２
ｃを形成し、シート２０の表面には貫通孔２１ａ〜２１
ｃと絶縁される間隔２２ａ〜２２ｃを有する接地導体２
３をその外周部にかけて形成する。シート３０の表面に
は貫通孔１１ｂに連通する貫通孔３１ｂ周囲に線路に接
続される内部導体３２を形成する。シート２０及び３０
を介して内部導体と接地導体との間でキャパシタンスを
形成するように構成し、積層体側面に露出した接地導体
に接続する外部電極６０を側面に形成する。
Description
【０００１】
【産業上の利用分野】本発明は、ノイズフィルタとして
用いられる積層貫通型コンデンサアレイに関する。更に
詳しくは貫通孔を通る信号線路間のクロストークを防止
するに適した積層貫通型コンデンサアレイに関するもの
である。
用いられる積層貫通型コンデンサアレイに関する。更に
詳しくは貫通孔を通る信号線路間のクロストークを防止
するに適した積層貫通型コンデンサアレイに関するもの
である。
【０００２】
【従来の技術】コンピュータ等のデジタル機器では、信
号線路に高周波のノイズが混入すると誤動作を生じ易
く、しかも他の電子機器等に障害をもたらす恐れのある
不要な電磁波を配線から放射する問題点がある。このた
め、信号線路にはコンデンサ素子を用いた高周波ノイズ
を除去するノイズフィルタが多用されている。この種の
ノイズフィルタとしては、単板コンデンサ、積層型コン
デンサ、貫通型コンデンサ、貫通型コンデンサアレイ等
がある。単板コンデンサ、積層チップコンデンサ及び貫
通型コンデンサはそれぞれ１つの信号線路に対して１個
用いられ、複数のコンデンサを内蔵した貫通型コンデン
サアレイは単品で複数の信号線路に対して用いられる。
号線路に高周波のノイズが混入すると誤動作を生じ易
く、しかも他の電子機器等に障害をもたらす恐れのある
不要な電磁波を配線から放射する問題点がある。このた
め、信号線路にはコンデンサ素子を用いた高周波ノイズ
を除去するノイズフィルタが多用されている。この種の
ノイズフィルタとしては、単板コンデンサ、積層型コン
デンサ、貫通型コンデンサ、貫通型コンデンサアレイ等
がある。単板コンデンサ、積層チップコンデンサ及び貫
通型コンデンサはそれぞれ１つの信号線路に対して１個
用いられ、複数のコンデンサを内蔵した貫通型コンデン
サアレイは単品で複数の信号線路に対して用いられる。
【０００３】しかし、上記単板コンデンサ、積層チップ
コンデンサ、貫通型コンデンサ、及び貫通型コンデンサ
アレイには、次に述べる欠点がある。 単板コンデンサは、１枚のディスク状のコンデンサ
素子の両面に外部電極をそれぞれ設け、そこに一対のリ
ード線を接続している。単板コンデンサはこの構造に起
因して回路基板への高密度の実装が妨げられ、電子機器
を小型化しにくい。また回路基板に実装する時にリード
線を含むことから、図９に示すようにこの単板コンデン
サを接続した回路はＬＣ直列共振回路に近似して、ある
周波数以上ではノイズフィルタとして機能しなくなる。 積層チップコンデンサは、１つのシート外周辺まで
延びこのシート外周辺と反対側のシート外周辺とは間隔
をあけてシート表面に内部電極が形成された角形のセラ
ミックシート２枚を一組とし、これら２枚のセラミック
シートを内部電極の延びたシート外周辺がそれぞれ反対
側になるように重ね合せ、この重ね合せた一組のセラミ
ックシートを複数組積層し一体化してなる積層体と、積
層体の両側面にそれぞれ露出した内部電極に接続して形
成された一対の外部電極とを備える。積層チップコンデ
ンサは、単板コンデンサと比べて回路基板により高密度
に実装できるものの、コンデンサの内部電極や接地点ま
での配線の引き回しが避けられない。このため、このコ
ンデンサを含む回路は単板コンデンサと同様に図９に示
すＬＣ直列共振回路に近似して、ある周波数以上ではノ
イズフィルタとして機能しなくなる。
コンデンサ、貫通型コンデンサ、及び貫通型コンデンサ
アレイには、次に述べる欠点がある。 単板コンデンサは、１枚のディスク状のコンデンサ
素子の両面に外部電極をそれぞれ設け、そこに一対のリ
ード線を接続している。単板コンデンサはこの構造に起
因して回路基板への高密度の実装が妨げられ、電子機器
を小型化しにくい。また回路基板に実装する時にリード
線を含むことから、図９に示すようにこの単板コンデン
サを接続した回路はＬＣ直列共振回路に近似して、ある
周波数以上ではノイズフィルタとして機能しなくなる。 積層チップコンデンサは、１つのシート外周辺まで
延びこのシート外周辺と反対側のシート外周辺とは間隔
をあけてシート表面に内部電極が形成された角形のセラ
ミックシート２枚を一組とし、これら２枚のセラミック
シートを内部電極の延びたシート外周辺がそれぞれ反対
側になるように重ね合せ、この重ね合せた一組のセラミ
ックシートを複数組積層し一体化してなる積層体と、積
層体の両側面にそれぞれ露出した内部電極に接続して形
成された一対の外部電極とを備える。積層チップコンデ
ンサは、単板コンデンサと比べて回路基板により高密度
に実装できるものの、コンデンサの内部電極や接地点ま
での配線の引き回しが避けられない。このため、このコ
ンデンサを含む回路は単板コンデンサと同様に図９に示
すＬＣ直列共振回路に近似して、ある周波数以上ではノ
イズフィルタとして機能しなくなる。
【０００４】 貫通型コンデンサは、例えばディスク
状のコンデンサ素子の中央に信号線路が通る貫通孔をあ
け、コンデンサ素子の片面の貫通孔周縁に信号線路に接
続する第１導体を形成し、コンデンサ素子の他面及びそ
の外周面に第１導体と間隔をあけて接地用の第２導体層
を形成し、コンデンサ素子を介して第１導体層と第２導
体層との間でキャパシタンスを形成するように構成され
る。貫通型コンデンサは、単板コンデンサや積層チップ
コンデンサのように回路基板に実装する時にリード線や
配線を引き回す必要がなく、図８に示す理想の回路に近
づけることができる。しかし、貫通型コンデンサはその
構造に起因して回路基板への高密度の実装が妨げられ、
電子機器を小型化しにくい。また実装に手間がかかるた
め実装コストの上昇を招いている。 貫通型コンデンサアレイは、例えば方形状のコンデ
ンサ素子にそれぞれ信号線路が通る複数の貫通孔をあ
け、コンデンサ素子の片面の各貫通孔の周縁に信号線路
に接続する第１導体をそれぞれ形成し、コンデンサ素子
の他面及びその外周面に第１導体と間隔をあけて接地用
の第２導体層を形成し、コンデンサ素子を介して第１導
体層と第２導体層との間でキャパシタンスを形成するよ
うに構成される。貫通型コンデンサアレイは、貫通型コ
ンデンサと同様の理由で図８に示す理想の回路に近づけ
ることができ、貫通型コンデンサが有する欠点、即ち高
密度化の困難性と実装コストの上昇の問題点を解消す
る。しかし、この貫通型コンデンサアレイでは隣接して
配設された複数の貫通孔のそれぞれにリード線等の導体
が通るため、貫通孔の間隔をあまりに狭めてそれぞれの
第１導体の間隔を狭めるとリード線等の信号線路に高周
波信号が流れたときに、配線間に存在する浮遊キャパシ
タンスのために、所定の周波数以上のノイズが伝搬さ
れ、クロストークを生じ易い。このため、高密度化には
クロストーク防止の観点から一定の制限があった。
状のコンデンサ素子の中央に信号線路が通る貫通孔をあ
け、コンデンサ素子の片面の貫通孔周縁に信号線路に接
続する第１導体を形成し、コンデンサ素子の他面及びそ
の外周面に第１導体と間隔をあけて接地用の第２導体層
を形成し、コンデンサ素子を介して第１導体層と第２導
体層との間でキャパシタンスを形成するように構成され
る。貫通型コンデンサは、単板コンデンサや積層チップ
コンデンサのように回路基板に実装する時にリード線や
配線を引き回す必要がなく、図８に示す理想の回路に近
づけることができる。しかし、貫通型コンデンサはその
構造に起因して回路基板への高密度の実装が妨げられ、
電子機器を小型化しにくい。また実装に手間がかかるた
め実装コストの上昇を招いている。 貫通型コンデンサアレイは、例えば方形状のコンデ
ンサ素子にそれぞれ信号線路が通る複数の貫通孔をあ
け、コンデンサ素子の片面の各貫通孔の周縁に信号線路
に接続する第１導体をそれぞれ形成し、コンデンサ素子
の他面及びその外周面に第１導体と間隔をあけて接地用
の第２導体層を形成し、コンデンサ素子を介して第１導
体層と第２導体層との間でキャパシタンスを形成するよ
うに構成される。貫通型コンデンサアレイは、貫通型コ
ンデンサと同様の理由で図８に示す理想の回路に近づけ
ることができ、貫通型コンデンサが有する欠点、即ち高
密度化の困難性と実装コストの上昇の問題点を解消す
る。しかし、この貫通型コンデンサアレイでは隣接して
配設された複数の貫通孔のそれぞれにリード線等の導体
が通るため、貫通孔の間隔をあまりに狭めてそれぞれの
第１導体の間隔を狭めるとリード線等の信号線路に高周
波信号が流れたときに、配線間に存在する浮遊キャパシ
タンスのために、所定の周波数以上のノイズが伝搬さ
れ、クロストークを生じ易い。このため、高密度化には
クロストーク防止の観点から一定の制限があった。
【０００５】この貫通型コンデンサアレイの欠点を解消
するために、隣接する各コンデンサ間、即ち隣接する導
体間の誘電体基板にスリットを形成し、各コンデンサ間
の浮遊キャパシタンスをなくすことにより、クロストー
クをなくした貫通型コンデンサアレイが開示されている
（実開昭６１−４４２０）。
するために、隣接する各コンデンサ間、即ち隣接する導
体間の誘電体基板にスリットを形成し、各コンデンサ間
の浮遊キャパシタンスをなくすことにより、クロストー
クをなくした貫通型コンデンサアレイが開示されている
（実開昭６１−４４２０）。
【０００６】
【発明が解決しようとする課題】しかし、上記貫通型コ
ンデンサアレイはスリットの形成のために製造コストが
上昇するとともに、アレイ自体の強度が低下し易く、し
かも導体間にスリットを形成しただけでは未だ十分にク
ロストークを防止できない不具合があった。
ンデンサアレイはスリットの形成のために製造コストが
上昇するとともに、アレイ自体の強度が低下し易く、し
かも導体間にスリットを形成しただけでは未だ十分にク
ロストークを防止できない不具合があった。
【０００７】本発明の目的は、リード線を有しないた
め、高密度に回路基板に実装しても電子機器を小型化で
き、かつリードインダクタンスを生じにくい積層貫通型
コンデンサアレイを提供することにある。本発明の別の
目的は、高周波ノイズを除去し、より高密度に実装して
も各線路を流れる信号の他の線路へのクロストークを確
実に防止できる積層貫通型コンデンサアレイを提供する
ことにある。本発明の更に別の目的は、強度低下の恐れ
がなく、安価に製造及び実装し得る積層貫通型コンデン
サアレイを提供することにある。
め、高密度に回路基板に実装しても電子機器を小型化で
き、かつリードインダクタンスを生じにくい積層貫通型
コンデンサアレイを提供することにある。本発明の別の
目的は、高周波ノイズを除去し、より高密度に実装して
も各線路を流れる信号の他の線路へのクロストークを確
実に防止できる積層貫通型コンデンサアレイを提供する
ことにある。本発明の更に別の目的は、強度低下の恐れ
がなく、安価に製造及び実装し得る積層貫通型コンデン
サアレイを提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明の構成を図１、図５及び図６に基づいて説明す
る。なお、図１は説明を容易にするためにセラミックシ
ート部分を厚さ方向に拡大して示している。本発明の積
層貫通型コンデンサアレイは、第２セラミック誘電体シ
ート２０を中間シートとして第１セラミック誘電体シー
ト１０と第３セラミック誘電体シート３０とを積層して
一体化され、一体化された第１、第２及び第３セラミッ
ク誘電体シート１０，２０及び３０に線路Ｌ1，Ｌ2，Ｌ
3がそれぞれ通る３個以上の第１貫通孔１１ａ，１１
ｂ，１１ｃ、第２貫通孔２１ａ，２１ｂ，２１ｃ及び第
３貫通孔３１ａ，３１ｂ，３１ｃがそれぞれ設けられた
積層体５０を含む。第１セラミック誘電体シート１０
は、隣合う第１貫通孔のいずれか一方のシート表面の第
１貫通孔１１ａ，１１ｃ周囲に形成されかつ線路Ｌ1，
Ｌ3に接続される第１内部導体１２ａ，１２ｃを備え
る。また第２セラミック誘電体シート２０は、第２貫通
孔とそれぞれ電気的に絶縁される間隔２２ａ，２２ｂ，
２２ｃを有しシート表面にその外周部にかけて形成され
た接地導体２３を備える。また第３セラミック誘電体シ
ート３０は、第１貫通孔のうち孔周囲に第１内部導体の
形成されない第１貫通孔１１ｂに連通する第３貫通孔３
１ｂの周囲に形成されかつ線路Ｌ2に接続される第２内
部導体３２を備える。更に第２セラミック誘電体シート
２０を介して第１内部導体１２ａ，１２ｃと接地導体２
３との間でかつ第３セラミック誘電体シート３０を介し
て第２内部導体３２と接地導体２３との間でそれぞれキ
ャパシタンスを形成するように構成され、積層体５０の
側面には露出した接地導体２３に接続する外部電極６０
がこの側面に形成される。なお、積層体５０の最上層に
シート表面に導体の形成されない第４セラミック誘電体
シート４０を積層して一体化し、一体化した第１、第
２、第３及び第４セラミック誘電体シート１０〜４０に
線路Ｌ1，Ｌ2，Ｌ3がそれぞれ通る複数の第１、第２及
び第３貫通孔１１ａ，１１ｂ，１１ｃ，２１ａ，２１
ｂ，２１ｃ，３１ａ，３１ｂ，３１ｃをそれぞれ設ける
ことがコンデンサアレイの信頼性を向上する上で好まし
い。
の本発明の構成を図１、図５及び図６に基づいて説明す
る。なお、図１は説明を容易にするためにセラミックシ
ート部分を厚さ方向に拡大して示している。本発明の積
層貫通型コンデンサアレイは、第２セラミック誘電体シ
ート２０を中間シートとして第１セラミック誘電体シー
ト１０と第３セラミック誘電体シート３０とを積層して
一体化され、一体化された第１、第２及び第３セラミッ
ク誘電体シート１０，２０及び３０に線路Ｌ1，Ｌ2，Ｌ
3がそれぞれ通る３個以上の第１貫通孔１１ａ，１１
ｂ，１１ｃ、第２貫通孔２１ａ，２１ｂ，２１ｃ及び第
３貫通孔３１ａ，３１ｂ，３１ｃがそれぞれ設けられた
積層体５０を含む。第１セラミック誘電体シート１０
は、隣合う第１貫通孔のいずれか一方のシート表面の第
１貫通孔１１ａ，１１ｃ周囲に形成されかつ線路Ｌ1，
Ｌ3に接続される第１内部導体１２ａ，１２ｃを備え
る。また第２セラミック誘電体シート２０は、第２貫通
孔とそれぞれ電気的に絶縁される間隔２２ａ，２２ｂ，
２２ｃを有しシート表面にその外周部にかけて形成され
た接地導体２３を備える。また第３セラミック誘電体シ
ート３０は、第１貫通孔のうち孔周囲に第１内部導体の
形成されない第１貫通孔１１ｂに連通する第３貫通孔３
１ｂの周囲に形成されかつ線路Ｌ2に接続される第２内
部導体３２を備える。更に第２セラミック誘電体シート
２０を介して第１内部導体１２ａ，１２ｃと接地導体２
３との間でかつ第３セラミック誘電体シート３０を介し
て第２内部導体３２と接地導体２３との間でそれぞれキ
ャパシタンスを形成するように構成され、積層体５０の
側面には露出した接地導体２３に接続する外部電極６０
がこの側面に形成される。なお、積層体５０の最上層に
シート表面に導体の形成されない第４セラミック誘電体
シート４０を積層して一体化し、一体化した第１、第
２、第３及び第４セラミック誘電体シート１０〜４０に
線路Ｌ1，Ｌ2，Ｌ3がそれぞれ通る複数の第１、第２及
び第３貫通孔１１ａ，１１ｂ，１１ｃ，２１ａ，２１
ｂ，２１ｃ，３１ａ，３１ｂ，３１ｃをそれぞれ設ける
ことがコンデンサアレイの信頼性を向上する上で好まし
い。
【０００９】
【作用】第１セラミック誘電体シート１０上の第１内部
導体１２ａ及び１２ｃと第３セラミック誘電体シート３
０の第２内部導体３２との間に、外部電極６０を介して
接地される接地導体２３を配置することにより、隣接す
る線路Ｌ1〜Ｌ3の間の浮遊キャパシタンスが低減され、
信号やノイズの線路間のクロストークを解消できる。ま
た、第２セラミック誘電体シート２０を介して第１内部
導体１２ａ，１２ｃと接地導体２３との間でかつ第３セ
ラミック誘電体シート３０を介して第２内部導体３２と
接地導体２３との間でそれぞれキャパシタンスが形成さ
れるため、線路Ｌ1，Ｌ3と通電状態にある内部導体１２
ａ，１２ｃと接地導体２３との間にかつ線路Ｌ2と通電
状態にある第２内部導体３２との間にそれぞれ電位差が
生じ、コンデンサとして機能して高周波ノイズが吸収さ
れる。
導体１２ａ及び１２ｃと第３セラミック誘電体シート３
０の第２内部導体３２との間に、外部電極６０を介して
接地される接地導体２３を配置することにより、隣接す
る線路Ｌ1〜Ｌ3の間の浮遊キャパシタンスが低減され、
信号やノイズの線路間のクロストークを解消できる。ま
た、第２セラミック誘電体シート２０を介して第１内部
導体１２ａ，１２ｃと接地導体２３との間でかつ第３セ
ラミック誘電体シート３０を介して第２内部導体３２と
接地導体２３との間でそれぞれキャパシタンスが形成さ
れるため、線路Ｌ1，Ｌ3と通電状態にある内部導体１２
ａ，１２ｃと接地導体２３との間にかつ線路Ｌ2と通電
状態にある第２内部導体３２との間にそれぞれ電位差が
生じ、コンデンサとして機能して高周波ノイズが吸収さ
れる。
【００１０】
【実施例】次に本発明の実施例を説明する。本発明はこ
の実施例に限られるものではない。先ず、厚さ約３０μ
ｍの誘電体グリーンシートを多数枚用意した。この誘電
体グリーンシートはポリエステルベースシートの上面に
例えばチタン酸バリウム系のＪＩＳ−Ｒ特性を有する誘
電体スラリーをドクターブレード法によりコーティング
した後、乾燥して形成される。これらのグリーンシート
のうち、ある１群を第１セラミックグリーンシートと
し、別の群を第２セラミックグリーンシートとし、更に
別の群を第３セラミックグリーンシートとした。次いで
第１セラミックグリーンシートと、第２セラミックグリ
ーンシートと、第３セラミックグリーンシートの各表面
にそれぞれ別々のパターンでＰｄを主成分とする導電性
ペーストをスクリーン印刷し、８０℃で４分間乾燥し
た。即ち、図５に示すように第１セラミックグリーンシ
ート１０には、円中心で約５．０ｍｍの間隔をあけて２
つの小円の第１内部導体１２ａ，１２ｃが印刷形成され
る。また第２セラミックグリーンシート２０には、３つ
の小円部分２２ａ，２２ｂ，２２ｃを除いて接地導体２
３がシート外周部にかけて印刷形成される。小円部分２
２ａ，２２ｂ，２２ｃは円中心で約２．５ｍｍの等間隔
に設けられる。更に第３セラミックグリーンシート３０
には、シート中心に小円の第２内部導体３２が形成され
る。
の実施例に限られるものではない。先ず、厚さ約３０μ
ｍの誘電体グリーンシートを多数枚用意した。この誘電
体グリーンシートはポリエステルベースシートの上面に
例えばチタン酸バリウム系のＪＩＳ−Ｒ特性を有する誘
電体スラリーをドクターブレード法によりコーティング
した後、乾燥して形成される。これらのグリーンシート
のうち、ある１群を第１セラミックグリーンシートと
し、別の群を第２セラミックグリーンシートとし、更に
別の群を第３セラミックグリーンシートとした。次いで
第１セラミックグリーンシートと、第２セラミックグリ
ーンシートと、第３セラミックグリーンシートの各表面
にそれぞれ別々のパターンでＰｄを主成分とする導電性
ペーストをスクリーン印刷し、８０℃で４分間乾燥し
た。即ち、図５に示すように第１セラミックグリーンシ
ート１０には、円中心で約５．０ｍｍの間隔をあけて２
つの小円の第１内部導体１２ａ，１２ｃが印刷形成され
る。また第２セラミックグリーンシート２０には、３つ
の小円部分２２ａ，２２ｂ，２２ｃを除いて接地導体２
３がシート外周部にかけて印刷形成される。小円部分２
２ａ，２２ｂ，２２ｃは円中心で約２．５ｍｍの等間隔
に設けられる。更に第３セラミックグリーンシート３０
には、シート中心に小円の第２内部導体３２が形成され
る。
【００１１】スクリーン印刷した第２セラミックグリー
ンシート２０を中間シートとして第１セラミックグリー
ンシート１０と第３セラミックグリーンシート３０を交
互に複数枚積層し、最上層には導電性ペーストを全く印
刷していない第４セラミックグリーンシート４０を重ね
合わせた。この積層体を熱圧着して一体化した後、２つ
の第１内部導体１２ａ，１２ｃ、第２内部導体３２及び
小円部分２２ａ，２２ｂ，２２ｃの各中心位置に直径が
約１ｍｍの第１貫通孔１１ａ〜１１ｃ、第２貫通孔２１
ａ〜２１ｃ及び第３貫通孔３１ａ〜３１ｃを穿設した。
これにより、第１内部導体１２ａ，１２ｃは第１貫通孔
１１ａ，１１ｃに臨み、第２内部導体３２は第３貫通孔
３１ｂに臨み、接地導体２３は第２貫通孔２１ａ〜２１
ｃと間隔２２ａ〜２２ｃをあけて設けられる。
ンシート２０を中間シートとして第１セラミックグリー
ンシート１０と第３セラミックグリーンシート３０を交
互に複数枚積層し、最上層には導電性ペーストを全く印
刷していない第４セラミックグリーンシート４０を重ね
合わせた。この積層体を熱圧着して一体化した後、２つ
の第１内部導体１２ａ，１２ｃ、第２内部導体３２及び
小円部分２２ａ，２２ｂ，２２ｃの各中心位置に直径が
約１ｍｍの第１貫通孔１１ａ〜１１ｃ、第２貫通孔２１
ａ〜２１ｃ及び第３貫通孔３１ａ〜３１ｃを穿設した。
これにより、第１内部導体１２ａ，１２ｃは第１貫通孔
１１ａ，１１ｃに臨み、第２内部導体３２は第３貫通孔
３１ｂに臨み、接地導体２３は第２貫通孔２１ａ〜２１
ｃと間隔２２ａ〜２２ｃをあけて設けられる。
【００１２】図６に示される貫通孔が設けられた積層体
５０を１３００℃で約１時間焼成して厚さ約１ｍｍの焼
結体を得た。図６に示すようにこの焼結体をバレル研磨
して焼結体の周囲側面に接地導体２３を露出させた。次
いで接地導体２３が露出した焼結体の周囲側面にＡｇを
主成分とする導電性ペーストを塗布し、更に第１貫通孔
１１ａ〜１１ｃ、第２貫通孔２１ａ〜２１ｃ、第３貫通
孔３１ａ〜３１ｃ及び第４貫通孔４１ａ〜４１ｃの各孔
壁に同一の導電性ペーストを塗布した後、これらを一括
して焼付け、焼結体の周囲側面に外部電極６０を、各孔
壁に導体層５１ａ，５１ｂ，５１ｃをそれぞれ形成した
（図７）。これにより導体層５１ａ，５１ｂ，５１ｃが
それぞれ第１内部導体１２ａ，１２ｃ及び第２内部導体
３２に、また接地導体２３が外部電極６０にそれぞれ電
気的に接続された積層貫通型コンデンサアレイが得られ
た。
５０を１３００℃で約１時間焼成して厚さ約１ｍｍの焼
結体を得た。図６に示すようにこの焼結体をバレル研磨
して焼結体の周囲側面に接地導体２３を露出させた。次
いで接地導体２３が露出した焼結体の周囲側面にＡｇを
主成分とする導電性ペーストを塗布し、更に第１貫通孔
１１ａ〜１１ｃ、第２貫通孔２１ａ〜２１ｃ、第３貫通
孔３１ａ〜３１ｃ及び第４貫通孔４１ａ〜４１ｃの各孔
壁に同一の導電性ペーストを塗布した後、これらを一括
して焼付け、焼結体の周囲側面に外部電極６０を、各孔
壁に導体層５１ａ，５１ｂ，５１ｃをそれぞれ形成した
（図７）。これにより導体層５１ａ，５１ｂ，５１ｃが
それぞれ第１内部導体１２ａ，１２ｃ及び第２内部導体
３２に、また接地導体２３が外部電極６０にそれぞれ電
気的に接続された積層貫通型コンデンサアレイが得られ
た。
【００１３】この積層貫通型コンデンサアレイの特性を
調べるために、その外部電極６０を接地された金属板に
はんだ付けにより接続した。また第１貫通孔１１ａ〜１
１ｃ、第２貫通孔２１ａ〜２１ｃ、第３貫通孔３１ａ〜
３１ｃ及び第４貫通孔４１ａ〜４１ｃにそれぞれ信号線
路である金属導体Ｌ1，Ｌ2，Ｌ3を挿通し、孔壁に形成
された導体層５１ａ，５１ｂ，５１ｃにはんだ付けによ
り接続した。金属導体Ｌ1，Ｌ2，Ｌ3の一端から高周波
信号を入力し、その他端で出力信号を測定し、挿入損失
を求めた。その結果、周波数が高くなるに従って、急峻
に挿入損失が大きくなり、実施例の積層貫通型コンデン
サアレイは良好なフィルタ特性を有することが判った。
また隣接する金属導体Ｌ1とＬ2の各他端で、また金属導
体Ｌ2とＬ3の各他端で出力信号を測定して、クロストー
クの有無を調べたところ、このクロストークは検出でき
ない程小さく、従来の貫通型コンデンサアレイの測定例
と比較して非常に改善されていることが確認された。
調べるために、その外部電極６０を接地された金属板に
はんだ付けにより接続した。また第１貫通孔１１ａ〜１
１ｃ、第２貫通孔２１ａ〜２１ｃ、第３貫通孔３１ａ〜
３１ｃ及び第４貫通孔４１ａ〜４１ｃにそれぞれ信号線
路である金属導体Ｌ1，Ｌ2，Ｌ3を挿通し、孔壁に形成
された導体層５１ａ，５１ｂ，５１ｃにはんだ付けによ
り接続した。金属導体Ｌ1，Ｌ2，Ｌ3の一端から高周波
信号を入力し、その他端で出力信号を測定し、挿入損失
を求めた。その結果、周波数が高くなるに従って、急峻
に挿入損失が大きくなり、実施例の積層貫通型コンデン
サアレイは良好なフィルタ特性を有することが判った。
また隣接する金属導体Ｌ1とＬ2の各他端で、また金属導
体Ｌ2とＬ3の各他端で出力信号を測定して、クロストー
クの有無を調べたところ、このクロストークは検出でき
ない程小さく、従来の貫通型コンデンサアレイの測定例
と比較して非常に改善されていることが確認された。
【００１４】なお、第１セラミックグリーンシートと第
２セラミックグリーンシートと第３セラミックグリーン
シートの積層数は、内部導体と接地導体との間で形成さ
れる所望のキャパシタンスに応じて適宜変更することが
できる。従って第１シートと第２シートと第３シートは
各１枚ずつでもよい。ここでより確実にクロストークを
防止するためには第１内部導体を有する第１セラミック
グリーンシートと第２内部導体を有する第３セラミック
グリーンシートの間には接地導体を有する第２セラミッ
クグリーンシートを挟む必要がある。また、各シートに
あけられる貫通孔の数は３つに限らず、２つ或いは４つ
以上設けてもよい。また一列に限らず、複数列に配置し
てもよい。また、上記例では各貫通孔に通る線路とし
て、信号線路を挙げたが、電源線路、接地線路等の他の
線路に対しても本発明を適用することができる。更に、
最上層の第４セラミック誘電体シートは第３セラミック
誘電体シート上に別の保護手段を設ける場合には、特に
積層しなくてもよい。
２セラミックグリーンシートと第３セラミックグリーン
シートの積層数は、内部導体と接地導体との間で形成さ
れる所望のキャパシタンスに応じて適宜変更することが
できる。従って第１シートと第２シートと第３シートは
各１枚ずつでもよい。ここでより確実にクロストークを
防止するためには第１内部導体を有する第１セラミック
グリーンシートと第２内部導体を有する第３セラミック
グリーンシートの間には接地導体を有する第２セラミッ
クグリーンシートを挟む必要がある。また、各シートに
あけられる貫通孔の数は３つに限らず、２つ或いは４つ
以上設けてもよい。また一列に限らず、複数列に配置し
てもよい。また、上記例では各貫通孔に通る線路とし
て、信号線路を挙げたが、電源線路、接地線路等の他の
線路に対しても本発明を適用することができる。更に、
最上層の第４セラミック誘電体シートは第３セラミック
誘電体シート上に別の保護手段を設ける場合には、特に
積層しなくてもよい。
【００１５】
【発明の効果】以上述べたように、本発明によれば、信
号伝達のために用いられる信号線路の金属導体を貫通孔
に挿通して、外部電極を接地すると、第１セラミック誘
電体シートの第１内部導体と第２セラミック誘電体シー
トの接地導体との間かつ第３セラミック誘電体シートの
第２内部導体と第２セラミック誘電体シートとの接地導
体との間でキャパシタンスが形成されるため、信号線路
に侵入する高周波ノイズを除去することができ、また従
来の内部導体間のスリットを形成した貫通コンデンサア
レイと比べてより確実に浮遊キャパシタンスを除去し、
隣接する信号線路間相互のクロストークを防止すること
ができる。更に、従来のスリットを形成した貫通コンデ
ンサアレイと比較して、貫通孔の間隔を狭めて、より一
層小型で高密度化でき、強度を低下することなく安価に
製造及び実装することができる。
号伝達のために用いられる信号線路の金属導体を貫通孔
に挿通して、外部電極を接地すると、第１セラミック誘
電体シートの第１内部導体と第２セラミック誘電体シー
トの接地導体との間かつ第３セラミック誘電体シートの
第２内部導体と第２セラミック誘電体シートとの接地導
体との間でキャパシタンスが形成されるため、信号線路
に侵入する高周波ノイズを除去することができ、また従
来の内部導体間のスリットを形成した貫通コンデンサア
レイと比べてより確実に浮遊キャパシタンスを除去し、
隣接する信号線路間相互のクロストークを防止すること
ができる。更に、従来のスリットを形成した貫通コンデ
ンサアレイと比較して、貫通孔の間隔を狭めて、より一
層小型で高密度化でき、強度を低下することなく安価に
製造及び実装することができる。
【図面の簡単な説明】
【図１】本発明実施例の積層貫通型コンデンサアレイの
図７のＡ−Ａ線断面図。
図７のＡ−Ａ線断面図。
【図２】そのＢ−Ｂ線断面図。
【図３】そのＣ−Ｃ線断面図。
【図４】そのＤ−Ｄ線断面図
【図５】その積層体の分解斜視図。
【図６】その積層体を焼成した焼結体の斜視図。
【図７】その焼結体の周囲に外部電極を設けて作製され
た積層貫通型コンデンサアレイの要部破断斜視図。
た積層貫通型コンデンサアレイの要部破断斜視図。
【図８】インダクタンス成分を有しない理想的なコンデ
ンサの回路図。
ンサの回路図。
【図９】ＬＣ直列共振回路に近似したコンデンサの回路
図。
図。
１０ 第１セラミック誘電体シート（第１セラミックグ
リーンシート） １１ａ，１１ｂ，１１ｃ 第１貫通孔 １２ａ，１２ｃ 第１内部導体 ２０ 第２セラミック誘電体シート（第２セラミックグ
リーンシート） ２１ａ，２１ｂ，２１ｃ 第２貫通孔 ２２ａ，２２ｂ，２２ｃ 電気的に絶縁される間隔 ２３ 接地導体 ３０ 第３セラミック誘電体シート（第３セラミックグ
リーンシート） ３１ａ，３１ｂ，３１ｃ 第３貫通孔 ３２ 第２内部導体 ４０ 第４セラミック誘電体シート（第４セラミックグ
リーンシート） ４１ａ，４１ｂ，４１ｃ 第４貫通孔 ５０ 積層体 ５１ａ，５１ｂ，５１ｃ 導体層 ６０ 外部電極
リーンシート） １１ａ，１１ｂ，１１ｃ 第１貫通孔 １２ａ，１２ｃ 第１内部導体 ２０ 第２セラミック誘電体シート（第２セラミックグ
リーンシート） ２１ａ，２１ｂ，２１ｃ 第２貫通孔 ２２ａ，２２ｂ，２２ｃ 電気的に絶縁される間隔 ２３ 接地導体 ３０ 第３セラミック誘電体シート（第３セラミックグ
リーンシート） ３１ａ，３１ｂ，３１ｃ 第３貫通孔 ３２ 第２内部導体 ４０ 第４セラミック誘電体シート（第４セラミックグ
リーンシート） ４１ａ，４１ｂ，４１ｃ 第４貫通孔 ５０ 積層体 ５１ａ，５１ｂ，５１ｃ 導体層 ６０ 外部電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ノイズフィルタとして
用いられる積層貫通型コンデンサアレイに関する。更に
詳しくは貫通孔を通る信号線路間のクロストークを防止
するに適した積層貫通型コンデンサアレイに関するもの
である。
用いられる積層貫通型コンデンサアレイに関する。更に
詳しくは貫通孔を通る信号線路間のクロストークを防止
するに適した積層貫通型コンデンサアレイに関するもの
である。
【０００２】
【従来の技術】コンピュータ等のデジタル機器では、信
号線路に高周波のノイズが混入すると誤動作を生じ易
く、しかも他の電子機器等に障害をもたらす恐れのある
不要な電磁波を配線から放射する問題点がある。このた
め、信号線路にはコンデンサ素子を用いた高周波ノイズ
を除去するノイズフィルタが多用されている。この種の
ノイズフィルタとしては、単板コンデンサ、積層型コン
デンサ、貫通型コンデンサ、貫通型コンデンサアレイ等
がある。単板コンデンサ、積層チップコンデンサ及び貫
通型コンデンサはそれぞれ１つの信号線路に対して１個
用いられ、複数のコンデンサを内蔵した貫通型コンデン
サアレイは単品で複数の信号線路に対して用いられる。
号線路に高周波のノイズが混入すると誤動作を生じ易
く、しかも他の電子機器等に障害をもたらす恐れのある
不要な電磁波を配線から放射する問題点がある。このた
め、信号線路にはコンデンサ素子を用いた高周波ノイズ
を除去するノイズフィルタが多用されている。この種の
ノイズフィルタとしては、単板コンデンサ、積層型コン
デンサ、貫通型コンデンサ、貫通型コンデンサアレイ等
がある。単板コンデンサ、積層チップコンデンサ及び貫
通型コンデンサはそれぞれ１つの信号線路に対して１個
用いられ、複数のコンデンサを内蔵した貫通型コンデン
サアレイは単品で複数の信号線路に対して用いられる。
【０００３】しかし、上記単板コンデンサ、積層チップ
コンデンサ、貫通型コンデンサ、及び貫通型コンデンサ
アレイには、次に述べる欠点がある。 単板コンデンサは、１枚のディスク状のコンデンサ
素子の両面に外部電極をそれぞれ設け、そこに一対のリ
ード線を接続している。単板コンデンサはこの構造に起
因して回路基板への高密度の実装が妨げられ、電子機器
を小型化しにくい。また回路基板に実装する時にリード
線を含むことから、図９に示すようにこの単板コンデン
サを接続した回路はＬＣ直列共振回路に近似して、ある
周波数以上ではノイズフィルタとして機能しなくなる。 積層チップコンデンサは、１つのシート外周辺まで
延びこのシート外周辺と反対側のシート外周辺とは間隔
をあけてシート表面に内部電極が形成された角形のセラ
ミックシート２枚を一組とし、これら２枚のセラミック
シートを内部電極の延びたシート外周辺がそれぞれ反対
側になるように重ね合せ、この重ね合せた一組のセラミ
ックシートを複数組積層し一体化してなる積層体と、積
層体の両側面にそれぞれ露出した内部電極に接続して形
成された一対の外部電極とを備える。積層チップコンデ
ンサは、単板コンデンサと比べて回路基板により高密度
に実装できるものの、コンデンサの内部電極や接地点ま
での配線の引き回しが避けられない。このため、このコ
ンデンサを含む回路は単板コンデンサと同様に図９に示
すＬＣ直列共振回路に近似して、ある周波数以上ではノ
イズフィルタとして機能しなくなる。
コンデンサ、貫通型コンデンサ、及び貫通型コンデンサ
アレイには、次に述べる欠点がある。 単板コンデンサは、１枚のディスク状のコンデンサ
素子の両面に外部電極をそれぞれ設け、そこに一対のリ
ード線を接続している。単板コンデンサはこの構造に起
因して回路基板への高密度の実装が妨げられ、電子機器
を小型化しにくい。また回路基板に実装する時にリード
線を含むことから、図９に示すようにこの単板コンデン
サを接続した回路はＬＣ直列共振回路に近似して、ある
周波数以上ではノイズフィルタとして機能しなくなる。 積層チップコンデンサは、１つのシート外周辺まで
延びこのシート外周辺と反対側のシート外周辺とは間隔
をあけてシート表面に内部電極が形成された角形のセラ
ミックシート２枚を一組とし、これら２枚のセラミック
シートを内部電極の延びたシート外周辺がそれぞれ反対
側になるように重ね合せ、この重ね合せた一組のセラミ
ックシートを複数組積層し一体化してなる積層体と、積
層体の両側面にそれぞれ露出した内部電極に接続して形
成された一対の外部電極とを備える。積層チップコンデ
ンサは、単板コンデンサと比べて回路基板により高密度
に実装できるものの、コンデンサの内部電極や接地点ま
での配線の引き回しが避けられない。このため、このコ
ンデンサを含む回路は単板コンデンサと同様に図９に示
すＬＣ直列共振回路に近似して、ある周波数以上ではノ
イズフィルタとして機能しなくなる。
【０００４】 貫通型コンデンサは、例えばディスク
状のコンデンサ素子の中央に信号線路が通る貫通孔をあ
け、コンデンサ素子の片面の貫通孔周縁に信号線路に接
続する第１導体を形成し、コンデンサ素子の他面及びそ
の外周面に第１導体と間隔をあけて接地用の第２導体層
を形成し、コンデンサ素子を介して第１導体層と第２導
体層との間でキャパシタンスを形成するように構成され
る。貫通型コンデンサは、単板コンデンサや積層チップ
コンデンサのように回路基板に実装する時にリード線や
配線を引き回す必要がなく、図８に示す理想の回路に近
づけることができる。しかし、貫通型コンデンサはその
構造に起因して回路基板への高密度の実装が妨げられ、
電子機器を小型化しにくい。また実装に手間がかかるた
め実装コストの上昇を招いている。 貫通型コンデンサアレイは、例えば方形状のコンデ
ンサ素子にそれぞれ信号線路が通る複数の貫通孔をあ
け、コンデンサ素子の片面の各貫通孔の周縁に信号線路
に接続する第１導体をそれぞれ形成し、コンデンサ素子
の他面及びその外周面に第１導体と間隔をあけて接地用
の第２導体層を形成し、コンデンサ素子を介して第１導
体層と第２導体層との間でキャパシタンスを形成するよ
うに構成される。貫通型コンデンサアレイは、貫通型コ
ンデンサと同様の理由で図８に示す理想の回路に近づけ
ることができ、貫通型コンデンサが有する欠点、即ち高
密度化の困難性と実装コストの上昇の問題点を解消す
る。しかし、この貫通型コンデンサアレイでは隣接して
配設された複数の貫通孔のそれぞれにリード線等の導体
が通るため、貫通孔の間隔をあまりに狭めてそれぞれの
第１導体の間隔を狭めるとリード線等の信号線路に高周
波信号が流れたときに、配線間に存在する浮遊キャパシ
タンスのために、所定の周波数以上のノイズが伝搬さ
れ、クロストークを生じ易い。このため、高密度化には
クロストーク防止の観点から一定の制限があった。
状のコンデンサ素子の中央に信号線路が通る貫通孔をあ
け、コンデンサ素子の片面の貫通孔周縁に信号線路に接
続する第１導体を形成し、コンデンサ素子の他面及びそ
の外周面に第１導体と間隔をあけて接地用の第２導体層
を形成し、コンデンサ素子を介して第１導体層と第２導
体層との間でキャパシタンスを形成するように構成され
る。貫通型コンデンサは、単板コンデンサや積層チップ
コンデンサのように回路基板に実装する時にリード線や
配線を引き回す必要がなく、図８に示す理想の回路に近
づけることができる。しかし、貫通型コンデンサはその
構造に起因して回路基板への高密度の実装が妨げられ、
電子機器を小型化しにくい。また実装に手間がかかるた
め実装コストの上昇を招いている。 貫通型コンデンサアレイは、例えば方形状のコンデ
ンサ素子にそれぞれ信号線路が通る複数の貫通孔をあ
け、コンデンサ素子の片面の各貫通孔の周縁に信号線路
に接続する第１導体をそれぞれ形成し、コンデンサ素子
の他面及びその外周面に第１導体と間隔をあけて接地用
の第２導体層を形成し、コンデンサ素子を介して第１導
体層と第２導体層との間でキャパシタンスを形成するよ
うに構成される。貫通型コンデンサアレイは、貫通型コ
ンデンサと同様の理由で図８に示す理想の回路に近づけ
ることができ、貫通型コンデンサが有する欠点、即ち高
密度化の困難性と実装コストの上昇の問題点を解消す
る。しかし、この貫通型コンデンサアレイでは隣接して
配設された複数の貫通孔のそれぞれにリード線等の導体
が通るため、貫通孔の間隔をあまりに狭めてそれぞれの
第１導体の間隔を狭めるとリード線等の信号線路に高周
波信号が流れたときに、配線間に存在する浮遊キャパシ
タンスのために、所定の周波数以上のノイズが伝搬さ
れ、クロストークを生じ易い。このため、高密度化には
クロストーク防止の観点から一定の制限があった。
【０００５】この貫通型コンデンサアレイの欠点を解消
するために、隣接する各コンデンサ間、即ち隣接する導
体間の誘電体基板にスリットを形成し、各コンデンサ間
の浮遊キャパシタンスをなくすことにより、クロストー
クをなくした貫通型コンデンサアレイが開示されている
（実開昭６１−４４２０）。
するために、隣接する各コンデンサ間、即ち隣接する導
体間の誘電体基板にスリットを形成し、各コンデンサ間
の浮遊キャパシタンスをなくすことにより、クロストー
クをなくした貫通型コンデンサアレイが開示されている
（実開昭６１−４４２０）。
【０００６】
【発明が解決しようとする課題】しかし、上記貫通型コ
ンデンサアレイはスリットの形成のために製造コストが
上昇するとともに、アレイ自体の強度が低下し易く、し
かも導体間にスリットを形成しただけでは未だ十分にク
ロストークを防止できない不具合があった。
ンデンサアレイはスリットの形成のために製造コストが
上昇するとともに、アレイ自体の強度が低下し易く、し
かも導体間にスリットを形成しただけでは未だ十分にク
ロストークを防止できない不具合があった。
【０００７】本発明の目的は、リード線を有しないた
め、高密度に回路基板に実装しても電子機器を小型化で
き、かつリードインダクタンスを生じにくい積層貫通型
コンデンサアレイを提供することにある。本発明の別の
目的は、高周波ノイズを除去し、より高密度に実装して
も各線路を流れる信号の他の線路へのクロストークを確
実に防止できる積層貫通型コンデンサアレイを提供する
ことにある。本発明の更に別の目的は、強度低下の恐れ
がなく、安価に製造及び実装し得る積層貫通型コンデン
サアレイを提供することにある。
め、高密度に回路基板に実装しても電子機器を小型化で
き、かつリードインダクタンスを生じにくい積層貫通型
コンデンサアレイを提供することにある。本発明の別の
目的は、高周波ノイズを除去し、より高密度に実装して
も各線路を流れる信号の他の線路へのクロストークを確
実に防止できる積層貫通型コンデンサアレイを提供する
ことにある。本発明の更に別の目的は、強度低下の恐れ
がなく、安価に製造及び実装し得る積層貫通型コンデン
サアレイを提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明の構成を図１、図５及び図６に基づいて説明す
る。なお、図１は説明を容易にするためにセラミックシ
ート部分を厚さ方向に拡大して示している。本発明の積
層貫通型コンデンサアレイは、第２セラミック誘電体シ
ート２０を中間シートとして第１セラミック誘電体シー
ト１０と第３セラミック誘電体シート３０とを積層して
一体化され、一体化された第１、第２及び第３セラミッ
ク誘電体シート１０，２０及び３０に線路Ｌ1，Ｌ2，Ｌ
3がそれぞれ通る３個以上の第１貫通孔１１ａ，１１
ｂ，１１ｃ、第２貫通孔２１ａ，２１ｂ，２１ｃ及び第
３貫通孔３１ａ，３１ｂ，３１ｃがそれぞれ設けられた
積層体５０を含む。第１セラミック誘電体シート１０
は、隣合う第１貫通孔のいずれか一方のシート表面の第
１貫通孔１１ａ，１１ｃ周囲に形成されかつ線路Ｌ1，
Ｌ3に接続される第１内部導体１２ａ，１２ｃを備え
る。また第２セラミック誘電体シート２０は、第２貫通
孔とそれぞれ電気的に絶縁される間隔２２ａ，２２ｂ，
２２ｃを有しシート表面にその外周部にかけて形成され
た接地導体２３を備える。また第３セラミック誘電体シ
ート３０は、第１貫通孔のうち孔周囲に第１内部導体の
形成されない第１貫通孔１１ｂに連通する第３貫通孔３
１ｂの周囲に形成されかつ線路Ｌ2に接続される第２内
部導体３２を備える。更に第２セラミック誘電体シート
２０を介して第１内部導体１２ａ，１２ｃと接地導体２
３との間でかつ第３セラミック誘電体シート３０を介し
て第２内部導体３２と接地導体２３との間でそれぞれキ
ャパシタンスを形成するように構成され、積層体５０の
側面には露出した接地導体２３に接続する外部電極６０
がこの側面に形成される。なお、積層体５０の最上層に
シート表面に導体の形成されない第４セラミック誘電体
シート４０を積層して一体化し、一体化した第１、第
２、第３及び第４セラミック誘電体シート１０〜４０に
線路Ｌ1，Ｌ2，Ｌ3がそれぞれ通る複数の第１、第２及
び第３貫通孔１１ａ，１１ｂ，１１ｃ，２１ａ，２１
ｂ，２１ｃ，３１ａ，３１ｂ，３１ｃをそれぞれ設ける
ことがコンデンサアレイの信頼性を向上する上で好まし
い。
の本発明の構成を図１、図５及び図６に基づいて説明す
る。なお、図１は説明を容易にするためにセラミックシ
ート部分を厚さ方向に拡大して示している。本発明の積
層貫通型コンデンサアレイは、第２セラミック誘電体シ
ート２０を中間シートとして第１セラミック誘電体シー
ト１０と第３セラミック誘電体シート３０とを積層して
一体化され、一体化された第１、第２及び第３セラミッ
ク誘電体シート１０，２０及び３０に線路Ｌ1，Ｌ2，Ｌ
3がそれぞれ通る３個以上の第１貫通孔１１ａ，１１
ｂ，１１ｃ、第２貫通孔２１ａ，２１ｂ，２１ｃ及び第
３貫通孔３１ａ，３１ｂ，３１ｃがそれぞれ設けられた
積層体５０を含む。第１セラミック誘電体シート１０
は、隣合う第１貫通孔のいずれか一方のシート表面の第
１貫通孔１１ａ，１１ｃ周囲に形成されかつ線路Ｌ1，
Ｌ3に接続される第１内部導体１２ａ，１２ｃを備え
る。また第２セラミック誘電体シート２０は、第２貫通
孔とそれぞれ電気的に絶縁される間隔２２ａ，２２ｂ，
２２ｃを有しシート表面にその外周部にかけて形成され
た接地導体２３を備える。また第３セラミック誘電体シ
ート３０は、第１貫通孔のうち孔周囲に第１内部導体の
形成されない第１貫通孔１１ｂに連通する第３貫通孔３
１ｂの周囲に形成されかつ線路Ｌ2に接続される第２内
部導体３２を備える。更に第２セラミック誘電体シート
２０を介して第１内部導体１２ａ，１２ｃと接地導体２
３との間でかつ第３セラミック誘電体シート３０を介し
て第２内部導体３２と接地導体２３との間でそれぞれキ
ャパシタンスを形成するように構成され、積層体５０の
側面には露出した接地導体２３に接続する外部電極６０
がこの側面に形成される。なお、積層体５０の最上層に
シート表面に導体の形成されない第４セラミック誘電体
シート４０を積層して一体化し、一体化した第１、第
２、第３及び第４セラミック誘電体シート１０〜４０に
線路Ｌ1，Ｌ2，Ｌ3がそれぞれ通る複数の第１、第２及
び第３貫通孔１１ａ，１１ｂ，１１ｃ，２１ａ，２１
ｂ，２１ｃ，３１ａ，３１ｂ，３１ｃをそれぞれ設ける
ことがコンデンサアレイの信頼性を向上する上で好まし
い。
【０００９】
【作用】第１セラミック誘電体シート１０上の第１内部
導体１２ａ及び１２ｃと第３セラミック誘電体シート３
０の第２内部導体３２との間に、外部電極６０を介して
接地される接地導体２３を配置することにより、隣接す
る線路Ｌ1〜Ｌ3の間の浮遊キャパシタンスが低減され、
信号やノイズの線路間のクロストークを解消できる。ま
た、第２セラミック誘電体シート２０を介して第１内部
導体１２ａ，１２ｃと接地導体２３との間でかつ第３セ
ラミック誘電体シート３０を介して第２内部導体３２と
接地導体２３との間でそれぞれキャパシタンスが形成さ
れるため、線路Ｌ1，Ｌ3と通電状態にある内部導体１２
ａ，１２ｃと接地導体２３との間にかつ線路Ｌ2と通電
状態にある第２内部導体３２との間にそれぞれ電位差が
生じ、コンデンサとして機能して高周波ノイズが吸収さ
れる。
導体１２ａ及び１２ｃと第３セラミック誘電体シート３
０の第２内部導体３２との間に、外部電極６０を介して
接地される接地導体２３を配置することにより、隣接す
る線路Ｌ1〜Ｌ3の間の浮遊キャパシタンスが低減され、
信号やノイズの線路間のクロストークを解消できる。ま
た、第２セラミック誘電体シート２０を介して第１内部
導体１２ａ，１２ｃと接地導体２３との間でかつ第３セ
ラミック誘電体シート３０を介して第２内部導体３２と
接地導体２３との間でそれぞれキャパシタンスが形成さ
れるため、線路Ｌ1，Ｌ3と通電状態にある内部導体１２
ａ，１２ｃと接地導体２３との間にかつ線路Ｌ2と通電
状態にある第２内部導体３２との間にそれぞれ電位差が
生じ、コンデンサとして機能して高周波ノイズが吸収さ
れる。
【００１０】
【実施例】次に本発明の実施例を説明する。本発明はこ
の実施例に限られるものではない。先ず、厚さ約３０μ
ｍの誘電体グリーンシートを多数枚用意した。この誘電
体グリーンシートはポリエステルベースシートの上面に
例えばチタン酸バリウム系のＪＩＳ−Ｒ特性を有する誘
電体スラリーをドクターブレード法によりコーティング
した後、乾燥して形成される。これらのグリーンシート
のうち、ある１群を第１セラミックグリーンシートと
し、別の群を第２セラミックグリーンシートとし、更に
別の群を第３セラミックグリーンシートとした。次いで
第１セラミックグリーンシートと、第２セラミックグリ
ーンシートと、第３セラミックグリーンシートの各表面
にそれぞれ別々のパターンでＰｄを主成分とする導電性
ペーストをスクリーン印刷し、８０℃で４分間乾燥し
た。即ち、図５に示すように第１セラミックグリーンシ
ート１０には、円中心で約５．０ｍｍの間隔をあけて２
つの小円の第１内部導体１２ａ，１２ｃが印刷形成され
る。また第２セラミックグリーンシート２０には、３つ
の小円部分２２ａ，２２ｂ，２２ｃを除いて接地導体２
３がシート外周部にかけて印刷形成される。小円部分２
２ａ，２２ｂ，２２ｃは円中心で約２．５ｍｍの等間隔
に設けられる。更に第３セラミックグリーンシート３０
には、シート中心に小円の第２内部導体３２が形成され
る。
の実施例に限られるものではない。先ず、厚さ約３０μ
ｍの誘電体グリーンシートを多数枚用意した。この誘電
体グリーンシートはポリエステルベースシートの上面に
例えばチタン酸バリウム系のＪＩＳ−Ｒ特性を有する誘
電体スラリーをドクターブレード法によりコーティング
した後、乾燥して形成される。これらのグリーンシート
のうち、ある１群を第１セラミックグリーンシートと
し、別の群を第２セラミックグリーンシートとし、更に
別の群を第３セラミックグリーンシートとした。次いで
第１セラミックグリーンシートと、第２セラミックグリ
ーンシートと、第３セラミックグリーンシートの各表面
にそれぞれ別々のパターンでＰｄを主成分とする導電性
ペーストをスクリーン印刷し、８０℃で４分間乾燥し
た。即ち、図５に示すように第１セラミックグリーンシ
ート１０には、円中心で約５．０ｍｍの間隔をあけて２
つの小円の第１内部導体１２ａ，１２ｃが印刷形成され
る。また第２セラミックグリーンシート２０には、３つ
の小円部分２２ａ，２２ｂ，２２ｃを除いて接地導体２
３がシート外周部にかけて印刷形成される。小円部分２
２ａ，２２ｂ，２２ｃは円中心で約２．５ｍｍの等間隔
に設けられる。更に第３セラミックグリーンシート３０
には、シート中心に小円の第２内部導体３２が形成され
る。
【００１１】スクリーン印刷した第２セラミックグリー
ンシート２０を中間シートとして第１セラミックグリー
ンシート１０と第３セラミックグリーンシート３０を交
互に複数枚積層し、最上層には導電性ペーストを全く印
刷していない第４セラミックグリーンシート４０を重ね
合わせた。この積層体を熱圧着して一体化した後、２つ
の第１内部導体１２ａ，１２ｃ、第２内部導体３２及び
小円部分２２ａ，２２ｂ，２２ｃの各中心位置に直径が
約１ｍｍの第１貫通孔１１ａ〜１１ｃ、第２貫通孔２１
ａ〜２１ｃ及び第３貫通孔３１ａ〜３１ｃを穿設した。
これにより、第１内部導体１２ａ，１２ｃは第１貫通孔
１１ａ，１１ｃに臨み、第２内部導体３２は第３貫通孔
３１ｂに臨み、接地導体２３は第２貫通孔２１ａ〜２１
ｃと間隔２２ａ〜２２ｃをあけて設けられる。
ンシート２０を中間シートとして第１セラミックグリー
ンシート１０と第３セラミックグリーンシート３０を交
互に複数枚積層し、最上層には導電性ペーストを全く印
刷していない第４セラミックグリーンシート４０を重ね
合わせた。この積層体を熱圧着して一体化した後、２つ
の第１内部導体１２ａ，１２ｃ、第２内部導体３２及び
小円部分２２ａ，２２ｂ，２２ｃの各中心位置に直径が
約１ｍｍの第１貫通孔１１ａ〜１１ｃ、第２貫通孔２１
ａ〜２１ｃ及び第３貫通孔３１ａ〜３１ｃを穿設した。
これにより、第１内部導体１２ａ，１２ｃは第１貫通孔
１１ａ，１１ｃに臨み、第２内部導体３２は第３貫通孔
３１ｂに臨み、接地導体２３は第２貫通孔２１ａ〜２１
ｃと間隔２２ａ〜２２ｃをあけて設けられる。
【００１２】図６に示される貫通孔が設けられた積層体
５０を１３００℃で約１時間焼成して厚さ約１ｍｍの焼
結体を得た。図６に示すようにこの焼結体をバレル研磨
して焼結体の周囲側面に接地導体２３を露出させた。次
いで接地導体２３が露出した焼結体の周囲側面にＡｇを
主成分とする導電性ペーストを塗布し、更に第１貫通孔
１１ａ〜１１ｃ、第２貫通孔２１ａ〜２１ｃ、第３貫通
孔３１ａ〜３１ｃ及び第４貫通孔４１ａ〜４１ｃの各孔
壁に同一の導電性ペーストを塗布した後、これらを一括
して焼付け、焼結体の周囲側面に外部電極６０を、各孔
壁に導体層５１ａ，５１ｂ，５１ｃをそれぞれ形成した
（図７）。これにより導体層５１ａ，５１ｂ，５１ｃが
それぞれ第１内部導体１２ａ，１２ｃ及び第２内部導体
３２に、また接地導体２３が外部電極６０にそれぞれ電
気的に接続された積層貫通型コンデンサアレイが得られ
た。
５０を１３００℃で約１時間焼成して厚さ約１ｍｍの焼
結体を得た。図６に示すようにこの焼結体をバレル研磨
して焼結体の周囲側面に接地導体２３を露出させた。次
いで接地導体２３が露出した焼結体の周囲側面にＡｇを
主成分とする導電性ペーストを塗布し、更に第１貫通孔
１１ａ〜１１ｃ、第２貫通孔２１ａ〜２１ｃ、第３貫通
孔３１ａ〜３１ｃ及び第４貫通孔４１ａ〜４１ｃの各孔
壁に同一の導電性ペーストを塗布した後、これらを一括
して焼付け、焼結体の周囲側面に外部電極６０を、各孔
壁に導体層５１ａ，５１ｂ，５１ｃをそれぞれ形成した
（図７）。これにより導体層５１ａ，５１ｂ，５１ｃが
それぞれ第１内部導体１２ａ，１２ｃ及び第２内部導体
３２に、また接地導体２３が外部電極６０にそれぞれ電
気的に接続された積層貫通型コンデンサアレイが得られ
た。
【００１３】この積層貫通型コンデンサアレイの特性を
調べるために、その外部電極６０を接地された金属板に
はんだ付けにより接続した。また第１貫通孔１１ａ〜１
１ｃ、第２貫通孔２１ａ〜２１ｃ、第３貫通孔３１ａ〜
３１ｃ及び第４貫通孔４１ａ〜４１ｃにそれぞれ信号線
路である金属導体Ｌ1，Ｌ2，Ｌ3を挿通し、孔壁に形成
された導体層５１ａ，５１ｂ，５１ｃにはんだ付けによ
り接続した。金属導体Ｌ1，Ｌ2，Ｌ3の一端から高周波
信号を入力し、その他端で出力信号を測定し、挿入損失
を求めた。その結果、周波数が高くなるに従って、急峻
に挿入損失が大きくなり、実施例の積層貫通型コンデン
サアレイは良好なフィルタ特性を有することが判った。
また隣接する金属導体Ｌ1とＬ2の各他端で、また金属導
体Ｌ2とＬ3の各他端で出力信号を測定して、クロストー
クの有無を調べたところ、このクロストークは検出でき
ない程小さく、従来の貫通型コンデンサアレイの測定例
と比較して非常に改善されていることが確認された。
調べるために、その外部電極６０を接地された金属板に
はんだ付けにより接続した。また第１貫通孔１１ａ〜１
１ｃ、第２貫通孔２１ａ〜２１ｃ、第３貫通孔３１ａ〜
３１ｃ及び第４貫通孔４１ａ〜４１ｃにそれぞれ信号線
路である金属導体Ｌ1，Ｌ2，Ｌ3を挿通し、孔壁に形成
された導体層５１ａ，５１ｂ，５１ｃにはんだ付けによ
り接続した。金属導体Ｌ1，Ｌ2，Ｌ3の一端から高周波
信号を入力し、その他端で出力信号を測定し、挿入損失
を求めた。その結果、周波数が高くなるに従って、急峻
に挿入損失が大きくなり、実施例の積層貫通型コンデン
サアレイは良好なフィルタ特性を有することが判った。
また隣接する金属導体Ｌ1とＬ2の各他端で、また金属導
体Ｌ2とＬ3の各他端で出力信号を測定して、クロストー
クの有無を調べたところ、このクロストークは検出でき
ない程小さく、従来の貫通型コンデンサアレイの測定例
と比較して非常に改善されていることが確認された。
【００１４】なお、第１セラミックグリーンシートと第
２セラミックグリーンシートと第３セラミックグリーン
シートの積層数は、内部導体と接地導体との間で形成さ
れる所望のキャパシタンスに応じて適宜変更することが
できる。従って第１シートと第２シートと第３シートは
各１枚ずつでもよい。ここでより確実にクロストークを
防止するためには第１内部導体を有する第１セラミック
グリーンシートと第２内部導体を有する第３セラミック
グリーンシートの間には接地導体を有する第２セラミッ
クグリーンシートを挟む必要がある。また、各シートに
あけられる貫通孔の数は３つに限らず、２つ或いは４つ
以上設けてもよい。また一列に限らず、複数列に配置し
てもよい。また、上記例では各貫通孔に通る線路とし
て、信号線路を挙げたが、電源線路、接地線路等の他の
線路に対しても本発明を適用することができる。更に、
最上層の第４セラミック誘電体シートは第３セラミック
誘電体シート上に別の保護手段を設ける場合には、特に
積層しなくてもよい。
２セラミックグリーンシートと第３セラミックグリーン
シートの積層数は、内部導体と接地導体との間で形成さ
れる所望のキャパシタンスに応じて適宜変更することが
できる。従って第１シートと第２シートと第３シートは
各１枚ずつでもよい。ここでより確実にクロストークを
防止するためには第１内部導体を有する第１セラミック
グリーンシートと第２内部導体を有する第３セラミック
グリーンシートの間には接地導体を有する第２セラミッ
クグリーンシートを挟む必要がある。また、各シートに
あけられる貫通孔の数は３つに限らず、２つ或いは４つ
以上設けてもよい。また一列に限らず、複数列に配置し
てもよい。また、上記例では各貫通孔に通る線路とし
て、信号線路を挙げたが、電源線路、接地線路等の他の
線路に対しても本発明を適用することができる。更に、
最上層の第４セラミック誘電体シートは第３セラミック
誘電体シート上に別の保護手段を設ける場合には、特に
積層しなくてもよい。
【００１５】
【発明の効果】以上述べたように、本発明によれば、信
号伝達のために用いられる信号線路の金属導体を貫通孔
に挿通して、外部電極を接地すると、第１セラミック誘
電体シートの第１内部導体と第２セラミック誘電体シー
トの接地導体との間かつ第３セラミック誘電体シートの
第２内部導体と第２セラミック誘電体シートとの接地導
体との間でキャパシタンスが形成されるため、信号線路
に侵入する高周波ノイズを除去することができ、また従
来の内部導体間のスリットを形成した貫通コンデンサア
レイと比べてより確実に浮遊キャパシタンスを除去し、
隣接する信号線路間相互のクロストークを防止すること
ができる。更に、従来のスリットを形成した貫通コンデ
ンサアレイと比較して、貫通孔の間隔を狭めて、より一
層小型で高密度化でき、強度を低下することなく安価に
製造及び実装することができる。
号伝達のために用いられる信号線路の金属導体を貫通孔
に挿通して、外部電極を接地すると、第１セラミック誘
電体シートの第１内部導体と第２セラミック誘電体シー
トの接地導体との間かつ第３セラミック誘電体シートの
第２内部導体と第２セラミック誘電体シートとの接地導
体との間でキャパシタンスが形成されるため、信号線路
に侵入する高周波ノイズを除去することができ、また従
来の内部導体間のスリットを形成した貫通コンデンサア
レイと比べてより確実に浮遊キャパシタンスを除去し、
隣接する信号線路間相互のクロストークを防止すること
ができる。更に、従来のスリットを形成した貫通コンデ
ンサアレイと比較して、貫通孔の間隔を狭めて、より一
層小型で高密度化でき、強度を低下することなく安価に
製造及び実装することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 増田 政美 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内
Claims (2)
- 【請求項１】 第２セラミック誘電体シート(20)を中間
シートとして第１セラミック誘電体シート(10)と第３セ
ラミック誘電体シート(30)とを積層して一体化され、一
体化された前記第１、第２及び第３セラミック誘電体シ
ートに線路(L1,L2,L3)がそれぞれ通る３個以上の第１、
第２及び第３貫通孔(11a,11b,11c,21a,21b,21c,31a,31
b,31c)がそれぞれ設けられた積層体(50)を含み、 前記第１セラミック誘電体シート(10)は、隣合う前記第
１貫通孔のいずれか一方のシート表面の前記第１貫通孔
(11a,11c)周囲に形成されかつ前記線路(L1,L3)に接続さ
れる第１内部導体(12a,12c)を備え、 前記第２セラミック誘電体シート(20)は、前記第２貫通
孔とそれぞれ電気的に絶縁される間隔(22a,22b,22c)を
有しシート表面にその外周部にかけて形成された接地導
体(23)を備え、 前記第３セラミック誘電体シート(30)は、前記第１貫通
孔のうち孔周囲に第１内部導体の形成されない第１貫通
孔(11b)に連通する前記第３貫通孔(31b)の周囲に形成さ
れかつ前記線路(L2)に接続される第２内部導体(32)を備
え、 前記第２セラミック誘電体シート(20)を介して前記第１
内部導体(12a,12c)と前記接地導体(23)との間でかつ前
記第３セラミック誘電体シート(30)を介して前記第２内
部導体(32)と前記接地導体(23)との間でそれぞれキャパ
シタンスを形成するように構成され、 前記積層体(50)の側面に露出した前記接地導体(23)に接
続する外部電極(60)がこの側面に形成されたことを特徴
とする積層貫通型コンデンサアレイ。 - 【請求項２】 積層体(50)はその最上層にシート表面に
導体の形成されない第４セラミック誘電体シート(40)が
積層して一体化され、一体化された第１、第２、第３及
び第４セラミック誘電体シート(10,20,30,40)に線路
(L1,L2,L3)がそれぞれ通る複数の第１、第２及び第３貫
通孔(11a,11b,11c,21a,21b,21c,31a,31b,31c)がそれぞ
れ設けられた請求項１記載の積層貫通型コンデンサアレ
イ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196596A JP3019616B2 (ja) | 1992-06-30 | 1992-06-30 | 積層貫通型コンデンサアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196596A JP3019616B2 (ja) | 1992-06-30 | 1992-06-30 | 積層貫通型コンデンサアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06267790A true JPH06267790A (ja) | 1994-09-22 |
| JP3019616B2 JP3019616B2 (ja) | 2000-03-13 |
Family
ID=16360375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4196596A Expired - Lifetime JP3019616B2 (ja) | 1992-06-30 | 1992-06-30 | 積層貫通型コンデンサアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019616B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1115129A2 (en) * | 1999-12-28 | 2001-07-11 | TDK Corporation | Multilayer capacitor |
| KR100476027B1 (ko) * | 2002-05-29 | 2005-03-10 | 전자부품연구원 | 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법 |
| EP1271579A3 (en) * | 2001-05-31 | 2007-04-25 | Greatbatch-Sierra, Inc. | Integrated emi filter-DC blocking capacitor |
| KR100887140B1 (ko) * | 2007-06-20 | 2009-03-04 | 삼성전기주식회사 | 캐패시터 내장형 다층 세라믹 기판 |
| KR100967059B1 (ko) * | 2008-08-25 | 2010-06-30 | 삼성전기주식회사 | 캐패시터 내장형 ｌｔｃｃ 기판 |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| CN111465170A (zh) * | 2020-03-31 | 2020-07-28 | 新华三技术有限公司 | 电路板、插拔模块和电路板的制备工艺 |
| CN115064524A (zh) * | 2022-07-28 | 2022-09-16 | 北京象帝先计算技术有限公司 | 导电孔阵列电容、制备方法、芯片、制备方法和电子设备 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100649579B1 (ko) * | 2004-12-07 | 2006-11-28 | 삼성전기주식회사 | 적층형 캐패시터 및 적층형 캐패시터 어레이 |
-
1992
- 1992-06-30 JP JP4196596A patent/JP3019616B2/ja not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9373592B2 (en) | 1997-04-08 | 2016-06-21 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| EP1115129A3 (en) * | 1999-12-28 | 2006-06-07 | TDK Corporation | Multilayer capacitor |
| EP1115129A2 (en) * | 1999-12-28 | 2001-07-11 | TDK Corporation | Multilayer capacitor |
| US6407907B1 (en) | 1999-12-28 | 2002-06-18 | Tdk Corporation | Multilayer ceramic capacitor |
| EP1271579A3 (en) * | 2001-05-31 | 2007-04-25 | Greatbatch-Sierra, Inc. | Integrated emi filter-DC blocking capacitor |
| KR100476027B1 (ko) * | 2002-05-29 | 2005-03-10 | 전자부품연구원 | 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법 |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| KR100887140B1 (ko) * | 2007-06-20 | 2009-03-04 | 삼성전기주식회사 | 캐패시터 내장형 다층 세라믹 기판 |
| KR100967059B1 (ko) * | 2008-08-25 | 2010-06-30 | 삼성전기주식회사 | 캐패시터 내장형 ｌｔｃｃ 기판 |
| CN111465170A (zh) * | 2020-03-31 | 2020-07-28 | 新华三技术有限公司 | 电路板、插拔模块和电路板的制备工艺 |
| CN115064524A (zh) * | 2022-07-28 | 2022-09-16 | 北京象帝先计算技术有限公司 | 导电孔阵列电容、制备方法、芯片、制备方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019616B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3061088B2 (ja) | ノイズフィルタ | |
| JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
| JPH06151245A (ja) | ノイズフィルタ | |
| JPH0653075A (ja) | 平衡線路用積層セラミックコンデンサ | |
| JP3087495B2 (ja) | コンデンサおよびシールドケース | |
| JP2007180183A (ja) | コンデンサブロック及び積層基板 | |
| US6661312B2 (en) | Multilayer filter array | |
| JPH06267790A (ja) | 積層貫通型コンデンサアレイ | |
| JPH0684695A (ja) | 積層コンデンサアレイ | |
| EP1003216A2 (en) | Multilayered ceramic structure | |
| JPH0653078A (ja) | バリスタ機能付き積層コンデンサアレイ | |
| JPH0653049A (ja) | チップ型ｌｃフィルタ | |
| JPH0653077A (ja) | バリスタ機能付き積層コンデンサアレイ | |
| JPH0653048A (ja) | チップ型ｌｃフィルタ | |
| JPH05335866A (ja) | 高周波フィルタ | |
| JPH06244058A (ja) | チップ型貫通コンデンサ | |
| JPH06268464A (ja) | ノイズフィルタブロック | |
| JPH0620870A (ja) | 積層貫通型コンデンサアレイ | |
| JPH05167374A (ja) | 高周波フィルタ | |
| JPH05283284A (ja) | チップ型ノイズ対策用フィルタおよびその製造方法 | |
| JP2982558B2 (ja) | 積層型貫通コンデンサ | |
| JP3061092B2 (ja) | バリスタ機能付きノイズフィルタブロック | |
| JPH0430615A (ja) | ノイズ・フイルタ | |
| JPH098427A (ja) | コンデンサ内蔵プリント基板 | |
| JPH0897603A (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |