JPH05167374A - 高周波フィルタ - Google Patents
高周波フィルタInfo
- Publication number
- JPH05167374A JPH05167374A JP32749691A JP32749691A JPH05167374A JP H05167374 A JPH05167374 A JP H05167374A JP 32749691 A JP32749691 A JP 32749691A JP 32749691 A JP32749691 A JP 32749691A JP H05167374 A JPH05167374 A JP H05167374A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- gnd
- frequency filter
- high frequency
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 本発明は、高周波フィルタに関し、高周波フ
ィルタのSMD化を容易にして、実装の自由度を大きく
すると共に、小型で、製造の容易な高周波フィルタを実
現することを目的とする。 【構成】 高周波フィルタをSMD化するため、最外層
30−6上にGND電極パターン42を設定し、その積
層方向の内側(図の上側)に、コイル部の各コイルパタ
ーン36〜41を設定する。そして、コイル部に対し、
積層方向で、GNDパターン42と反対側(図の上側)
に、コンデンサ部の各コンデンサ電極パターン31〜3
5を設定する。このようにして、コンデンサ部をGND
パターン42から、できる限り離して設定することによ
り、浮遊容量の発生を最小限に抑える。
ィルタのSMD化を容易にして、実装の自由度を大きく
すると共に、小型で、製造の容易な高周波フィルタを実
現することを目的とする。 【構成】 高周波フィルタをSMD化するため、最外層
30−6上にGND電極パターン42を設定し、その積
層方向の内側(図の上側)に、コイル部の各コイルパタ
ーン36〜41を設定する。そして、コイル部に対し、
積層方向で、GNDパターン42と反対側(図の上側)
に、コンデンサ部の各コンデンサ電極パターン31〜3
5を設定する。このようにして、コンデンサ部をGND
パターン42から、できる限り離して設定することによ
り、浮遊容量の発生を最小限に抑える。
Description
【0001】
【産業上の利用分野】本発明は、各種の通信機器や電子
機器等に用いられる高周波フィルタに関する。
機器等に用いられる高周波フィルタに関する。
【0002】
【従来の技術】図3は従来の高周波フィルタの回路例を
示した図である。また、図4は従来の高周波フィルタの
構成図であり、Aは分解平面図、Bは断面図である。
示した図である。また、図4は従来の高周波フィルタの
構成図であり、Aは分解平面図、Bは断面図である。
【0003】図中、Rxは受信部側端子、Txは送信部
側端子、ANTはアンテナ側端子、C1 〜C3 はコンデ
ンサ、L1 〜L3 はコイル、1−1〜1−4は誘電体
層、2〜7はコンデンサ電極パターン、8〜13はコイ
ルパターン、14〜16はコンデンサ電極パターン、1
7はスルーホール電極、18はGNDパターンを示す。
側端子、ANTはアンテナ側端子、C1 〜C3 はコンデ
ンサ、L1 〜L3 はコイル、1−1〜1−4は誘電体
層、2〜7はコンデンサ電極パターン、8〜13はコイ
ルパターン、14〜16はコンデンサ電極パターン、1
7はスルーホール電極、18はGNDパターンを示す。
【0004】従来、高周波フィルタ等をSMD(表面実
装部品)化する場合、実装するマザーボードに対して、
ボート側からの影響を、できるだけ受けないようにする
ため、部品(SMD化した部品)のマウント面(底部)
に、GNDパターンを設定することがよく行われてい
た。
装部品)化する場合、実装するマザーボードに対して、
ボート側からの影響を、できるだけ受けないようにする
ため、部品(SMD化した部品)のマウント面(底部)
に、GNDパターンを設定することがよく行われてい
た。
【0005】しかしながら、前記GNDパターンを設定
できるのは、GND電位を有する回路についてであり、
GND電位を有さない回路については簡単に設定できな
い。そこで、GND電位を有しない回路について、前記
GNDパターンを設定し、SMD化したとすると、次の
ようになる。以下具体例について説明する。
できるのは、GND電位を有する回路についてであり、
GND電位を有さない回路については簡単に設定できな
い。そこで、GND電位を有しない回路について、前記
GNDパターンを設定し、SMD化したとすると、次の
ようになる。以下具体例について説明する。
【0006】図3は、従来の高周波フィルタの回路例で
あり、ディプレクサとして用いた例である。このディプ
レクサは、1つのアンテナを、送信部と受信部で共用す
る際に用いられ、コイルL1 〜L3 と、コンデンサC1
〜C3 で構成されている。
あり、ディプレクサとして用いた例である。このディプ
レクサは、1つのアンテナを、送信部と受信部で共用す
る際に用いられ、コイルL1 〜L3 と、コンデンサC1
〜C3 で構成されている。
【0007】そして、コイルL1 とコンデンサC1 、及
びコイルL2 とコンデンサC3 は、それぞれ共振周波数
の異なる並列共振回路を構成している。しかし、この回
路はGND電位のない回路構成である。
びコイルL2 とコンデンサC3 は、それぞれ共振周波数
の異なる並列共振回路を構成している。しかし、この回
路はGND電位のない回路構成である。
【0008】このような高周波フィルタ(ディプレク
サ)をSMD化し、マウント面(底面)にGNDパター
ンを設定した場合、図4に示した構造となる。図示のよ
うに、多層基板を4層とし、各層の誘電体層1−1〜1
−4上には、それぞれ厚膜パターンによりコイルパター
ン8〜13、コンデンサ電極パターン2〜7、14〜1
6、スルーホール電極17等を形成し、各層のパターン
間を、ブラインドスルーホール(内部が導体で満たされ
たスルーホール)によって接続し、図3の回路構成とす
る。
サ)をSMD化し、マウント面(底面)にGNDパター
ンを設定した場合、図4に示した構造となる。図示のよ
うに、多層基板を4層とし、各層の誘電体層1−1〜1
−4上には、それぞれ厚膜パターンによりコイルパター
ン8〜13、コンデンサ電極パターン2〜7、14〜1
6、スルーホール電極17等を形成し、各層のパターン
間を、ブラインドスルーホール(内部が導体で満たされ
たスルーホール)によって接続し、図3の回路構成とす
る。
【0009】また、最下層である第4層の誘電体層1−
4上には、GNDパターン18を形成し、マザーボード
側からの影響を受けないようにする。このような各誘電
体層から成る積層体の側面に側面電極(端子)を設け
て、SMDとする。
4上には、GNDパターン18を形成し、マザーボード
側からの影響を受けないようにする。このような各誘電
体層から成る積層体の側面に側面電極(端子)を設け
て、SMDとする。
【0010】ところが、図4のような構造にすると、コ
ンデンサ電極パターンとGNDパターンとの間に浮遊容
量が発生し、更にコイルのインダクタンス値が低下す
る。このため、共振、反共振の周波数が大きくずれ、所
望の特性が得られなくなる。従って、前記のようなGN
Dパターンの設定は簡単にできない。
ンデンサ電極パターンとGNDパターンとの間に浮遊容
量が発生し、更にコイルのインダクタンス値が低下す
る。このため、共振、反共振の周波数が大きくずれ、所
望の特性が得られなくなる。従って、前記のようなGN
Dパターンの設定は簡単にできない。
【0011】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 (1) 高周波フィルタ等をSMD化する場合、ボード側か
らの影響を受けないようにするため、部品のマウント面
側にGNDパターンを設定することがよく行われてい
た。
のにおいては、次のような課題があった。 (1) 高周波フィルタ等をSMD化する場合、ボード側か
らの影響を受けないようにするため、部品のマウント面
側にGNDパターンを設定することがよく行われてい
た。
【0012】しかし、GND電位を有しない高周波フィ
ルタの場合、前記のGNDパターンは簡単に設定できな
い。 (2) 例えば図4に示した例では、コンデンサC1 〜C3
の各コンデンサ電極パターンが、GNDパターン18に
対して浮遊容量を発生させ、更に、コイルL1 〜L3 の
インダクタ値が低下する。
ルタの場合、前記のGNDパターンは簡単に設定できな
い。 (2) 例えば図4に示した例では、コンデンサC1 〜C3
の各コンデンサ電極パターンが、GNDパターン18に
対して浮遊容量を発生させ、更に、コイルL1 〜L3 の
インダクタ値が低下する。
【0013】そのため、共振及び反共振の周波数が大き
くずれる。更にその周波数ズレを補正したとしても、A
NT−Rx、ANT−Txの各端子間の通過帯域(共振
点)の不整合は取りきれないため、損失を小さくするこ
とはできない。
くずれる。更にその周波数ズレを補正したとしても、A
NT−Rx、ANT−Txの各端子間の通過帯域(共振
点)の不整合は取りきれないため、損失を小さくするこ
とはできない。
【0014】(3) 図4の例で、GNDパターン18の影
響を減らすために、コンデンサC1 〜C3 のコンデンサ
電極パターンと、GND電極パターン18との間の厚み
を大きくすることも考えられる。
響を減らすために、コンデンサC1 〜C3 のコンデンサ
電極パターンと、GND電極パターン18との間の厚み
を大きくすることも考えられる。
【0015】しかし、この場合は、当然のことながら部
品が厚くなり、大型化する。そのため、製造時において
は、脱バインダーや焼成に時間がかかる。本発明は、こ
のような従来の課題を解決し、高周波フィルタのSMD
化を容易にして、実装の自由度を大きくすると共に、小
型で、製造の容易な高周波フィルタを実現することを目
的とする。
品が厚くなり、大型化する。そのため、製造時において
は、脱バインダーや焼成に時間がかかる。本発明は、こ
のような従来の課題を解決し、高周波フィルタのSMD
化を容易にして、実装の自由度を大きくすると共に、小
型で、製造の容易な高周波フィルタを実現することを目
的とする。
【0016】
【課題を解決するための手段】本発明は上記の課題を解
決するため、次のように構成した。 (1) 積層体を構成する任意の層に、コンデンサ電極パタ
ーンと、コイルパターンと、GNDパターンとを設定し
た高周波フィルタであって、前記GNDパターンに対
し、積層方向で、コイルパターンより遠い位置に、コン
デンサ電極パターンを偏在させて設定した。
決するため、次のように構成した。 (1) 積層体を構成する任意の層に、コンデンサ電極パタ
ーンと、コイルパターンと、GNDパターンとを設定し
た高周波フィルタであって、前記GNDパターンに対
し、積層方向で、コイルパターンより遠い位置に、コン
デンサ電極パターンを偏在させて設定した。
【0017】(2) 前記構成(1)において、GNDパター
ンを、積層体の最外層に設定すると共に、積層方向に対
し、該GNDパターンと、コンデンサ電極パターンとの
間に、コイルパターンを設定した。
ンを、積層体の最外層に設定すると共に、積層方向に対
し、該GNDパターンと、コンデンサ電極パターンとの
間に、コイルパターンを設定した。
【0018】
【作用】上記構成に基づく本発明の作用を説明する。高
周波フィルタをSMD化する際、マザーボード等からの
影響をなくすために、マウント面側にGNDパターンを
設定する。しかし、このGNDパターンを設定したこと
により、コンデンサ電極パターンとGNDパターンとの
間に浮遊容量が発生する。
周波フィルタをSMD化する際、マザーボード等からの
影響をなくすために、マウント面側にGNDパターンを
設定する。しかし、このGNDパターンを設定したこと
により、コンデンサ電極パターンとGNDパターンとの
間に浮遊容量が発生する。
【0019】そして、前記浮遊容量が大きいと、共振周
波数のズレ等が発生する。しかし、本発明のように、コ
ンデンサ電極パターンを、できる限りGNDパターンと
離して設定すれば、前記の浮遊容量を最小限に抑えるこ
とが可能になる。
波数のズレ等が発生する。しかし、本発明のように、コ
ンデンサ電極パターンを、できる限りGNDパターンと
離して設定すれば、前記の浮遊容量を最小限に抑えるこ
とが可能になる。
【0020】従って、GND電位を有しない高周波フィ
ルタであっても、GNDパターンを設定してSMD化す
ることが可能となる。しかもこの場合、周波数ずれ等も
最小限に抑えることが可能であり、実装の自由度も大き
くなる。
ルタであっても、GNDパターンを設定してSMD化す
ることが可能となる。しかもこの場合、周波数ずれ等も
最小限に抑えることが可能であり、実装の自由度も大き
くなる。
【0021】また、積層体を厚くすることもなく、GN
Dパターンを設定して、SMD化することが可能であ
り、製造時の脱バインダーや焼成の時間を短縮化でき
る。なお、コンデンサ電極パターンやGNDパターン
は、面積の広いパターンであるため、これらのパターン
が接近して対向配置されていると、大きな浮遊容量が発
生する。
Dパターンを設定して、SMD化することが可能であ
り、製造時の脱バインダーや焼成の時間を短縮化でき
る。なお、コンデンサ電極パターンやGNDパターン
は、面積の広いパターンであるため、これらのパターン
が接近して対向配置されていると、大きな浮遊容量が発
生する。
【0022】しかし、コイルパターンは、その面積が極
めて少ないため、仮に、GNDパターンと接近して対向
配置されていても、極めて小さな浮遊容量しか発生せ
ず、問題にならない。
めて少ないため、仮に、GNDパターンと接近して対向
配置されていても、極めて小さな浮遊容量しか発生せ
ず、問題にならない。
【0023】このため、コンデンサ電極パターンとGN
Dパターン間で発生する浮遊容量を少なくすれば、ほぼ
良好な特性が得られることになる。
Dパターン間で発生する浮遊容量を少なくすれば、ほぼ
良好な特性が得られることになる。
【0024】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1〜図2は、本発明の実施例を示した図であ
り、図2は高周波フィルタの分解斜視図、図3は高周波
フィルタの斜視図(A)及び断面図(B)である。
する。図1〜図2は、本発明の実施例を示した図であ
り、図2は高周波フィルタの分解斜視図、図3は高周波
フィルタの斜視図(A)及び断面図(B)である。
【0025】図中、30−1〜30−6は第1層〜第6
層の誘電体層、31〜35はコンデンサ電極パターン、
36〜41はコイルパターン、42はGNDパターン、
GNDはGND側端子、Rxは受信部側端子、Txは送
信部側端子、ANTはアンテナ側端子を示す。
層の誘電体層、31〜35はコンデンサ電極パターン、
36〜41はコイルパターン、42はGNDパターン、
GNDはGND側端子、Rxは受信部側端子、Txは送
信部側端子、ANTはアンテナ側端子を示す。
【0026】本実施例では、図3に示した回路構成の高
周波フィルタを、多層基板に実装してSMD化したもの
である(回路図は図3を援用)。この例では、図1、図
2に示したように、6層の誘電体層を積層したものであ
り、コンデンサ部を積層体の上部側に設定し、その下側
にコイル部を設定し、更にその下側にGNDパターンを
設定した。
周波フィルタを、多層基板に実装してSMD化したもの
である(回路図は図3を援用)。この例では、図1、図
2に示したように、6層の誘電体層を積層したものであ
り、コンデンサ部を積層体の上部側に設定し、その下側
にコイル部を設定し、更にその下側にGNDパターンを
設定した。
【0027】図示のように、多層基板の第1層の誘電体
層30−1は、保護用の層であり、第2層の誘電体層3
0−2上には、コンデンサ電極パターン31、32を形
成し、第3層の誘電体層30−3上にはコンデンサ電極
パターン33、34、35を形成する。
層30−1は、保護用の層であり、第2層の誘電体層3
0−2上には、コンデンサ電極パターン31、32を形
成し、第3層の誘電体層30−3上にはコンデンサ電極
パターン33、34、35を形成する。
【0028】また、第4層の誘電体層30−4上には、
コイルパターン36、37、38を形成し、第5層の誘
電体層30−5上にはコイルパターン39、40、41
を形成する。更に、第6層の誘電体層30−6(最外
層)上には、GNDパターン(ベタパターン)42を形
成する。
コイルパターン36、37、38を形成し、第5層の誘
電体層30−5上にはコイルパターン39、40、41
を形成する。更に、第6層の誘電体層30−6(最外
層)上には、GNDパターン(ベタパターン)42を形
成する。
【0029】なお、前記の各コンデンサ電極パターン、
コイルパターン及びGNDパターンは、それぞれ導体の
印刷により厚膜パターンとして形成する。前記のよう
に、各層に厚膜パターンを形成するが、この場合、コイ
ルパターン36と39の間、コイルパターン38と41
の間、コイルパターン37と40の間、コイルパターン
37とコンデンサ電極パターン35の間、コイルパター
ン36とコンデンサ電極パターン33、34の接続部と
の間(いずれも図示点線部分)を、ブラインドスルーホ
ール(内部が導体で満たされたスルーホール)によって
接続する。
コイルパターン及びGNDパターンは、それぞれ導体の
印刷により厚膜パターンとして形成する。前記のよう
に、各層に厚膜パターンを形成するが、この場合、コイ
ルパターン36と39の間、コイルパターン38と41
の間、コイルパターン37と40の間、コイルパターン
37とコンデンサ電極パターン35の間、コイルパター
ン36とコンデンサ電極パターン33、34の接続部と
の間(いずれも図示点線部分)を、ブラインドスルーホ
ール(内部が導体で満たされたスルーホール)によって
接続する。
【0030】このようにすると、コンデンサ電極パター
ン31と33の間にコンデンサC2 が形成され、コンデ
ンサ電極パターン32と34の間にコンデンサC1 が形
成され、コンデンサ電極パターン32と35との間にコ
ンデンサC3 が形成される。
ン31と33の間にコンデンサC2 が形成され、コンデ
ンサ電極パターン32と34の間にコンデンサC1 が形
成され、コンデンサ電極パターン32と35との間にコ
ンデンサC3 が形成される。
【0031】また、コイルパターン36と39でコイル
L1 を形成し、コイルパターン37と40でコイルL2
を形成し、コイルパターン38と41でコイルL3 を形
成する。これにより、図3と同じ回路構成となる。
L1 を形成し、コイルパターン37と40でコイルL2
を形成し、コイルパターン38と41でコイルL3 を形
成する。これにより、図3と同じ回路構成となる。
【0032】前記の積層体の側面には、図2のAに示し
たように、側面電極を形成して内部のパターンと接続
し、SMD化した高周波フィルタとする。この場合、例
えば図示のように、受信部側端子Rx、送信部側端子T
x、アンテナ側端子ANT、GND側端子GNDの各側
面電極を形成する。
たように、側面電極を形成して内部のパターンと接続
し、SMD化した高周波フィルタとする。この場合、例
えば図示のように、受信部側端子Rx、送信部側端子T
x、アンテナ側端子ANT、GND側端子GNDの各側
面電極を形成する。
【0033】前記の各側面電極と内部の各パターン間の
接続を行うため、コンデンサ電極パターン31、32、
コイルパターン41及び39と、40の接続部、GND
パターン42には、それぞれパターンの延長部分が形成
されており、これらの部分で内部のパターンと側面電極
との接続を行っている。
接続を行うため、コンデンサ電極パターン31、32、
コイルパターン41及び39と、40の接続部、GND
パターン42には、それぞれパターンの延長部分が形成
されており、これらの部分で内部のパターンと側面電極
との接続を行っている。
【0034】このような構造のSMD化した高周波フィ
ルタを、マザーボード上に実装する際は、GNDパター
ン42の設定側をマザーボード側とする。なお、コンデ
ンサ電極パターンは、GNDパターンに対し、厚み方向
で、できる限り離れた場所に偏在させて設定することが
望ましい。
ルタを、マザーボード上に実装する際は、GNDパター
ン42の設定側をマザーボード側とする。なお、コンデ
ンサ電極パターンは、GNDパターンに対し、厚み方向
で、できる限り離れた場所に偏在させて設定することが
望ましい。
【0035】上記のように、コンデンサ部とGNDパタ
ーンとの間に、コイル部を設定したので、コンデンサ部
とGNDパターンとの間の距離を大きくできる。このた
め、コンデンサ電極パターンとGNDパターンとの間に
発生する浮遊容量を低下できる(従来例と比べて)。
ーンとの間に、コイル部を設定したので、コンデンサ部
とGNDパターンとの間の距離を大きくできる。このた
め、コンデンサ電極パターンとGNDパターンとの間に
発生する浮遊容量を低下できる(従来例と比べて)。
【0036】従って、共振時の周波数ズレを少なくし、
各端子間の通過帯域(共振点)の不整合を最小限に抑え
ることができる。尚、コイル部については、GNDパタ
ーンを設定したことにより、個々のコイルのインダクタ
ンス値を低下させるため、そのままでは周波数ズレが生
じる。従ってこの場合は、作り込みにより、そのズレ分
を補正してパターニングすれば問題はない。
各端子間の通過帯域(共振点)の不整合を最小限に抑え
ることができる。尚、コイル部については、GNDパタ
ーンを設定したことにより、個々のコイルのインダクタ
ンス値を低下させるため、そのままでは周波数ズレが生
じる。従ってこの場合は、作り込みにより、そのズレ分
を補正してパターニングすれば問題はない。
【0037】このようにして、GND電位を有しない高
周波フィルタであっても、外部からの影響を防ぐための
GNDパターンを設定して、SMD化することが可能に
なる。
周波フィルタであっても、外部からの影響を防ぐための
GNDパターンを設定して、SMD化することが可能に
なる。
【0038】(他の実施例)以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 (1) 図3に示した回路構成の高周波フィルタに限らず、
各種の高周波フィルタに適用可能である。
たが、本発明は次のようにしても実施可能である。 (1) 図3に示した回路構成の高周波フィルタに限らず、
各種の高周波フィルタに適用可能である。
【0039】(2) 図1の例で、GNDパターン42は、
誘電体層30−5の裏面に設けてもよい。 (3) GNDパターンとコイル部の間、あるいは、コイル
部とコンデンサ部の間に、他の層(例えば、ダミー層
等)を介在させてもよい。
誘電体層30−5の裏面に設けてもよい。 (3) GNDパターンとコイル部の間、あるいは、コイル
部とコンデンサ部の間に、他の層(例えば、ダミー層
等)を介在させてもよい。
【0040】(4) 積層体(多層基板)の層数は、任意に
設定可能である。
設定可能である。
【0041】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) GND電位を有しない高周波フィルタでも、GND
パターンを設定してSMD化するのが容易になる。従っ
て、実装の自由度が大きくなる。
のような効果がある。 (1) GND電位を有しない高周波フィルタでも、GND
パターンを設定してSMD化するのが容易になる。従っ
て、実装の自由度が大きくなる。
【0042】(2) 前記(1)の理由により、高周波フィル
タ(SMD)の小型化が可能になる。 (3) 高周波フィルタ(SMD)を薄くしても、GNDパ
ターンを設定したことによる影響を最小限に抑えること
ができる。従って、脱バインダーや焼成時間が短くて済
み、製造コストも安くなる。
タ(SMD)の小型化が可能になる。 (3) 高周波フィルタ(SMD)を薄くしても、GNDパ
ターンを設定したことによる影響を最小限に抑えること
ができる。従って、脱バインダーや焼成時間が短くて済
み、製造コストも安くなる。
【図1】本発明の実施例における高周波フィルタの分解
斜視図である。
斜視図である。
【図2】Aは高周波フィルタ(SMD)の斜視図、Bは
図1のX−Y線断面図である。
図1のX−Y線断面図である。
【図3】従来の高周波フィルタの回路例である。
【図4】従来の高周波フィルタの構成図である。
30−1〜30−6 誘電体層(第1層〜第6層) 31〜35 コンデンサ電極パターン 36〜41 コイルパターン 42 GNDパターン Tx 送信部側端子 Rx 受信部側端子 ANT アンテナ側端子 GND GND側端子 C1 〜C3 コンデンサ L1 〜L3 コイル
Claims (2)
- 【請求項1】 積層体を構成する任意の層(30−2〜
30−6)に、 コンデンサ電極パターン(31〜35)と、 コイルパターン(36〜41)と、 GNDパターン(42)とを設定した高周波フィルタで
あって、 前記GNDパターン(42)に対し、積層方向で、コイ
ルパターン(36〜41)より遠い位置に、コンデンサ
電極パターン(31〜35)を偏在させて設定したこと
を特徴とする高周波フィルタ。 - 【請求項2】 前記GNDパターン(42)を、積層体
の最外層に設定すると共に、 積層方向に対し、該GNDパターン(42)とコンデン
サ電極パターン(31〜35)との間に、コイルパター
ン(36〜41)を設定したことを特徴とする高周波フ
ィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3327496A JP2793397B2 (ja) | 1991-12-11 | 1991-12-11 | 高周波フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3327496A JP2793397B2 (ja) | 1991-12-11 | 1991-12-11 | 高周波フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05167374A true JPH05167374A (ja) | 1993-07-02 |
JP2793397B2 JP2793397B2 (ja) | 1998-09-03 |
Family
ID=18199801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3327496A Expired - Fee Related JP2793397B2 (ja) | 1991-12-11 | 1991-12-11 | 高周波フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2793397B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995010118A1 (fr) * | 1993-10-04 | 1995-04-13 | Tdk Corporation | Distributeur/synthetiseur de signaux haute-frequence |
JPH08236409A (ja) * | 1995-02-24 | 1996-09-13 | Matsushita Electric Ind Co Ltd | 積層複合部品およびその製造方法 |
JPH1075145A (ja) * | 1996-08-30 | 1998-03-17 | Ngk Spark Plug Co Ltd | Lcバンドパスフィルタ |
JPH1168499A (ja) * | 1997-08-11 | 1999-03-09 | Hitachi Metals Ltd | 積層型分波器 |
US5880649A (en) * | 1996-02-27 | 1999-03-09 | Hitachi Metals Ltd. | Multilayered frequency separator |
US5949299A (en) * | 1997-01-07 | 1999-09-07 | Tdk Corporation | Multilayered balance-to-unbalance signal transformer |
JP2003087076A (ja) * | 2001-09-07 | 2003-03-20 | Murata Mfg Co Ltd | チップ状lc複合部品およびそれを用いた回路 |
US9178482B2 (en) | 2012-03-23 | 2015-11-03 | Murata Manufacturing Co., Ltd. | Filter element |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280862A (ja) * | 2001-03-19 | 2002-09-27 | Murata Mfg Co Ltd | 複合型lcフィルタ回路及び複合型lcフィルタ部品 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03155609A (ja) * | 1989-11-14 | 1991-07-03 | Murata Mfg Co Ltd | Lc複合部品 |
JPH0548366A (ja) * | 1991-08-21 | 1993-02-26 | Murata Mfg Co Ltd | 積層チツプlcフイルタのポール調整方法 |
-
1991
- 1991-12-11 JP JP3327496A patent/JP2793397B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03155609A (ja) * | 1989-11-14 | 1991-07-03 | Murata Mfg Co Ltd | Lc複合部品 |
JPH0548366A (ja) * | 1991-08-21 | 1993-02-26 | Murata Mfg Co Ltd | 積層チツプlcフイルタのポール調整方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995010118A1 (fr) * | 1993-10-04 | 1995-04-13 | Tdk Corporation | Distributeur/synthetiseur de signaux haute-frequence |
US5650756A (en) * | 1993-10-04 | 1997-07-22 | Tdk Corporation | High frequency signal dividing and/or combining device |
JPH08236409A (ja) * | 1995-02-24 | 1996-09-13 | Matsushita Electric Ind Co Ltd | 積層複合部品およびその製造方法 |
US5880649A (en) * | 1996-02-27 | 1999-03-09 | Hitachi Metals Ltd. | Multilayered frequency separator |
JPH1075145A (ja) * | 1996-08-30 | 1998-03-17 | Ngk Spark Plug Co Ltd | Lcバンドパスフィルタ |
US5949299A (en) * | 1997-01-07 | 1999-09-07 | Tdk Corporation | Multilayered balance-to-unbalance signal transformer |
JPH1168499A (ja) * | 1997-08-11 | 1999-03-09 | Hitachi Metals Ltd | 積層型分波器 |
JP4623398B2 (ja) * | 1997-08-11 | 2011-02-02 | 日立金属株式会社 | 積層型分波器 |
JP2003087076A (ja) * | 2001-09-07 | 2003-03-20 | Murata Mfg Co Ltd | チップ状lc複合部品およびそれを用いた回路 |
US9178482B2 (en) | 2012-03-23 | 2015-11-03 | Murata Manufacturing Co., Ltd. | Filter element |
Also Published As
Publication number | Publication date |
---|---|
JP2793397B2 (ja) | 1998-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7443268B2 (en) | Bandpass filter within a multilayered low temperature co-fired ceramic substrate | |
US7982557B2 (en) | Layered low-pass filter capable of producing a plurality of attenuation poles | |
JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
JP3333014B2 (ja) | 高周波信号分配・合成器 | |
EP1610408B1 (en) | Passive component | |
JP2793397B2 (ja) | 高周波フィルタ | |
EP1003216A2 (en) | Multilayered ceramic structure | |
JPH06267790A (ja) | 積層貫通型コンデンサアレイ | |
JPH05335866A (ja) | 高周波フィルタ | |
JPH046911A (ja) | 高周波フィルタ | |
JP2982539B2 (ja) | チップ型貫通コンデンサ | |
JPH03272213A (ja) | 高周波分波フィルタ | |
JPH06163321A (ja) | 高周波lc複合部品 | |
JP4195569B2 (ja) | 積層型電子部品 | |
JP3176859B2 (ja) | 誘電体フィルタ | |
JP2576687Y2 (ja) | 積層集積部品の実装構造 | |
JPH04284703A (ja) | 多層基板による誘電体フィルタ | |
US6873228B1 (en) | Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate | |
JPH03272198A (ja) | 多層回路基板内蔵のlcを含む高周波回路 | |
JPH0766077A (ja) | 積層電子部品 | |
JPH0648954Y2 (ja) | 電磁フィルタ複合部品 | |
JP2023057845A (ja) | 電子部品 | |
JPH03250908A (ja) | フィルタを付加した高周波増幅器 | |
KR100201534B1 (ko) | 칩 lc필터 | |
JP2585865Y2 (ja) | 誘電体ストリップライン共振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100619 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |