JP3333014B2 - 高周波信号分配・合成器 - Google Patents

高周波信号分配・合成器

Info

Publication number
JP3333014B2
JP3333014B2 JP24795893A JP24795893A JP3333014B2 JP 3333014 B2 JP3333014 B2 JP 3333014B2 JP 24795893 A JP24795893 A JP 24795893A JP 24795893 A JP24795893 A JP 24795893A JP 3333014 B2 JP3333014 B2 JP 3333014B2
Authority
JP
Japan
Prior art keywords
capacitor
electrode pattern
capacitor electrode
pattern
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24795893A
Other languages
English (en)
Other versions
JPH07106898A (ja
Inventor
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP24795893A priority Critical patent/JP3333014B2/ja
Priority to PCT/JP1994/001651 priority patent/WO1995010118A1/ja
Priority to US08/605,213 priority patent/US5650756A/en
Publication of JPH07106898A publication Critical patent/JPH07106898A/ja
Application granted granted Critical
Publication of JP3333014B2 publication Critical patent/JP3333014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/48—Networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Waveguides (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、携帯電話、コードレス
ホン等の各種通信機器、或いは他の電子機器等に利用さ
れる高周波信号分配・合成器に関する。
【０００２】
【従来の技術】図１０、図１１は、従来例を示した図で
あり、図１０、図１１中、１−１〜１−７は多層基板の
第１層〜第７層（誘電体層等）、２〜５はコイルパター
ン、７〜１０はコンデンサ電極パターン、１１、１２は
ＧＮＤ電極パターン、Ｌ１、Ｌ２はコイル、Ｃ１〜Ｃ４
はコンデンサ、Ｒ１は抵抗、ＩＮは入力端子、ＯＵＴ
１、ＯＵＴ２は出力端子を示す。
【０００３】§１：従来例の一般的な説明・・・図１０
参照 図１０は従来例の説明図であり、図１０Ａは分配器の等
価回路、図１０Ｂは分配器の特性図を示す。
【０００４】従来、例えば、図１０Ａに示した等価回路
（E.J.Wilkinson によって提案された回路）構成の高周
波信号分配・合成器が知られていた。この高周波信号分
配・合成器は、１つの高周波信号を２つの高周波信号に
分配（同一位相の信号に等分配）する分配器（デバイ
ダ）として使用したり、或いは２つの高周波信号（同一
位相の信号）を１つの高周波信号に合成する合成器（カ
プラ）として使用できるものである。
【０００５】なお、以下の説明では、前記高周波信号分
配・合成器を高周波信号分配器（以下、単に「分配器」
という）として使用した例を説明する。この分配器の等
価回路は、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、コイル
Ｌ１、Ｌ２、抵抗Ｒ１で構成されている。この場合、前
記コイル、及びコンデンサの定数は、Ｃ２＝Ｃ３、Ｌ１
＝Ｌ２のように設定する。また、抵抗Ｒ１は、例えば、
Ｒ１＝１００Ωに設定する。
【０００６】このように各定数を設定すると、入力端子
ＩＮに入力した高周波信号を２分配し、それぞれ出力端
子ＯＵＴ１、ＯＵＴ２から、同一位相の高周波信号を出
力することができる。この場合、一定の出力間アイソレ
ーションを確保する必要がある。
【０００７】なお、前記コンデンサＣ１、Ｃ２、Ｃ３
は、それぞれ各端の入力インピーダンスを決めるための
接地容量であり、出力端子ＯＵＴ１、ＯＵＴ２間のアイ
ソレーションの中心周波数には直接関係なく、もっぱら
コンデンサＣ４により前記アイソレーションの中心周波
数は決定される。
【０００８】前記分配器の特性図は、例えば、図１０Ｂ
のようになる。図１０Ｂにおいて、横軸は周波数（ＭＨ
Z ）、縦軸は出力間アイソレーション（ｄＢ）を示す。
この特性図において、中心周波数をｆ0 とし、出力間ア
イソレーションが４０ｄＢとなる周波数をｆa 、ｆb と
すると、比帯域は｛（ｆb −ｆa ）／ｆ0 ｝×１００％
となる。
【０００９】特性図から明らかなように、比帯域は、出
力間アイソレーションが２０ｄＢの場合より、４０ｄＢ
の方が小さくなり、分配器の製造が困難となる。 §２：分配器の具体例の説明・・・図１１参照 図１１は従来の分配器分解斜視図である。従来、前記等
価回路を有する分配器を、多層基板を使用して実現しよ
うとした場合、例えば、図示のようなものが考えられて
いた（未公開）。以下、その１例を説明する。
【００１０】：多層基板の第１層１−１には何もパタ
ーニングせず、保護層、或いは部品搭載面として使用す
る。 ：第２層１−２には、コイルパターン２、３を形成す
る。この場合、コイルパターン２、３は、図示のＭ−Ｎ
線方向に対し、左右対称的に配置する。
【００１１】：第３層１−３には、コイルパターン
４、５を形成する。この場合、コイルパターン４、５
は、図示のＭ−Ｎ線方向に対し、左右対称的に配置す
る。 ：第４層１−４には、コンデンサ電極パターン６を形
成（基板の略中央部に配置）する。
【００１２】：第５層１−５には、コンデンサ電極パ
ターン７と、ＧＮＤ電極パターン１１を形成する。この
場合、コンデンサ電極パターン７を、前記第４層１−４
のコンデンサ電極パターン６に対し、多層基板の積層方
向で対向する位置に形成する。
【００１３】：第６層１−６には、コンデンサ電極パ
ターン８、９、１０を形成する。この場合、次のように
パターニングを行う。コンデンサ電極パターン８は、前
記ＧＮＤ電極パターン１１に対し、多層基板の積層方向
で対向する位置に形成する。また、コンデンサ電極パタ
ーン９、１０は、前記コンデンサ電極パターン７に対
し、多層基板の積層方向で対向しない位置（基板の両側
に配置）に形成する。
【００１４】：第７層１−７には、ＧＮＤ電極パター
ン１２を形成する。このパターンは、例えば、導体ペー
ストの印刷等によりベタパターンとして形成（第７層の
略全面にパターニング）する。
【００１５】§３：各パターン間の接続関係、及び等価
回路との関係説明 前記多層基板の各層に形成したパターン間の接続関係、
及び等価回路との関係は、次の通りである。
【００１６】：コイルパターン２の一端部ａと、コイ
ルパターン４の一端部ｃ間をビアホール（図の点線部
分）で接続し、コイルＬ１とする。 ：コイルパターン３の一端部ｂと、コイルパターン５
の一端部ｄ間をビアホール（図の点線部分）で接続し、
コイルＬ２とする。なお、コイルＬ１とＬ２のインダク
タンス値は等しく設定（Ｌ１＝Ｌ２）する。
【００１７】：コンデンサ電極パターン８と、ＧＮＤ
電極パターン１１間の容量でコンデンサＣ１１を構成
し、コンデンサ電極パターン８と、ＧＮＤ電極パターン
１２間の容量でコンデンサＣ１２を構成する。そして、
コンデンサ容量は、Ｃ１＝Ｃ１１＋Ｃ１２の関係とする
（Ｃ１：入力端子ＩＮ側の接地用コンデンサ）。
【００１８】：コンデンサ電極パターン９と、ＧＮＤ
電極パターン１２間の容量でコンデンサＣ２を構成する
（Ｃ２：出力端子ＯＵＴ２側の接地用コンデンサ）。 ：コンデンサ電極パターン１０と、ＧＮＤ電極パター
ン１２間の容量でコンデンサＣ３を構成する（Ｃ３：出
力端子ＯＵＴ１側の接地用コンデンサ）。なお、コンデ
ンサＣ２、Ｃ３の容量値は等しく設定（Ｃ２＝Ｃ３）す
る。
【００１９】：コンデンサ電極パターン６、７間の容
量で、コンデンサＣ４を構成する（Ｃ４：２つの出力端
子ＯＵＴ１、ＯＵＴ２間のコンデンサ）。
【００２０】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 ：多層基板の各層に、コイルパターン、コンデンサ電
極パターン、ＧＮＤ電極パターンを設定して前記分配器
を実現する際、部品配置の対称性を確保しなければなら
ない。
【００２１】しかし、単に、各パターンを設定した場
合、例えば、各コンデンサ電極パターン（ホット側）
と、ＧＮＤ電極パターン間にアンバランスな浮遊容量が
発生し、２つの出力の出力インピーダンスが等しくなく
なる。その結果、２つの出力端子間にレベル偏差が発生
し、出力の等分配が不可能になる。
【００２２】：図１１の例では、第５層のコンデンサ
電極パターン７と、第７層のＧＮＤ電極パターン１２と
の間に浮遊容量が発生し、その容量はコンデンサＣ３に
加算されるため、結果的にコンデンサＣ３の容量が大き
くなり、Ｃ２＜Ｃ３の関係になる。
【００２３】従って、各出力インピーダンスが等しくな
くなり、出力間レベル偏差が発生し、出力の等分配がで
きなくなる。 ：前記出力端子間のレベル偏差を無くすためには、各
コンデンサ電極パターンを調整する必要があるが、特定
のコンデンサ電極パターンのみ調整すると、部品配置の
対称性が崩れ、それによる出力のレベル偏差が新たに発
生する。
【００２４】従って、出力のレベル偏差を無くし、最終
特性（等分配特性）を得るために、開発時間がかかる。 ：前記分配器を例えば、１ＧＨZ 以上の高周波帯で使
用する場合、コンデンサＣ２、Ｃ３等は例えば、０．５
ｐＦ以下となる。すなわち、コンデンサの容量が小さす
ぎるため、パターニングしても、配線等のための浮遊容
量が大きくなり、パターニングによる設定が困難とな
る。
【００２５】：多層基板の各層間で容量調整を行う
が、各層の厚みズレによるコンデンサ容量の変化により
設計周波数もずれる。特に、出力間アイソレーションを
高くする（例えば、４０ｄＢ以上）必要がある場合に
は、その中心周波数は、前記層間厚みズレにより簡単に
ずれてしまう。
【００２６】本発明は、このような従来の課題を解決
し、高周波信号分配・合成器を分配器として使用した場
合の出力間レベル偏差を低減し、特性の優れた製品が安
定的に製造できるようにすると共に、製品の開発時間を
短縮化可能にすることを目的とする。
【００２７】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、２１−３〜２１−６は多層基板の各
層（誘電体）、２６、２７、２９、３０、３７、３８、
４０、４１はコンデンサ電極パターン（ホット側）、３
２はＧＮＤ電極パターンを示す。
【００２８】本発明は上記の課題を解決するため、次の
ように構成した。 ：各入出力端子に、それぞれ接地用コンデンサを接続
し、入力端子と、各出力端子間に、それぞれコイルを接
続し、更に、前記出力端子間にコンデンサを接続した回
路構成とし、前記各コイル、及びコンデンサを多層基板
に設定した高周波信号分配・合成器において、前記コン
デンサを設定したコンデンサ部を複数層構成として、そ
の基板底面側にＧＮＤ電極パターン３２を設定し、該Ｇ
ＮＤ電極パターンより内側の異なる層２１−５、２１−
６に、それぞれ、２分割したコンデンサ電極パターン２
６、２７、及び２９、３０を、基板の中心線に対して対
称配置すると共に、異なる層の前記コンデンサ電極パタ
ーン２６と２９、及び２７と３０同士を、それぞれ基板
の積層方向で対向配置し、前記ＧＮＤ電極パターンと、
該ＧＮＤ電極パターンに近い方のコンデンサ電極パター
ンで、接地用コンデンサを構成し、かつ、前記ＧＮＤ電
極パターンに近い方の前記コンデンサ電極パターン２
９、３０の面積Ｓ２を、遠い方のコンデンサ電極パター
ン２６、２７の面積Ｓ１より大きく設定（Ｓ１＜Ｓ２）
して、前記異なる層に設定したコンデンサ電極パターン
間の容量により、出力端子間に接続したコンデンサ（Ｃ
４＝Ｃ４１＋Ｃ４２）を構成した高周波信号分配・合成
器。
【００２９】：各入出力端子に、それぞれ接地用コン
デンサを接続し、入力端子と各出力端子間に、それぞれ
コイルを接続し、更に、前記出力端子間にコンデンサを
接続した回路構成とし、前記各コイル、及びコンデンサ
を多層基板に設定した高周波信号分配・合成器におい
て、前記コンデンサを設定したコンデンサ部を複数層構
成として、その基板底面側にＧＮＤ電極パターン３２を
設定し、該ＧＮＤ電極パターンより内側の任意の異なる
層２１−４、２１−５に、それぞれコンデンサ電極パタ
ーン３７、３８を設定して、基板の積層方向で対向配置
し、かつ、ＧＮＤ電極パターンに近い方の前記コンデン
サ電極パターン３８の面積（Ｓ１２）を、遠い方のコン
デンサ電極パターン３７の面積（Ｓ１１）より小さく設
定（Ｓ１２＜Ｓ１１）し、前記異なる層に設定したコン
デンサ電極パターン３７、３８間の容量により、出力端
子間に接続したコンデンサＣ４を構成すると共に、ＧＮ
Ｄ電極パターンに近い方の前記コンデンサ電極パターン
３８とＧＮＤ電極パターンの間、及びＧＮＤ電極パター
ン３２に遠い方のコンデンサ電極パターン３７とＧＮＤ
電極パターン３２の間の容量で、それぞれ前記接地用コ
ンデンサＣ２、Ｃ３を構成した高周波信号分配・合成
器。
【００３０】：構成において、出力端子間に接続し
たコンデンサＣ４を複数分割して設定し、その一部のコ
ンデンサ電極パターン４０を基板表面に設定して、トリ
ミング可能にした高周波信号分配・合成器。
【００３１】：構成において、前記各層に設定した
コイルパターン、及びコンデンサ電極パターンの組を、
複数組設定して多段構成とした高周波信号分配・合成
器。
【００３２】
【作用】上記構成に基づく本発明の作用を、図１に基づ
いて説明する。 ：図１（Ａ）では次の通りである。コンデンサ電極パ
ターン２６、２９を積層方向で対向させ、コンデンサ電
極パターン２７、３０を積層方向で対向させてパターニ
ングする。
【００３３】また、コンデンサ電極パターン２６の面積
Ｓ１と、コンデンサ電極パターン２９の面積Ｓ２との関
係をＳ１＜Ｓ２とし、コンデンサ電極パターン２７の面
積Ｓ１と、コンデンサ電極パターン３０の面積Ｓ２との
関係をＳ１＜Ｓ２として、前記のようにパターニングし
ている。
【００３４】そして、コンデンサ電極パターン２６、２
９間の容量でコンデンサＣ４１を構成し、コンデンサ電
極パターン２７、３０間の容量でコンデンサＣ４２を構
成し、コンデンサ電極パターン２９とＧＮＤ電極パター
ン３２間の容量でコンデンサＣ２（接地用コンデンサ）
を構成し、コンデンサ電極パターン３０とＧＮＤ電極パ
ターン３２間の容量でコンデンサＣ３（接地用コンデン
サ）を構成する。
【００３５】この場合、前記コンデンサＣ４１とＣ４２
で出力間に接続したコンデンサＣ４を構成する（Ｃ４＝
Ｃ４１＋Ｃ４２）。以上のようにしたので、コンデンサ
電極パターン２６、２７は、ＧＮＤ電極パターン３２と
直接対向する部分が無い。従って、コンデンサ電極パタ
ーン２６、２７は、コンデンサ電極パターン２９、３０
の面積内に余裕を以てパターニングすることができる。
【００３６】その結果、量産時の積層ズレに対してコン
デンサＣ４としての容量ズレの発生を防ぐことができ
る。また、前記各パターンは基板の中央線に対し左右対
称的にパターニングしている（対称配置構造）ので、等
分配特性が得られやすい。
【００３７】：図１（Ｂ）では次の通りである。例え
ば、１ＧＨZ 以上の極めて高い周波数で使用する場合、
図示のように、コンデンサ電極パターン３７と、コンデ
ンサ電極パターン３８とを基板の略中央部に対向配置し
て、その間の容量でコンデンサＣ４を構成する。
【００３８】このパターニングを行う際、ＧＮＤ電極パ
ターン３２から遠い方のコンデンサ電極パターン３７の
面積をＳ１１を、ＧＮＤ電極パターン３２に近い方のコ
ンデンサ電極パターン３８の面積Ｓ１２より大きくする
（Ｓ１２＜Ｓ１１）必要がある。これは次の理由によ
る。
【００３９】すなわち、コンデンサ電極パターン３８
は、コンデンサ電極パターン３７との間にコンデンサＣ
４を構成しつつ、その下のＧＮＤ電極パターン３２との
間にコンデンサＣ２を構成する。
【００４０】また、コンデンサ電極パターン３７も同様
に、ＧＮＤ電極パターン３２との間にコンデンサＣ３を
構成する。しかし、コンデンサＣ２、Ｃ３の容量値は、
略等しく設定しないと２つの出力間にレベル偏差が発生
する。そのため、前記のような関係でパターニングを行
うことにより、前記レベル偏差を小さくしている。
【００４１】この例では、図１（Ａ）のようにコンデン
サＣ４を２分割しないため、浮遊容量の発生が低減可能
である。また、コンデンサＣ４を構成する層（誘電体
層）２１−４の厚みを調整することにより、コンデンサ
電極パターンをパターニングし易い適当な形状にするこ
とができる。
【００４２】：図１（Ｃ）では次の通りである。例え
ば、４０ｄＢのアイソレーションが必要な場合において
は、コンデンサのバラツキを極めて小さくすることが必
要である。
【００４３】そのため、コンデンサＣ４を構成する一部
のコンデンサ電極パターン４０を基板表面の略中央部に
形成しておき、この基板表面のコンデンサ電極パターン
４０をトリミングすることにより、コンデンサＣ４の容
量調整を行い、出力間のアイソレーション中心周波数を
調整する。
【００４４】この場合、トリミングによりコンデンサ電
極パターン４０が左右対称でなくなると、内部に設定し
たコイルの磁界偏りにより、前記コイルの対称性を乱す
ことになる。その結果、２つの出力間のレベル偏差を大
きくする方向に作用する。
【００４５】従って、コンデンサ電極パターン４０をト
リミングする場合は、基板の中心線に対し、左右対称に
なるようにトリミングする。このようにすれば、４０ｄ
Ｂ以上のアイソレーションが必要な場合においても、安
定した特性が容易に得られる。
【００４６】：図１（Ａ）に示した構成を多段構成と
した場合は、各段毎に出力間アイソレーションを持つた
め、全体として、出力間アイソレーションの周波数特性
が改善される。
【００４７】：以上のようにして、高周波信号分配・
合成器を分配器として使用した場合の出力間レベル偏差
を低減し、特性の優れた製品が安定的に製造できる。ま
た、製品の開発時間を短縮することが可能である。
【００４８】
【実施例】図２〜図９は本発明の実施例を示した図であ
る。以下、図２〜図９に基づいて、高周波信号分配・合
成器を、高周波信号分配器（以下、単に「分配器」とい
う）として用いた実施例を説明する。なお、各実施例の
分配器は、セラミック多層基板を使用し、ＳＭＤ化した
例である。
【００４９】（第１実施例の説明）図２は第１実施例の
分配器分解斜視図、図３は第１実施例の分配器完成図で
ある。
【００５０】図２、図３中、２０は多層基板、２１−１
〜２１−７は多層基板の第１層〜第７層、２２〜２５は
コイルパターン、２６〜３０はコンデンサ電極パター
ン、３１、３２はＧＮＤ電極パターン、３４は抵抗パタ
ーン（抵抗Ｒ１のパターン）、３５は外部電極（端
子）、ＩＮは入力端子、ＯＵＴ１、ＯＵＴ２は出力端
子、ＧＮＤは接地端子を示す。
【００５１】第１実施例は、前記分配器を第１層２１−
１〜第７層２１−７からなる多層基板を使用して実現し
た例であり、その等価回路は図１０Ａと同じである。 §１：第１実施例の一般的な説明 本実施例では、コイルＬ１、Ｌ２、コンデンサＣ１〜Ｃ
４、抵抗Ｒ１を多層基板の各層（誘電体層等）にパター
ニングする。この場合、コイルＬ１、Ｌ２のインダクタ
ンス値を等しく（Ｌ１＝Ｌ２）設定し、コンデンサＣ
１、Ｃ２の容量値を等しく（Ｃ１＝Ｃ２）設定する。
【００５２】§２：多層基板に形成した各パターンの説
明・・・図２参照 本実施例では、第１層２１−１〜第７層２１−７（全て
誘電体層で構成）からなる７層構成の多層基板を使用し
て、分配器を実現している。前記各層のパターンは次の
通りである。
【００５３】：多層基板の第１層２１−１には何もパ
ターニングせず、保護層、或いは部品搭載面として使用
する。 ：第２層２１−２には、コイルパターン２２、２３
を、例えば、導体ペーストの印刷等により形成する。こ
の場合、コイルパターン２２、２３は、図示のＭ−Ｎ線
方向に対し左右対称的に配置する。また、前記コイルパ
ターン２２、２３は、その一端部Ｐ１で共通接続（ＩＮ
に接続）する。
【００５４】：第３層２１−３には、コイルパターン
２４、２５を、例えば、導体ペーストの印刷等により形
成する。この場合、コイルパターン２４、２５は、図示
のＭ−Ｎ線方向に対し左右対称的に配置する。
【００５５】：第４層２１−４には何もパターニング
しないで、スペーサ層（コンデンサ部とコイル部とを離
すための層）として使用する。 ：第５層２１−５には、コンデンサ電極パターン（ホ
ット側電極）２６、２７と、ＧＮＤ電極パターン３１と
を、例えば、導体ペーストの印刷等により形成する。
【００５６】この場合、コンデンサ電極パターン２６、
２７を、図示のＭ−Ｎ線方向に対し、左右対称的に配置
する。また、ＧＮＤ電極パターン３１も、図示のＭ−Ｎ
線方向に対し左右対称的に配置する。
【００５７】：第６層２１−６には、コンデンサ電極
パターン（ホット側電極）２８、２９、３０を、例え
ば、導体ペーストの印刷等により形成する。この場合、
次のようにパターニングを行う。
【００５８】コンデンサ電極パターン２８は、図示のＭ
−Ｎ線方向に対し左右対称的に配置する。コンデンサ電
極パターン２９、３０は、図示のＭ−Ｎ線方向に対し左
右対称的に配置する。
【００５９】コンデンサ電極パターン２９は、コンデン
サ電極パターン２６に対し多層基板の積層方向で対向す
る位置に形成し、コンデンサ電極パターン３０は、コン
デンサ電極パターン２７に対し、多層基板の積層方向で
対向する位置に形成する。
【００６０】コンデンサ電極パターン２８は、ＧＮＤ電
極パターン３１に対し、多層基板の積層方向で対向する
位置に形成する。また、前記パターニングを行う場合、
次の条件で行う。
【００６１】コンデンサ電極パターン２６の面積をＳ
１、コンデンサ電極パターン２９の面積をＳ２とした場
合、Ｓ１＜Ｓ２の関係にする。そして、コンデンサ電極
パターン２６と、ＧＮＤ電極パターン３２とは、多層基
板の積層方向で直接対向する部分が無いようにする（両
者の間にコンデンサ電極パターン２９が入ることによ
り、対向部分を無くす）。
【００６２】コンデンサ電極パターン２７の面積をＳ
１、コンデンサ電極パターン３０の面積をＳ２とした場
合、Ｓ１＜Ｓ２の関係にする。そして、コンデンサ電極
パターン２７と、ＧＮＤ電極パターン３２とは、多層基
板の積層方向で直接対向する部分が無いようにする（両
者の間にコンデンサ電極パターン３０が入ることによ
り、対向部分を無くす）。
【００６３】：第７層２１−７には、ＧＮＤ電極パタ
ーン３２を形成する。このパターンは、例えば、導体ペ
ーストの印刷等によりベタパターンとして形成（第７層
の略全面にパターニング）する。
【００６４】§３：各パターン間の接続関係、及び等価
回路との関係説明 前記多層基板の各層に形成したパターン間の接続関係、
及び等価回路との関係は、次の通りである。
【００６５】：コイルパターン２２の一端部ａと、コ
イルパターン２４の一端部ｃ間をビアホール（図の点線
部分）で接続し、コイルＬ１とする。 ：コイルパターン２３の一端部ｂと、コイルパターン
２５の一端部ｄ間をビアホール（図の点線部分）で接続
し、コイルＬ２とする。なお、コイルＬ１とＬ２のイン
ダクタンス値は等しく設定（Ｌ１＝Ｌ２）する。
【００６６】：コンデンサ電極パターン２６の一端部
ｅ点と、コンデンサ電極パターン３０の一端部ｇ間をビ
アホール（図の点線部分）で接続し、コンデンサ電極パ
ターン２７の一端部ｆ点と、コンデンサ電極パターン２
９の一端部ｈ間をビアホール（図の点線部分）で接続す
る。
【００６７】：コンデンサ電極パターン２８と、ＧＮ
Ｄ電極パターン３１間の容量でコンデンサＣ１１を構成
し、コンデンサ電極パターン２８とＧＮＤ電極パターン
３２間の容量でコンデンサＣ１２を構成する。そして、
前記コンデンサの容量値は、Ｃ１＝Ｃ１１＋Ｃ１２の関
係とする（Ｃ１：入力端子ＩＮ側の接地用コンデン
サ）。
【００６８】：コンデンサ電極パターン２９と、ＧＮ
Ｄ電極パターン３２間の容量でコンデンサＣ２を構成す
る（Ｃ２：出力端子ＯＵＴ２側の接地用コンデンサ）。 ：コンデンサ電極パターン３０と、ＧＮＤ電極パター
ン３２間の容量でコンデンサＣ３を構成する（Ｃ３：出
力端子ＯＵＴ１側の接地用コンデンサ）。なお、コンデ
ンサＣ２、Ｃ３の容量値は等しく設定（Ｃ２＝Ｃ３）す
る。
【００６９】：コンデンサ電極パターン２６と、コン
デンサ電極パターン２９間の容量で、コンデンサＣ４１
を構成し、コンデンサ電極パターン２７と、コンデンサ
電極パターン３０間の容量で、コンデンサＣ４２を構成
する。そして、前記コンデンサの容量値は、Ｃ４＝Ｃ４
１＋Ｃ４２（但し、Ｃ４１＝Ｃ４２）の関係に設定する
（Ｃ４：２つの出力端子ＯＵＴ１、ＯＵＴ２間のコンデ
ンサ）。
【００７０】§４：完成した分配器の説明・・・図３参
照 図３は第１実施例の分配器完成図であり、図３Ａは例
１、図３Ｂは例２である。前記のようにしてパターニン
グした各層を積層して多層基板とし、該多層基板に、抵
抗Ｒ１をパターニングし、更に、外部電極（端子）を形
成して分配器が完成する。
【００７１】この場合、例１では、多層基板２０の表面
層である第１層２１−１の表面に、抵抗ペーストの印刷
等により、抵抗パターン３４（抵抗Ｒ１を構成するパタ
ーン）を形成する（図３Ａ参照）。
【００７２】また、例２では、多層基板２０の最下層で
ある第７層２１−７の裏面側に、抵抗ペーストの印刷等
により、抵抗パターン３４を形成する（図３Ｂ参照）。
また、前記多層基板の側面側には、外部電極（ＩＮ、Ｏ
ＵＴ１、ＯＵＴ２、ＧＮＤ）３５を形成し、前記各パタ
ーン（図２参照）と接続する。この接続関係は、次の通
りである。
【００７３】：Ｐ１、Ｐ６点は、外部電極３５の内、
入力端子ＩＮに接続する。 ：Ｐ２、Ｐ７点は、外部電極３５の内、出力端子ＯＵ
Ｔ１に接続する。 ：Ｐ３、Ｐ８点は、外部電極３５の内、出力端子ＯＵ
Ｔ２に接続する。
【００７４】：Ｐ４、Ｐ５、Ｐ９、Ｐ１０、Ｐ１１点
は、外部電極３５の内、接地端子ＧＮＤに接続する。 ：抵抗パターン３４の一端部は、外部電極３５の内、
出力端子ＯＵＴ１に接続し、他端部は出力端子ＯＵＴ２
に接続する。
【００７５】§５：その他の説明 ：コンデンサ電極パターン２６の面積Ｓ１と、コンデ
ンサ電極パターン２９の面積Ｓ２との関係をＳ１＜Ｓ２
とし、コンデンサ電極パターン２７の面積Ｓ１と、コン
デンサ電極パターン３０の面積Ｓ２との関係をＳ１＜Ｓ
２として、前記のようにパターニングしている。
【００７６】このため、コンデンサ電極パターン２６、
２７は、コンデンサ電極パターン２９、及びコンデンサ
電極パターン３０の面積内に余裕を以てパターニングす
ることができる。
【００７７】従って、量産時の積層ズレに対して、コン
デンサＣ４としての容量ズレの発生を防ぐことができ
る。なお、コンデンサＣ４の定数は、分配器として使用
する周波数、及び出力間アイソレーション特性により決
まる。
【００７８】：前記各パターンは、図のＭ−Ｎ線方向
に対し、左右対称的にパターニングしている（対称配置
構造）ので、２分配特性が得られやすい。 （第２実施例の説明）図４は、第２実施例の分配器分解
斜視図であり、図４中、図２、図３と同じものは同一符
号で示してある。また、３７、３８はコンデンサ電極パ
ターンを示す。第２実施例は、前記分配器を１ＧＨZ 以
上の周波数帯（使用周波数が極めて高くなった場合）で
使用できるようにした例である。
【００７９】§１：第２実施例の一般的な説明 例えば、使用周波数が１ＧＨZ 以上の分配器を設計する
場合、構成する素子は、全定数が非常に小さい定数とな
る。通常この帯域では、ストリップライン等により構成
するが、部品形状としてはＬＣ構成の方が有利である。
【００８０】例えば、１．６ＧＨZ 帯以上で設計する場
合、Ｌ１＝Ｌ２＝５．９ｎＨ、Ｃ１＝１．９ｐＦ、Ｃ２
＝Ｃ３＝０．４ｐＦ、Ｃ４＝０．６ｐＦ程度となる。こ
の場合、１ｐＦ以下のコンデンサを設計するためには、
：パターンを小さく作る。：コンデンサ層間を厚く
する。：誘電体層の誘電率を小さくする等の対策が必
要である。
【００８１】前記については、パターンを設定して
も、配線パターンの持つ浮遊容量との分離が出来ないた
め、設定誤差が大きくなる。なお、パターンを配線幅
（例えば、０．２ｍｍ）よりも細くすることは、無意味
となる。
【００８２】前記については、設計する場合、部品全
体の厚みが厚くなるため、小型化、薄型化には不適当で
ある。特に、セラミック多層基板を使用する場合には、
基板が厚くなると、基板焼成する時に脱バインダーが厄
介である。
【００８３】前記については、例えば、誘電体の誘電
率εが、略１の材料を使用できれば問題ないが、一般的
なセラミック材料等は、ε＞５であり、低誘電率材料を
作ること自体が困難である。
【００８４】従って、前記第１実施例で示した構成で
は、使用周波数が１ＧＨZ 以上の分配器を設計するのは
困難である。そこで、第２実施例では、この点を解決
し、使用周波数が１ＧＨZ 以上でも使用可能な分配器を
実現した。以下、具体例について説明する。
【００８５】§２：多層基板に形成した各パターンの説
明・・・図４参照 ：多層基板の第１層２１−１〜第３層２１−３に形成
したパターンは、前記第１実施例と同じなので説明は省
略する。
【００８６】：第４層２１−４には、コンデンサ電極
パターン３７を、例えば導体ペーストの印刷等により形
成する。この場合、前記パターンは、図示のＭ−Ｎ線方
向に対し、左右対称的に配置する。
【００８７】：第５層２１−５には、コンデンサ電極
パターン３８とＧＮＤ電極パターン３１とを、例えば導
体ペーストの印刷等により形成する。この場合、各パタ
ーンは図示のＭ−Ｎ線方向に対し左右対称的に配置す
る。
【００８８】また、コンデンサ電極パターン３８は、コ
ンデンサ電極パターン３７に対し、多層基板の積層方向
で対向する位置に形成する。この場合、コンデンサ電極
パターン３７の面積をＳ１１、コンデンサ電極パターン
３８の面積をＳ１２とした場合、Ｓ１２＜Ｓ１１の関係
にする。すなわち、コンデンサ電極パターン３７の面積
Ｓ１１を、コンデンサ電極パターン３８の面積Ｓ１２よ
り大きく設定する。
【００８９】：第６層２１−６には、コンデンサ電極
パターン（ホット側電極）２８を、例えば、導体ペース
トの印刷等により形成する。なお、このパターンは第１
実施例と同じなので、説明は省略する。
【００９０】：第７層２１−７には、ＧＮＤ電極パタ
ーン３２を形成するが、このパターンは、第１実施例と
同じなので説明は省略する。 §３：各パターン間の接続関係、及び等価回路との関係
説明 前記多層基板の各層に形成したパターン間の接続関係、
及び等価回路との関係は、次の通りである。
【００９１】：コンデンサ電極パターン３７と、コン
デンサ電極パターン３８間の容量でコンデンサＣ４を構
成する。 ：コンデンサ電極パターン３７と、ＧＮＤ電極パター
ン３２間の容量（浮遊容量等の微小容量）でコンデンサ
Ｃ３を構成する。
【００９２】：コンデンサ電極パターン３８と、ＧＮ
Ｄ電極パターン３２間の容量（浮遊容量等の微小容量）
でコンデンサＣ２を構成する。 ：コンデンサ電極パターン２８と、ＧＮＤ電極パター
ン３１間の容量でコンデンサＣ１１を構成し、コンデン
サ電極パターン２８とＧＮＤ電極パターン３２間の容量
でコンデンサＣ１２を構成する。そして、前記コンデン
サの容量は、Ｃ１＝Ｃ１１＋Ｃ１２の関係とする（Ｃ
１：入力端子ＩＮ側の接地用コンデンサ）。
【００９３】§４：完成した分配器の説明 前記各層を積層して完成した分配器の外観は、図３に示
した第１実施例の分配器と同じである。
【００９４】ただし、コンデンサ電極パターン３７の一
端部の点Ｐ２０は、外部電極３５の内、出力端子ＯＵＴ
１に接続し、コンデンサ電極パターン３８の一端部の点
Ｐ２１は、出力端子ＯＵＴ２に接続する。なお、他の構
成は、第１実施例と同じなので、説明は省略する。
【００９５】§５：その他の説明 前記のように、第４層２１−４に形成したコンデンサ電
極パターン３７と、第５層２１−５に形成したコンデン
サ電極パターン３８とを対向配置して、コンデンサＣ４
を構成している。
【００９６】この場合、コンデンサ電極パターン３７の
面積Ｓ１１を、コンデンサ電極パターン３８の面積Ｓ１
２より大きくする（Ｓ１２＜Ｓ１１）必要がある。これ
は、次の理由による。
【００９７】すなわち、コンデンサ電極パターン３８
は、コンデンサ電極パターン３７の間にコンデンサＣ４
を構成しつつ、その下のＧＮＤ電極パターン３２との間
にコンデンサＣ２を構成する。
【００９８】また、コンデンサ電極パターン３７も同様
に、ＧＮＤ電極パターン３２との間にコンデンサＣ３を
構成する。しかし、コンデンサＣ２、Ｃ３の容量値は、
略等しく設定しないと２つの出力間にレベル偏差が発生
する。そのため、前記のような関係でパターニングを行
うことにより、前記レベル偏差を小さくしている。
【００９９】なお、第２実施例の特徴としては、次の通
りである。：コンデンサＣ４を２分割しないため、浮
遊容量、及び浮遊インダクタンスの発生が低減可能であ
る。：コンデンサＣ４を構成する第４層２１−４の厚
みを調整することにより、コンデンサ電極パターンをパ
ターニングし易い形状にできる。
【０１００】（第３実施例の説明）図５は第３実施例の
分配器等価回路、図６は第３実施例の分配器分解斜視図
である。図５、図６中、図２〜図５と同じものは同一符
号で示してある。また、４０、４１はコンデンサ電極パ
ターン、４２は配線パターン、４３は切り欠き部を示
す。
【０１０１】第３実施例は、例えば、出力間アイソレー
ションが４０ｄＢ以上必要な場合に有効な分配器の例で
ある。 §１：第３実施例の一般的な説明 前記第１実施例に示した分配器は、２つの出力端子間で
アイソレーションを持っているが、一般的には２０ｄＢ
以上あれば、大抵の使用には可能である。しかし、４０
ｄＢ以上のアイソレーションを必要とする場合がある。
【０１０２】実験の結果によれば、２０ｄＢ帯域は、そ
の中心周波数に対して比帯域で２５％程度であるが、４
０ｄＢ帯域では比帯域で２．５％しかない。量産時、ア
イソレーションの特性バラツキは、コイルよりコンデン
サの層間厚みのバラツキにより、アイソレーションの中
心周波数（ｆ0 ）のバラツキにより生じる。
【０１０３】前記分配器は、例えば、セラミックスとバ
インダー等を混合した塗料を、ドクターブレード等によ
りシートを形成し、得られたシートに厚膜法で電極を各
層にパターニングし、それらを積層して、脱バインダー
し、焼成して、部品の本体が作られる。
【０１０４】このシート形成時に、１０％程度の厚みバ
ラツキが生じるため、そのバラツキがコンデンサの容量
値のバラツキ（約１０％程度のバラツキ）となる。しか
し、２０ｄＢ程度のアイソレーションであれば、その程
度のバラツキでも、無調整で作り込みが可能である。
【０１０５】しかし、４０ｄＢ以上にするためには、コ
ンデンサのバラツキを±２％程度にする必要がある。従
って、前記の方法では、無調整での作り込みは不可能で
ある。そのため、調整により作り上げる必要がある。
【０１０６】前記コンデンサＣ１、Ｃ２、Ｃ３は、それ
ぞれ各端の入力インピーダンスを決めるための接地容量
であり、出力端子ＯＵＴ１、ＯＵＴ２間のアイソレーシ
ョンの中心周波数（ｆ0 ）には直接関係ない。従って、
出力端子ＯＵＴ１、ＯＵＴ２間のアイソレーションの中
心周波数（ｆ0 ）は、コンデンサＣ４のみで決まる。
【０１０７】このため、コンデンサＣ４の調整によりア
イソレーションの中心周波数を調整し特性出しを行えば
良いことになる。このように、コンデンサＣ４の設定が
重要である。。
【０１０８】また、前記コンデンサＣ１、Ｃ２、Ｃ３は
約±１０％程度あっても、全体の特性には大きな変化は
ない（Ｃ２＝Ｃ３として変化させているため）ことが実
験的にも確認されている。。
【０１０９】従って、コンデンサＣ４のみ、調整により
アイソレーション中心周波数を調整して、例えば、４０
ｄＢのアイソレーションの特性出しを行えば良いことに
なる。以下、具体例について説明する。 §２：等価回路による説明・・・図５参照 この分配器の等価回路は、図５に示したように、コイル
Ｌ１、Ｌ２、コンデンサＣ１〜Ｃ４、抵抗Ｒ１で構成さ
れている。この回路において、コンデンサＣ４を可変で
きるようにし（トリマーコンデンサ構成）、前記特性出
しを行う。
【０１１０】§３：多層基板に形成した各パターンの説
明・・・図６参照 ：多層基板の第１層２１−１には、コンデンサ電極パ
ターン４０を、例えば、導体ペーストの印刷等により形
成する。前記パターンは図示のＭ−Ｎ線方向に対し、左
右対称的に配置する。
【０１１１】前記コンデンサ電極パターン４０は、トリ
ミングによるコンデンサＣ４の容量調整用パターンであ
り、その一部には切り欠き部４３が設けてある。なお、
前記コンデンサ電極パターン４０をトリミングする時
は、図示Ｍ−Ｎ線方向に対し、左右対称となるようにト
リミングする必要があるため、切り欠き部４３は、第１
層２１−１の略中央部に形成してあり、トリミングの目
安としている。
【０１１２】：第２層２１−２には、コイルパターン
２２、２３と、コンデンサ電極パターン４１と、配線パ
ターン４２を、例えば、導体ペーストの印刷等により形
成する。
【０１１３】前記コイルパターン２２、２３は、図示の
Ｍ−Ｎ線方向に対し左右対称的に配置する。そして、前
記コイルパターン２２、２３は、その一端部Ｐ１で共通
接続（ＩＮに接続）する。
【０１１４】また、前記コンデンサ電極パターン４１
は、コンデンサ電極パターン４０に対し、多層基板の積
層方向で対向する位置にパターニングする。 ：前記以外の第３層２１−３〜第７層２１−７の構成
は、前記第１実施例と同じなので、説明は省略する。
【０１１５】§４：各パターン間の接続関係、及び等価
回路との関係説明 前記多層基板の各層に形成したパターン間の接続関係、
及び等価回路との関係は、次の通りである。
【０１１６】：コンデンサ電極パターン４０の一端部
ｉと、配線パターン４２の一端部ｊ間をビアホール（図
の点線部分）で接続する。なお、この実施例では分配器
をＳＭＤ化するため、部品表面での配線を避け、前記の
ように、内部の配線パターン４２を利用して配線してい
る。
【０１１７】：コンデンサ電極パターン４０、４１間
の容量でコンデンサＣ４３（トリマーコンデンサ）を構
成する。 ：コンデンサ電極パターン２６と、コンデンサ電極パ
ターン２９間の容量でコンデンサＣ４４を構成する。
【０１１８】：コンデンサ電極パターン２７と、コン
デンサ電極パターン３０間の容量でコンデンサＣ４５を
構成する。 ：前記各コンデンサの容量は、Ｃ４４＝Ｃ４５、Ｃ４
＝Ｃ４３＋Ｃ４４＋Ｃ４５の関係が成り立つように設定
する。なお、前記コンデンサＣ４の容量は、トリミング
することを考慮して、最初は少し大きめの容量に設定し
ておく必要がある。
【０１１９】：前記以外は、第１実施例と同じなの
で、説明は省略する。 §５：完成した分配器の説明 前記の各層を積層して完成した分配器の外観は、図３Ｂ
に示した第１実施例の分配器と同じである。
【０１２０】ただし、コンデンサ電極パターン４１の一
端部の点Ｐ２４は、外部電極３５の内、出力端子ＯＵＴ
２に接続し、配線パターン４２の一端部の点Ｐ２３は、
出力端子ＯＵＴ１に接続する。なお、他の構成は第１実
施例と同じなので説明は省略する。
【０１２１】§６：その他の説明 第３実施例では、例えば、４０ｄＢのアイソレーション
が必要な場合において、コンデンサＣ４の容量調整を行
い、出力間のアイソレーション中心周波数を調整する。
【０１２２】この調整により特性出しを行うには、コン
デンサ電極パターン４０をトリミングするが、このトリ
ミング時には、切り欠き部４３を目安としてトリミング
を行う。このようにする理由は次の通りである。
【０１２３】すなわち、コンデンサ電極パターン４０の
両側部分（下側の層）にはコイルがあるため、コンデン
サ電極パターン４０をトリミングする場合、片側に偏っ
て削ると、Ｌ１、Ｌ２双方のコイルの磁界の対称性を乱
し、結果的に定数関係がＬ１≠Ｌ２となる。
【０１２４】本来、コイルＬ１、Ｌ２を構成する各コイ
ルパターンは、Ｌ１＝Ｌ２となるようにＭ−Ｎ線方向に
対して左右対称的にパターニングされているが、トリミ
ングによりコンデンサ電極パターン４０が左右対称でな
くなると、Ｌ１≠Ｌ２になることにより、２つの出力間
のレベル偏差を大きくする方向に作用する。
【０１２５】従って、コンデンサ電極パターン４０をト
リミングする場合は、Ｍ−Ｎ線方向に対し左右対称にな
るようにトリミングする。 （第４実施例の説明）図７は、第４実施例の説明図、図
８は第４実施例の分配器分解斜視図、図９は第４実施例
の分配器完成図である。図７〜図９中、図２〜図６と同
じものは同一符号で示してある。
【０１２６】また、４５−１〜４５−７は多層基板の各
層、４６〜５３はコイルパターン、５４〜５６は配線パ
ターン、５７〜６５はコンデンサ電極パターン、６６は
ＧＮＤ電極パターンを示す。
【０１２７】§１：第４実施例の一般的な説明 第４実施例は、前記第１〜第３実施例の分配器回路構成
を２段構成とし、出力間アイソレーションの周波数特性
を変えた例である。この例では、例えば、２０ｄＢ帯域
での出力間アイソレーションを２倍程度に広げることが
可能である。
【０１２８】§２：等価回路と、特性図による説明・・
・図７参照 図７Ａは分配器の等価回路、図７Ｂは分配器の特性図で
ある。この分配器の等価回路は、図７Ａに示したよう
に、コイルＬ１１、Ｌ１２、コンデンサＣ１１、Ｃ１
２、Ｃ１３、Ｃ１６、及び抵抗Ｒ１１からなる１段目の
回路と、コイルＬ１３、Ｌ１４、コンデンサＣ１４、Ｃ
１５、Ｃ１７、及び抵抗Ｒ１２からなる２段目の回路と
で構成（２段構成）される。
【０１２９】前記回路において、各定数を、Ｃ１３＝Ｃ
１２、Ｃ１５＝Ｃ１４、Ｌ１１＝Ｌ１２、Ｌ１３＝Ｌ１
４のように設定する。なお、他の構成は前記各実施例と
同じである。
【０１３０】前記等価回路を有する分配器の周波数特性
は、図７Ｂの通りである。図７Ｂにおいて、横軸は周波
数（ＭＨZ ）、縦軸は出力間アイソレーション（ｄＢ）
を示す。
【０１３１】§３：多層基板に形成した各パターンの説
明・・・図８参照 ：多層基板の第１層４５−１には、何もパターニング
しないで、保護層、或いは部品搭載面等に使用する。
【０１３２】：第２層４５−２には、コイルパターン
４６、４７、４８、４９を、例えば、導体ペーストの印
刷により形成する。この場合、コイルパターン４６と４
８を接続し、コイルパターン４７と４９を接続する。
【０１３３】：第３層４５−３には、コイルパターン
５０、５１、５２、５３を、例えば、導体ペーストの印
刷により形成する。この場合、コイルパターン５０と５
１を接続する。
【０１３４】：第４層４５−４には、配線パターン５
４、５５、５６を、例えば、導体ペーストの印刷により
形成する。 ：第５層４５−５には、コンデンサ電極パターン（ホ
ット側電極）５７、５８、５９、６０を、例えば、導体
ペーストの印刷により形成する。
【０１３５】：第６層４５−６には、コンデンサ電極
パターン（ホット側電極）６１、６２、６３、６４、６
５を、例えば、導体ペーストの印刷により形成する。こ
の場合、パターニングの条件は、前記第１実施例と同じ
ような条件でパターニングを行う。
【０１３６】すなわち、コンデンサ電極パターン６２、
６３、６４、６５は、それぞれ第５層４５−５に形成し
たコンデンサ電極パターン５７、５８、５９、６０に対
し、基板積層方向で対向する位置に形成すると共に、コ
ンデンサ電極パターン６２、６３、６４、６５の各面積
は、コンデンサ電極パターン５７、５８、５９、６０の
各面積より、それぞれ大きく設定する。
【０１３７】そして、コンデンサ電極パターン５７、５
８、５９、６０は、第７層４５−７に形成したＧＮＤ電
極パターン６６と基板積層方向で対向しないように形成
（両者の間にコンデンサ電極パターン６２、６３、６
４、６５が入ることにより、対向部分を無くす）する。
【０１３８】：第７層４５−７には、ＧＮＤ電極パタ
ーン６６を形成する。このパターンは、例えば、導体ペ
ーストの印刷等によりベタパターンとして形成（第７層
の略全面にパターニング）する。
【０１３９】§４：各パターン間の接続関係、及び等価
回路との関係説明 前記多層基板の各層に形成したパターン間の接続関係、
及び等価回路との関係は、次の通りである。
【０１４０】：コイルパターン４６の一端部と、コイ
ルパターン５０の一端部間をビアホール（図の点線部
分）で接続し、コイルＬ１１とする。 ：コイルパターン４７の一端部と、コイルパターン５
１の一端部間をビアホール（図の点線部分）で接続し、
コイルＬ１２とする。この場合コイルＬ１１、Ｌ１２の
インダクタンス値は、Ｌ１１＝Ｌ１２とする。
【０１４１】：コイルパターン４８の一端部と、コイ
ルパターン５２の一端部間をビアホール（図の点線部
分）で接続し、コイルＬ１３とする。 ：コイルパターン４９の一端部と、コイルパターン５
３の一端部間をビアホール（図の点線部分）で接続し、
コイルＬ１４とする。この場合コイルＬ１３、Ｌ１４の
インダクタンス値は、Ｌ１３＝Ｌ１４とする。
【０１４２】：配線パターン５４、５５、５６と、各
コイルパターン、及びコンデンサ電極パターン間の必要
な部分（図の点線部分）をビアホールで接続する。 ：コンデンサ電極パターン５８、６３間の容量でコン
デンサＣ１６１を構成し、コンデンサ電極パターン５
７、６２間の容量でコンデンサＣ１６２を構成する。こ
の場合、各容量間はＣ１６１＝Ｃ１６２、Ｃ１６＝Ｃ１
６１＋Ｃ１６２の関係とする。
【０１４３】：コンデンサ電極パターン６０、６５間
の容量でコンデンサＣ１７１を構成し、コンデンサ電極
パターン５９、６４間の容量でコンデンサＣ１７２を構
成する。この場合、各容量間はＣ１７１＝Ｃ１７２、Ｃ
１７＝Ｃ１７１＋Ｃ１７２の関係とする。
【０１４４】：コンデンサ電極パターン６１とＧＮＤ
電極パターン６６間の容量でコンデンサＣ１１を構成
し、コンデンサ電極パターン６３とＧＮＤ電極パターン
６６間の容量でコンデンサＣ１２を構成する。
【０１４５】また、コンデンサ電極パターン６２とＧＮ
Ｄ電極パターン６６間の容量でコンデンサＣ１３を構成
し、コンデンサ電極パターン６５とＧＮＤ電極パターン
６６間の容量でコンデンサＣ１４を構成し、コンデンサ
電極パターン６４とＧＮＤ電極パターン６６間の容量で
コンデンサＣ１５を構成する。
【０１４６】この場合、各容量間はＣ１３＝Ｃ１２、Ｃ
１５＝Ｃ１４の関係とする。 ：前記コイルパターン、コンデンサ電極パターン、Ｇ
ＮＤ電極パターン等の各パターンは、図示Ｘ−Ｙ線方向
に対して対称的にパターニングする。
【０１４７】§５：完成した分配器の説明・・・図９参
照 前記の各層を積層して完成した分配器の外観は図９に示
した通りである。前記のようにしてパターニングした各
層を積層して多層基板２０とし、該多層基板の側面部分
に外部電極（端子）３５を形成して分配器が完成する。
この場合、抵抗Ｒ１１、及びＲ１２は外付けとする。
【０１４８】前記外部電極３５として、入力端子ＩＮ、
出力端子ＯＵＴ１、ＯＵＴ２、接地端子ＧＮＤ、その他
の端子Ｔ１、Ｔ２を形成する。そして、前記出力端子Ｏ
ＵＴ１、ＯＵＴ２には抵抗Ｒ１２を接続（外付け）し、
端子Ｔ１、Ｔ２には抵抗Ｒ１１を接続（外付け）する。
【０１４９】また、前記各外部電極３５と基板内部の各
パターンとの接続関係は次の通りである。 ：第２層４５−２に形成したコイルパターン５２の一
端部Ｑ１を出力端子ＯＵＴ１に接続し、コイルパターン
５３の一端部Ｑ２を出力端子ＯＵＴ２に接続する。
【０１５０】：第４層４５−４に形成した配線パター
ン５４の一端部Ｑ３を入力端子ＩＮに接続し、配線パタ
ーン５５の一端部Ｑ４を端子Ｔ１に接続し、配線パター
ン５６の一端部Ｑ５を端子Ｔ２に接続する。
【０１５１】：第６層４５−６に形成したコンデンサ
電極パターン６４の一端部Ｑ６を出力端子ＯＵＴ１に接
続し、コンデンサ電極パターン６５の一端部Ｑ７を出力
端子ＯＵＴ２に接続する。
【０１５２】：第７層４５−７に形成したＧＮＤ電極
パターン６６の一端部Ｑ８、Ｑ９、Ｑ１０を接地端子Ｇ
ＮＤに接続する。 §６：その他の説明 前記のように、分配器を２段構成とすることにより、図
７Ｂに示したような特性が得られる。この場合、第１段
目と第２段目とで、中心周波数をｆ01、ｆ02のようにず
らして設定すれば、全体として、出力間アイソレーショ
ンの周波数特性が改善される。
【０１５３】例えば、２０ｄＢ帯域での帯域幅を、第１
実施例等の特性と比較して、２倍程度にすることが可能
である。 （他の実施例）以上実施例について説明したが、本発明
は次のようにしても実施可能である。
【０１５４】：前記実施例１、２、３の抵抗（Ｒ１）
は、本部品とは別にディスクリート部品として外付けし
ても良く、また、実施例４では、抵抗Ｒ１１、Ｒ１２を
厚膜で部品の表面又は裏面に設定しても良い。
【０１５５】：多層基板を構成する各層の内、コイル
パターンを設定した層、及びスペーサ層は、コンデンサ
部とは別の材料の絶縁体層で構成しても良い。 ：前記実施例の入力端子ＩＮを出力端子とし、２つの
出力端子ＯＵＴ１、ＯＵＴ２を、それぞれ入力端子とす
ることにより、２つの高周波信号（同一位相の信号）を
合成する合成器としても使用可能である。
【０１５６】：第４実施例に示した分配器を更に多段
化（Ｎ段構成）することも可能である。 ：分配器を多段構成とすることにより、全体として、
出力間アイソレーションの周波数特性が改善される。例
えば、２０ｄＢ帯域での帯域幅を、１段構成のものに比
べて２倍程度に広げることが可能である。
【０１５７】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 ：部品底面にＧＮＤ電極パターンを配置してシールド
構造にした高性能の高周波信号分配・合成器が安定的に
製造できる。
【０１５８】：分配器として使用した場合、部品配置
が対称的に形成できるので、２出力間のレベル偏差を低
減できる。 ：高周波信号分配・合成器を分配器として使用した場
合の出力間レベル偏差を低減し、特性の優れた製品が安
定的に製造できる。
【０１５９】：部品の表面に、出力間容量を構成する
コンデンサのコンデンサ電極パターンを設定して、トリ
ミング可能にしたので、周波数調整が容易になり、製品
の開発時間を短縮化可能にする。特に１ＧＨZ 以上の高
周波帯においても、設計が容易にできる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】第１実施例の分配器分解斜視図である。
【図３】第１実施例の分配器完成図である。
【図４】第２実施例の分配器分解斜視図である。
【図５】第３実施例の分配器等価回路である。
【図６】第３実施例の分配器分解斜視図である。
【図７】第４実施例の説明図である。
【図８】第４実施例の分配器分解斜視図である。
【図９】第４実施例の分配器完成図である。
【図１０】従来例の説明図である。
【図１１】従来の分配器分解斜視図である。
【符号の説明】
２６、２７、２９、３０ コンデンサ電極パターン ３７、３８ コンデンサ電極パターン ４０、４１ コンデンサ電極パターン ３２ ＧＮＤ電極パターン ２１−３、２１−４、２１−５、２１−６ 多層基板の
各層（誘電体層等）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 7/48 H03H 7/01 - 7/12 H01G 4/38

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 各入出力端子（ＩＮ、ＯＵＴ１、ＯＵＴ
    ２）に、それぞれ接地用コンデンサ（Ｃ１、Ｃ２、Ｃ
    ３）を接続し、 入力端子（ＩＮ）と、各出力端子（ＯＵＴ１、ＯＵＴ
    ２）間に、それぞれコイル（Ｌ１、Ｌ２）を接続し、 更に、前記出力端子（ＯＵＴ１、ＯＵＴ２）間にコンデ
    ンサ（Ｃ４）を接続した回路構成とし、 前記各コイル、及びコンデンサを多層基板に設定した高
    周波信号分配・合成器において、 前記コンデンサを設定したコンデンサ部を複数層構成と
    して、その基板底面側にＧＮＤ電極パターン（３２）を
    設定し、 該ＧＮＤ電極パターンより内側の異なる層（２１−５、
    ２１−６）に、それぞれ、２分割したコンデンサ電極パ
    ターン（２６、２７、及び２９、３０）を、基板の中心
    線に対して対称配置すると共に、 異なる層の前記コンデンサ電極パターン（２６と２９、
    及び２７と３０）同士を、それぞれ基板の積層方向で対
    向配置し、前記ＧＮＤ電極パターンと、該ＧＮＤ電極パ
    ターンに近い方のコンデンサ電極パターンで、接地用コ
    ンデンサを構成し、 かつ、前記ＧＮＤ電極パターンに近い方の前記コンデン
    サ電極パターン（２９、３０）の面積（Ｓ２）を、遠い
    方のコンデンサ電極パターン（２６、２７）の面積（Ｓ
    １）より大きく設定（Ｓ１＜Ｓ２）して、 前記異なる層に設定したコンデンサ電極パターン間の容
    量により、出力端子間に接続したコンデンサ（Ｃ４＝Ｃ
    ４１＋Ｃ４２）を構成したことを特徴とする高周波信号
    分配・合成器。」
  2. 【請求項２】 各入出力端子（ＩＮ、ＯＵＴ１、ＯＵＴ
    ２）に、それぞれ接地用コンデンサ（Ｃ１、Ｃ２、Ｃ
    ３）を接続し、 入力端子（ＩＮ）と各出力端子（ＯＵＴ１、ＯＵＴ２）
    間に、それぞれコイル（Ｌ１、Ｌ２）を接続し、 更に、前記出力端子（ＯＵＴ１、ＯＵＴ２）間にコンデ
    ンサ（Ｃ４）を接続した回路構成とし、 前記各コイル、及びコンデンサを多層基板に設定した高
    周波信号分配・合成器において、 前記コンデンサを設定したコンデンサ部を複数層構成と
    して、その基板底面側にＧＮＤ電極パターン（３２）を
    設定し、 該ＧＮＤ電極パターンより内側の任意の異なる層（２１
    −４、２１−５）に、それぞれコンデンサ電極パターン
    （３７、３８）を設定して、基板の積層方向で対向配置
    し、 かつ、ＧＮＤ電極パターンに近い方の前記コンデンサ電
    極パターン（３８）の面積（Ｓ１２）を、遠い方のコン
    デンサ電極パターン（３７）の面積（Ｓ１１）より小さ
    く設定（Ｓ１２＜Ｓ１１）し、 前記異なる層に設定したコンデンサ電極パターン（３
    ７、３８）間の容量により、出力端子間に接続したコン
    デンサ（Ｃ４）を構成すると共に、 ＧＮＤ電極パターンに近い方の前記コンデンサ電極パタ
    ーン（３８）とＧＮＤ電極パターン（３２）間、及びＧ
    ＮＤ電極パターンに遠い方のコンデンサ電極パターン
    （３７）とＧＮＤ電極パターン（３２）間の容量で、そ
    れぞれ前記接地用コンデンサ（Ｃ２、Ｃ３）を構成した
    ことを特徴とする高周波信号分配・合成器。
  3. 【請求項３】 請求項１記載の高周波信号分配・合成器
    において、 出力端子間に接続したコンデンサ（Ｃ４）を複数分割し
    て設定し、 その一部のコンデンサ電極パターン（４０）を基板表面
    に設定して、トリミング可能にしたことを特徴とする高
    周波信号分配・合成器。
  4. 【請求項４】 請求項１記載の高周波信号分配・合成器
    において、 前記各層に設定したコイルパターン、及びコンデンサ電
    極パターンの組を、複数組設定して多段構成としたこと
    を特徴とする高周波信号分配・合成器。
JP24795893A 1993-10-04 1993-10-04 高周波信号分配・合成器 Expired - Lifetime JP3333014B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP24795893A JP3333014B2 (ja) 1993-10-04 1993-10-04 高周波信号分配・合成器
PCT/JP1994/001651 WO1995010118A1 (fr) 1993-10-04 1994-10-03 Distributeur/synthetiseur de signaux haute-frequence
US08/605,213 US5650756A (en) 1993-10-04 1994-10-03 High frequency signal dividing and/or combining device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24795893A JP3333014B2 (ja) 1993-10-04 1993-10-04 高周波信号分配・合成器

Publications (2)

Publication Number Publication Date
JPH07106898A JPH07106898A (ja) 1995-04-21
JP3333014B2 true JP3333014B2 (ja) 2002-10-07

Family

ID=17171089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24795893A Expired - Lifetime JP3333014B2 (ja) 1993-10-04 1993-10-04 高周波信号分配・合成器

Country Status (3)

Country Link
US (1) US5650756A (ja)
JP (1) JP3333014B2 (ja)
WO (1) WO1995010118A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333014B2 (ja) * 1993-10-04 2002-10-07 ティーディーケイ株式会社 高周波信号分配・合成器
US5917386A (en) * 1997-03-12 1999-06-29 Zenith Electronics Corporation Printed circuit transformer hybrids for RF mixers
KR100311813B1 (ko) * 1999-06-15 2001-11-02 이형도 칩형 분배기
JP3473518B2 (ja) * 1999-09-27 2003-12-08 株式会社村田製作所 電力分配合成器及びそれを用いた移動体通信機
JP2002344276A (ja) * 2001-05-16 2002-11-29 Murata Mfg Co Ltd 高周波電力分配・合成回路および高周波電力分配・合成部品
JP3952716B2 (ja) 2001-09-14 2007-08-01 株式会社村田製作所 高周波回路部品
FI20020522A0 (fi) 2002-03-19 2002-03-19 Nokia Corp Tehonhallintajärjestely
DE102004016146B4 (de) 2004-04-01 2006-09-14 Epcos Ag Elektrisches Vielschichtbauelement
JP2007158665A (ja) * 2005-12-05 2007-06-21 Nippon Antenna Co Ltd 分配器
US8471647B2 (en) * 2008-04-11 2013-06-25 Mitsubishi Electric Corporation Power divider
TWI408910B (zh) * 2009-10-14 2013-09-11 Ralink Technology Corp 訊號分路裝置及無線通訊裝置
CN102577104B (zh) 2009-10-23 2015-01-14 日本碍子株式会社 多赫蒂放大器用合成器
DE102010046746B4 (de) * 2010-09-28 2023-08-10 Continental Autonomous Mobility Germany GmbH Elektrisches Dämpfungsglied
JP5768375B2 (ja) * 2011-01-14 2015-08-26 株式会社村田製作所 半導体装置
KR101630055B1 (ko) * 2014-08-11 2016-06-13 삼성전기주식회사 복합 전자부품, 그 실장 기판 및 포장체
KR20160076638A (ko) * 2014-12-23 2016-07-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR101719884B1 (ko) * 2014-12-23 2017-03-24 삼성전기주식회사 복합 전자부품 및 그 실장 기판
JP6665707B2 (ja) * 2016-06-27 2020-03-13 株式会社村田製作所 高周波電子部品
WO2018214562A1 (zh) * 2017-05-25 2018-11-29 覃梅花 一种双耦合同频合路器
WO2020045576A1 (ja) * 2018-08-30 2020-03-05 株式会社村田製作所 電力分配／結合回路および電力分配／結合部品
WO2020121985A1 (ja) 2018-12-12 2020-06-18 株式会社村田製作所 電力分配器
US11043931B2 (en) 2019-11-04 2021-06-22 Analog Devices International Unlimited Company Power combiner/divider
TWI747460B (zh) * 2020-08-25 2021-11-21 國立暨南國際大學 功率分配器
JP2022094391A (ja) * 2020-12-15 2022-06-27 Tdk株式会社 チップ型電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611063B2 (ja) * 1990-07-24 1997-05-21 ティーディーケイ株式会社 高周波回路
JPH04207806A (ja) * 1990-11-30 1992-07-29 Murata Mfg Co Ltd デュプレクサ
JPH0566921A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd データシフト回路
JP2793397B2 (ja) * 1991-12-11 1998-09-03 ティーディーケイ株式会社 高周波フィルタ
JP2575368Y2 (ja) * 1992-02-10 1998-06-25 株式会社村田製作所 積層型ｌｃフィルタ
DE69321907T2 (de) * 1992-03-19 1999-04-22 Tdk Corp Hybrider koppler
JP3333014B2 (ja) * 1993-10-04 2002-10-07 ティーディーケイ株式会社 高周波信号分配・合成器
US5430418A (en) * 1994-02-14 1995-07-04 At&T Corp. Power combiner/splitter

Also Published As

Publication number Publication date
JPH07106898A (ja) 1995-04-21
US5650756A (en) 1997-07-22
WO1995010118A1 (fr) 1995-04-13

Similar Documents

Publication Publication Date Title
JP3333014B2 (ja) 高周波信号分配・合成器
KR100233744B1 (ko) 안테나 스위치
US7859364B2 (en) Layered low-pass filter
JP2002057543A (ja) 積層型ｌｃ部品
GB2380879A (en) Laminated LC low-pass filter with trap circuit
JP2003008385A (ja) 複合型ｌｃフィルタ回路及び複合型ｌｃフィルタ部品
US5436601A (en) Laminated delay line
JP2002280862A (ja) 複合型ｌｃフィルタ回路及び複合型ｌｃフィルタ部品
JP2793397B2 (ja) 高周波フィルタ
KR100799953B1 (ko) 가변 지연선
JP2002344276A (ja) 高周波電力分配・合成回路および高周波電力分配・合成部品
JP2002217036A (ja) 高周波複合回路及び高周波複合部品
JP2002280864A (ja) 電力２分配回路及び電力２分配部品
JP4812243B2 (ja) 可変遅延線
JP2001185972A (ja) 積層フィルタ
JP2000106501A (ja) 電力分配回路、電力合成回路
JP3694067B2 (ja) 表面実装部品化したアンテナスイッチ
JP3650433B2 (ja) アンテナスイッチ
JP4209850B2 (ja) アンテナスイッチ
JP2009267811A (ja) バンドパスフィルタ及び積層型バンドパスフィルタ。
JPH04284703A (ja) 多層基板による誘電体フィルタ
JPH10276117A (ja) 複合スイッチ回路部品
JPH0645804A (ja) 誘電体フィルタ
JPH03272198A (ja) 多層回路基板内蔵のｌｃを含む高周波回路
JPH11261398A (ja) 複合スイッチ回路及び複合スイッチ回路部品

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

EXPY Cancellation because of completion of term