JP4209850B2 - アンテナスイッチ - Google Patents

アンテナスイッチ Download PDF

Info

Publication number
JP4209850B2
JP4209850B2 JP2005008581A JP2005008581A JP4209850B2 JP 4209850 B2 JP4209850 B2 JP 4209850B2 JP 2005008581 A JP2005008581 A JP 2005008581A JP 2005008581 A JP2005008581 A JP 2005008581A JP 4209850 B2 JP4209850 B2 JP 4209850B2
Authority
JP
Japan
Prior art keywords
electrode
antenna switch
coil
multilayer substrate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005008581A
Other languages
English (en)
Other versions
JP2005110321A (ja
Inventor
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005008581A priority Critical patent/JP4209850B2/ja
Publication of JP2005110321A publication Critical patent/JP2005110321A/ja
Application granted granted Critical
Publication of JP4209850B2 publication Critical patent/JP4209850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Transceivers (AREA)

Description


本発明は、携帯電話、自動車電話等の無線機器、或いはその他各種通信機器等の分野において利用可能なアンテナスイッチに関し、特に、多層基板を使用し、SMD(表面実装部品)化したアンテナスイッチに関する。

図6は従来例の説明図であり、A図は例1、B図は例2である。以下、図6に基づいて従来例を説明する。
図6のA中C50〜C53は直流カット及び、交流ショート用コンデンサ、L50は高周波信号に対するチョークコイル、D1、D2はPINダイオード、SLはストリップライン、VcontはPINダイオードをON/OFFさせるバイアス電流の電源端子、TXは送信入力端子、RXは受信出力端子、ANTはアンテナ端子である。
先ず基本的動作について説明すると、上記のようなアンテナスイッチVcontよりバイアス電流が入力されるとD1及びD2のPINダイオードがON状態となり、PINダイオードの両端の抵抗は非常に小さな導通状態になる。この時ストリップラインSLのPINダイオードD2が接続した側が接地状態となるため、その長さがTX端子から入力された信号の波長の1/4波長に設定されていればストリップラインSLのD1側端部ではストリップラインSLの1/4波長共振のために入力インピーダンスが無限大になる。そのため、TX端子から入力された信号はPINダイオードD1通過し、殆どがANT端子へ流れる。この時のTX端子からRX端子への漏れをアイソレーションと呼ぶ。
一方、Vcontからのバイアス電流を切るとPINダイオードD1及びD2はOFF状態となり、PINダイオード両端の抵抗は無限大となる。この時TX端子側はPINダイオードD1でANT端子と絶縁状態となるが、RX端子側は、PINダイオードD2のOFFによりコンデンサC53とストリップラインSLは導通状態となるためANT端子から入力した信号の殆どがRX端子へ流れる。
一般に送信電力は受信電力に比べ非常に大きいため、アイソレーションは送信時のTX−RX端子間において重要であるが、受信時は余り重要視する必要はない。
また、他の従来例を図6のBに示す。図6のB中C60〜C64はコンデンサ、L60、L61、はコイル、その他共通する記号は前述の通りである。
この回路ではストリップライン共振器を使う代わりにコイルL61及びコンデンサC64を使用し、TX−ANT間及びANT−RX間の挿入損失、更にPINダイオードON時のTX−RX間のアイソレーションが良好になるようにコイルL61及びコンデンサC64の定数は調整される。このアンテナスイッチの動作は図6のAと基本的に同様であるが、この方式ではPINダイオードON時はコイル61及びコンデンサC64がTX端子から入力される信号に対して並列共振することによりアイソレーションを発現させるため、それらの定数は並列共振を起こす組み合わせに設定される必要がある。

前記のような従来のものにおいては、次のような課題があった。
(1) ストリップライン共振器を使用した上記のアンテナスイッチは使用する周波数に対して、その波長の1/4の長さのストリップライン共振器を形成する必要があるため小型のSMD化したアンテナスイッチを設計する場合、小型化を困難にしている。
(2) ストリップライン共振器を使用した上記のアンテナスイッチを多層基板で設計する場合、ストリップライン共振器を基板内に収納させる必要があり、通常GND電極で挟まれたトリプレート型のストリップライン共振器にするが、その共振器のQ及びラインインピーダンスを確保するためにはGND電極とストリップラインの間の距離をある程度大きく設定する必要がある。そのため、基板として厚くなりやすい。このことは基板をセラミックで設計した場合、焼成時に脱バインダーしづらく、且つ製造時に元基板から部品としての基板形状に個別分割する際に困難を伴うという問題がある。
(3) コイルを使用した上記のアンテナスイッチは、500MHz程度の周波数では波長の影響を受けずに小型のモジュールとして構成するのに有効であるが、1GHz及びそれを超える帯域ではPINダイオードのもつ周波数特性及びコイル自身が持つ浮遊容量によりTX−ANT間及びANT−RX間の挿入損失、とPINダイオードON時のTX−RX間のアイソレーションを両立させづらくなり、実質的には使用できなくなる。
本発明はアンテナスイッチの小型化、薄型化、軽量化を実現する共に、低挿入損失で十分なアイソレーションを得ることのできるアンテナスイッチの実現を目的とする。
図1は本発明の原理説明図であり、A図は等価回路、B図はアンテナスイッチの断面図である。
本発明は前記の目的を達成するため、複数の誘電体シート上に、アンテナスイッチを構成する受動素子をパターン形成し、それらを積層形成した多層基板12上にPINダイオードD1、D2を搭載したアンテナスイッチであって、前記多層基板実装面を底面とし、PINダイオードD1、D2を搭載する面を上面とした時に、前記多層基板12の底面側は誘電体層に略全面にわたって接地電極(GND電極)を形成し、積層方向でその直ぐ上の層に接地コンデンサの対向電極を配置した接地コンデンサ部を形成し、前記多層基板12の上部側には、集中定数型のLC共振回路が構成され、前記LC共振回路は少なくともコイル素子パターンが形成された集中定数型素子構成のコイル形成部が複数層で構成され、前記コイル素子は多層基板に対して垂直方向の略同一領域に複数層に渡り形成された螺旋状のコイル素子となるような電極パターンにより形成されたことを特徴とする。
また、前記コイル素子は、コ字状の電極パターンで形成されていることを特徴とする。また、前記コイル素子は、コイル素子の一端が同一平面上に形成されたコンデンサ電極パターンに直結し、もう一方の他端が多層基板の外部に形成された外部接続用電極に直結して形成されていることを特徴とする。また、前記コイル素子は、複数個形成されていることを特徴とする。
(作用)
前記構成に基づく本発明の作用を、図1に基づいて説明する。
本構成は上記のように構成したので、次の様な作用がある。
コイルは通常周波数に対して直線的にインピーダンスを増大させる。(Z=ωL Z:インピーダンス、ω:角周波数、L:コイルの持つインダクタンス)しかし、高周波帯ではコイル自身がもつ浮遊容量により周波数に対して非直線的にインピーダンスが増大し、自己共振に行き着く。そのため高周波帯ではコイルのもつ浮遊容量は無視できない。
そこで本発明では、PINダイオードのD1とD2の間に挿入するコイルL11に対して予め浮遊容量分を含めるためにコンデンサC14(インピーダンス補正用のコンデンサ)を並列に付加して回路計算を行った。
回路計算を行うに当たりPINダイオードの周波数特性は予めSパラメータとして実測し、その結果を図1のAの等価回路の伝送方程式に代入して、最適なコンデンサ及びコイルの定数を求めた結果、図1のAの等価回路で対象となる信号の通過帯(TX−ANT、ANT−RX端子間)で挿入損失を最小化し、PINダイオードのON時のTX−RX間のアイソレーションを20dB以上確保できる定数の組み合わせがあることが判明した。
この時のコンデンサC14の容量値はコイルL11の浮遊容量よりある程度大きな値となり、コイルL11とコンデンサC14の並列共振周波数は送信及び受信周波数付近の周波数にはならない。従って、従来例にあったように共振現象によってアイソレーションを発現しているのではない。
一方、ストリップライン共振器を使用せずにコンデンサとコイルの構成でアンテナスイッチを構成できるため、複数の誘電体シート上に受動素子をパターン形成し、それらを積層整形した多層基板に図1のAの等価回路を使ってアンテナスイッチを構成すればアンテナスイッチを小型化する上で好適である。
図1のBに多層基板でアンテナスイッチを構成したときの概略の断面図を示してある。図にあるように多層基板12は、積層方向で下側の層にGND電極パターン11がその層の表面の略全面に形成され、その上側の層に接地コンデンサの対向電極が形成され、それらにより接地コンデンサ部を形成するようにする。これによりアンテナスイッチを搭載するマザーボードからの電気的影響を受けにくい構成となる。
更に、前記接地コンデンサ部の上側に殆どパターンが施されていないスぺーサー部を設定し、そのスペーサー部の積層方向で上側に前記接地コンデンサ以外のコンデンサ及びコイルを混在させてパターニングを行うコンデンサ及びコイル形成部を設定する。これにより、パターニングされたコンデンサ及びコイルはGNDに対する浮遊容量を低下させることができる。特に、コイルは積層方向で電極パターンが近くに存在するとQが劣化する傾向があり、それにより挿入損失の悪化や、アイソレーションの低下が起こるため、GNDから距離を置くと共に、基板表面の部品搭載用電極からもはずれた位置にパターニングしたほうが更に良好である。
このような上記構成にすることにより、ストリップラインを基板に内蔵した設計に比べ基板内のスペースの利用度があがり、かつスペーサー部の厚みは、GND電極でストリップラインを挟むトリプレート型のストリップライン共振器で設定される時のGND電極とストリップラインの間の距離程度のスぺーサー層の厚みからアンテナスイッチの特性によっては設定できる。そのため、トリプレート型のストリップライン共振器を使ったアンテナスイッチの基板の厚みに比べれば、上記構成の基板の厚みは約半分に近い厚みで設計可能となる。
従って、上記多層基板の構成によって小型化が可能で、基板厚みを従来の設計よりも薄く設計でき、しかも低挿入損失でかつ十分なアイソレーションを有するアンテナスイッチが可能となる。

本発明によれば次のような効果がある。
(1) ストリップラインを使用しない分アンテナスイッチを小型に設計できる。
(2) セラミックの多層基板を使った場合、基板厚みを薄く設計できるため焼成時の脱インダー性を良好にし、且つ製造時の元基板から部品としての基板形状に個別分割する方法を容易にする。
(3) 上記実施例に示したような形状の下でも低挿入損失で、十分なアイソレーションをもつアンテナスイッチが得られる。
以下、本発明の実施の形態を図面に基づいて説明する。
図2〜図5は本発明の実施の形態例1を示した図であり、中、図1、図6と同じものは同一符号で示してある。
また、図2はアンテナスイッチの回路図、図3はアンテナスイッチの分解斜視図、図4のAはダイオードのパッケージを示した図、図4のBはアンテナスイッチの完成品を示した図である。なお、図1と同一のものは同一符号で示してある。
図2の回路図においてC20〜C24はコンデンサ、L20〜L22はコイルである。本実施例回路は約1GHz付近で使用するアンテナスイッチであり、図1のAの等価回路に比べコイルL22が付加されているが、これはANT−RX間の挿入損失を改善するために付加されたものであり、その定数は数nH程度であったので上記周波数帯ではそれ自身がもつ浮遊容量をある程度無視しても計算上大きな影響がなかったためコイルL22はそのまま使用した。また、コンデンサC24の容量値は、コイルL21が有する浮遊容量を自己共振周波数の測定を予め行って算出しておき、その値の分だけ差し引いた容量値に設定した。
ND)、5は受信信号出力端子(RX)、7は制御電源端子(Vcont)、8は(送信信号入力端子(TX)を示す。また、本実施例で使用したPINダイオードは図4のBに示すパッケージのSMD部品を用いている。従って、図3に示した搭載部品用の電極501にはPINダイオードD1のアノード、搭載部品用の電極504にはPINダイオードD1のカソードが接続される。同様に搭載部品用の電極502にはPINダイオードD2のアノード、搭載部品用の電極503にはPINダイオードD2のカソードが接続される。
図3の分解斜視図において、12−1〜12−8は多層基板12の第1層目〜第8層目(誘電体層)を示す。先ず、電極211及び電極212は第2層1−2を介して対向してコンデンサC21を形成し、電極211はスルーホール電極101により搭載部品用の電極501に接続しPINダイオードD1のアノード側に接続する。一方、電極212は電極210により多層基板端部に引き出され外部接続電極8のTX端子に接続する。また電極211から延びた電極301はスルーホール電極107により電極302に接続し、更にスルーホール電極108により電極303に接続してコイルL20を形成している。このコイルL20は電極300により多層基板端部に引き出され外部接続電極7のVcont端子に接続される。
PINダイオードD1のカソードに接続するコンデンサC22は電極221及び電極222が第2層12−2を介して対向して形成されるが、搭載部品用の電極504からスルーホール電極104を介して電極221に接続している。更に、電極221から電極241及び、電極311が接続しており、電極241は第2層12−2を介して対向する電極242によりコンデンサC24を形成し、電極311はスルーホール電極105により電極312に接続してコイルL21を形成する。第3層12−3の電極312は更に、電極242及び電極232のそれぞれに接続される。電極242は前述のコンデンサC24の片側の電極であるため、これによりコイルL21とコンデンサC24の並列接続が完成する。また、電極232は第2層12−2を介して対向する電極231によりコンデンサC23を形成している。
第3層12−3の電極232は更に第2層12−2を通過して部品搭載用電極502に接続するスルーホール電極102に接続し、部品搭載用電極502はPINダイオードD2のアノードに接続している。コンデンサC23の一方の電極231は電極321に接続し、電極321はスルーホール電極106により電極322に接続することによりコイルL22を形成している。コイルL22は電極320により多層基板端部に引き出され外部接続電極5のRX端子に接続する。
また、PINダイオードD2のカソード側は、部品搭載用電極503に接続され、スルーホール電極103を介して第2層12−2上の電極401に接続されこれにより多層基板端部に引き出され外部接続電極4のGND端子に接続する。
第4層12−4及び第5層12−5、第6層12−6の誘電層はスペーサー層として使用される。
第7層の電極201は接地コンデンサC20のGNDではない側の電極であり第7層12−7を介して対向するGND電極10により接地コンデンサC20を形成する。接地コンデンサC20の電極201は200電極により多層基板端部に引き出され外部接続電極7のVcont端子に接続される。
第8層12−8は誘電体表面の略全面にGND電極を形成している。このGND電極10は電極10−1、10−2、10−3、10−4により多層基板端部に引き出されそれぞれ外部接続電極6、4、3、2のGND端子に接続する。
本実施例においては第1から第2層及び第3層の表面がコンデンサ及びコイルの形成部、第4層の誘電体層及び第5、第6層がスペーサー部、第7層及び第8層の表面が接地コンデンサ部となっている。
コンデンサ及びコイルの形成部において特にコイルのパターニングについては基板表面の搭載部用電極(501、502、503、504)に重なる部分をできるだけ避けてパターニングしたほうがコイルのQを劣化させないですむ。また、基板内に形成される複数のコイル同士は近づき過ぎると迷結合を起こしやすいため、できるだけ離すか、コイルとコイルの間に積極的にコンデンサを形成させて迷結合を起こりづらくさせてやる必要がある。特に、コイルとコイルの間にコンデンサを形成する方法はコイル同士のシールディング効果をつくり、且つ狭い領域を有効活用する上で非常に有効な方法である。
スペーサー部は厚くする程、接地しないコンデンサやコイルにとっては特性的に良好であるが、例えば、本構成をセラミックで行った場合、焼成時の脱バインダー性、及び製造時の部品としての基板形状に元基板から個別分割する方法が問題になる。従って、目安として全体の基板厚みが約1.5mm程度以下の厚み(セラミックの場合は焼成後の基板厚み)になるようにスペーサー部の厚みを調整する。
(他の実施の形態)
以上実施の形態例について説明したが、本発明は次のようにしても実施可能である。
他の例として図5のAに回路例を示す。図中C30〜C37はコンデンサ、L30〜L33はコイルを示す。本実施例は図2の回路に対してTX端子にローパスフィルター(LPF)が付加されたものであるが、この構成であっても本発明のPINダイオードD1、D2間に挿入するコイル(L31)とコンデンサ(C34)を並列挿入する方法は有効である。
更に他の例として図5のBに回路例を示す。図中C40〜C49及び、C401、C402はコンデンサ、L40〜L44はコイルを示す。本実施例は特に1GHzを越えるアプリケーション用のアンテナスイッチである。本回路ではPINダイオードのOFF時の特性劣化を補正するためのコイル及びコンデンサ及びTX端子にローパスフィルター(LPF)を付加させている。使用周波数が1GHzを越えるためコイルについては浮遊容量を予め設定しておく必要があり、図のような回路形態になっているが、前述同様に本発明のPINダイオードD1、D2間に挿入するコイル(L31)とコンデンサ(C34)を並列挿入する方法は有効である。

本発明の原理説明図である。 実施例におけるアンテナスイッチの回路図である。 実施例におけるアンテナスイッチの分解斜視図である。 Aはダイオードのパッケージを示した図、Bはアンテナスイッチの完成品を示した図である。 Aは他の回路図(その1)、Bは他の回路図(その2)である。 従来例の説明図であり、Aは例1、Bは例2である。
符号の説明
10 GND電極
11 外部接続用電極
12 多層基板
ANT アンテナ端子
TX 送信端子
RX 受信端子

Claims (4)

  1. 複数の誘電体シート上に、アンテナスイッチを構成する受動素子をパターン形成し、それらを積層形成した多層基板上にPINダイオードを搭載したアンテナスイッチであって、
    前記多層基板実装面を底面とし、PINダイオードを搭載する面を上面とした時に、
    前記多層基板の底面側は誘電体層に略全面にわたって接地電極を形成し、積層方向でその直ぐ上の層に接地コンデンサの対向電極を配置した接地コンデンサ部を形成し、
    前記多層基板の上部側には、集中定数型のLC共振回路が構成され、前記LC共振回路は少なくともコイル素子パターンが形成された集中定数型素子構成のコイル形成部が複数層で構成され、
    前記コイル素子は多層基板に対して垂直方向の略同一領域に複数層に渡り形成された螺旋状のコイル素子となるような電極パターンにより形成されたことを特徴とするアンテナスイッチ。
  2. 前記コイル素子は、コ字状の電極パターンで形成されていることを特徴とする請求項1に記載のアンテナスイッチ。
  3. 前記コイル素子は、コイル素子の一端が同一平面上に形成されたコンデンサ電極パターンに直結し、もう一方の他端が多層基板の外部に形成された外部接続用電極に直結して形成されていることを特徴とする請求項1または2に記載のアンテナスイッチ。
  4. 前記コイル素子は、複数個形成されていることを特徴とする請求項1または2または3に記載のアンテナスイッチ。
JP2005008581A 2005-01-17 2005-01-17 アンテナスイッチ Expired - Fee Related JP4209850B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005008581A JP4209850B2 (ja) 2005-01-17 2005-01-17 アンテナスイッチ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005008581A JP4209850B2 (ja) 2005-01-17 2005-01-17 アンテナスイッチ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP18283895A Division JP3650433B2 (ja) 1995-07-19 1995-07-19 アンテナスイッチ

Publications (2)

Publication Number Publication Date
JP2005110321A JP2005110321A (ja) 2005-04-21
JP4209850B2 true JP4209850B2 (ja) 2009-01-14

Family

ID=34545434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008581A Expired - Fee Related JP4209850B2 (ja) 2005-01-17 2005-01-17 アンテナスイッチ

Country Status (1)

Country Link
JP (1) JP4209850B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4641491B2 (ja) * 2005-07-13 2011-03-02 矢崎総業株式会社 高周波スイッチ回路

Also Published As

Publication number Publication date
JP2005110321A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
US9083301B2 (en) Balance filter
US6414567B2 (en) Duplexer having laminated structure
CN106716634B (zh) 高频元器件
JP2002057543A (ja) 積層型lc部品
JP4197032B2 (ja) 2ポート型非可逆回路素子及び通信装置
US7432786B2 (en) High frequency filter
US7898362B2 (en) Passband filter
JP5804076B2 (ja) Lcフィルタ回路及び高周波モジュール
JP4345680B2 (ja) 2ポート型非可逆回路素子及び通信装置
US7099645B2 (en) Multilayer LC filter
US8018305B2 (en) Electronic component
US9083070B2 (en) Electronic component
JP4209850B2 (ja) アンテナスイッチ
US8400236B2 (en) Electronic component
JP3650433B2 (ja) アンテナスイッチ
JP3979402B2 (ja) 2ポート型アイソレータ、その特性調整方法および通信装置
JP2001185972A (ja) 積層フィルタ
JP6317890B2 (ja) 高周波フィルタ及びこれを備える高周波モジュール
JP3694067B2 (ja) 表面実装部品化したアンテナスイッチ
JP3464820B2 (ja) 誘電体積層共振器および誘電体フィルタ
JP2710904B2 (ja) 積層型誘電体フィルタ
JP2002290186A (ja) 低域通過フィルタ
US20090051459A1 (en) Filter
JP2008252950A (ja) アンテナ装置
JP2008035565A (ja) 積層型誘電体フィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees