JP3979402B2

JP3979402B2 - ２ポート型アイソレータ、その特性調整方法および通信装置

Info

Publication number: JP3979402B2
Application number: JP2004178057A
Authority: JP
Inventors: 長谷川　　隆; 征克森
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-09-04
Filing date: 2004-06-16
Publication date: 2007-09-19
Anticipated expiration: 2024-06-16
Also published as: JP2005102143A; CN1319209C; US7443262B2; US20050052256A1; US20080174381A1; CN1591966A

Description

本発明は、２ポート型アイソレータ、特に、マイクロ波帯で使用される２ポート型アイソレータ、その特性調整方法および通信装置に関する。

一般に、２ポート型アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の２ポート型アイソレータ（第１中心電極および第２中心電極の二つの中心電極を有するアイソレータ）として、特許文献１に記載のものが知られている。図２０に示すように、この２ポート型アイソレータ３００は、フェライト３０３と、該フェライト３０３の上面に配置された交差角度φが４０度から８０度の範囲にある２本の中心電極３０１，３０２と、整合用コンデンサＣ１１，Ｃ１２と、並列コンデンサＣｗと、抵抗Ｒとを備えている。第１中心電極３０１のインダクタンスＬ１と整合用コンデンサＣ１１とが並列共振回路を構成し、第２中心電極３０２のインダクタンスＬ２と整合用コンデンサＣ１２とが並列共振回路を構成している。なお、図２０において、符号３１１は入力端子、３１２は出力端子、３１３はアース端子である。

この２ポート型アイソレータ３００は、第１および第２中心電極３０１，３０２が直交していることから、使用周波数帯域外でも高い減衰量が得られるという利点がある。そして、２ポート型アイソレータ３００の構造の大きな特徴は、第１中心電極３０１の一端を入力ポートＰ１とし、第２中心電極３０２の一端を出力ポートＰ２とし、第１および第２中心電極３０１，３０２の他端（共通端）をアースポートＰ３としていることである。ところが、２ポート型アイソレータ３００は、入力端子３１１から出力端子３１２に信号が伝搬する際、二つの共振回路が共振し、挿入損失が大きくなるという問題があった。

そこで、この問題を解消するために、特許文献２に記載の低損失の２ポート型アイソレータが提案されている。図２１に示すように、この２ポート型アイソレータ３２０は、フェライト３２３と、該フェライト３２３の上面に配置された交差角度θが９０度の２本の中心電極３２１，３２２と、整合用コンデンサＣ１１，Ｃ１２と、抵抗Ｒとを備えている。中心電極３２１のインダクタンスＬ１と整合用コンデンサＣ１１とが並列共振回路を構成し、中心電極３２２のインダクタンスＬ２と整合用コンデンサＣ１２とが並列共振回路を構成している。なお、図２１において、符号３３１は入力端子、３３２は出力端子、３３３はアース端子である。

２ポート型アイソレータ３２０の構造の大きな特徴は、第１中心電極３２１の一端を入力ポートＰ１とし、第１および第２中心電極３２１，３２２の他端（共通端）を出力ポートＰ２とし、第２中心電極３２２の一端をアースポートＰ３としていることである。そして、２ポート型アイソレータ３２０では、入力端子３３１から出力端子３３２に信号が伝搬する際、入力ポートＰ１と出力ポートＰ２間の共振回路（インダクタンスＬ１と整合用コンデンサＣ１１からなる共振回路）は共振することがなく、一つの共振回路（出力ポートＰ２とアースポートＰ３間に接続されているインダクタンスＬ２と整合用コンデンサＣ１２からなる共振回路）が共振しているだけなので、挿入損失を大幅に改善することができる。

ところで、２ポート型アイソレータの入力アドミタンスＹ１２は、通常、０．０２Ｓ＋０ｊＳで設計され、そのサセプタンス部は０Ｓである。インピーダンスで言い換えると、２ポート型アイソレータの入力インピーダンスＺ１２は、通常、５０Ω＋０ｊΩで設計され、そのリアクタンス部は０Ωである。しかし、この２ポート型アイソレータを実際の移動体通信機器の回路基板に実装すると、２ポート型アイソレータの実装面のパッド容量、他の部品との接続線路、回路素子などの影響を受ける。このため、２ポート型アイソレータの入力端子から回路基板を見たアドミタンスＹ１１のサセプタンス部は必ずしも０Ｓではなく、プラスの数値（容量性）やマイナスの数値（誘導性）をとることが多い。

一方、２ポート型アイソレータの入力端子での電力損失を少なくして、最大の電力を通すためには、入力アドミタンスＹ１２をアドミタンスＹ１１の複素共役にする（マッチングさせる）必要がある。つまり、入力アドミタンスＹ１２のサセプタンス部を、アドミタンスＹ１１のサセプタンス部に合わせて誘導性や容量性にする必要がある。

図２０に示した２ポート型アイソレータ３００の場合には、入力端子３１１とアースの間に、中心電極３０１と並列に整合用コンデンサＣ１１が接続されている。従って、この整合用コンデンサＣ１１の静電容量値を調整することによって、入力アドミタンスＹ１２をアドミタンスＹ１１の複素共役に容易にすることができる。

ところが、図２１に示した２ポート型アイソレータ３２０の場合には、入力端子３３１とアースの間に、中心電極３２１と並列に整合用コンデンサが接続されていない。このため、前述の２ポート型アイソレータ３００のような調整を行うことができない。入力端子３３１に、中心電極３２１と並列に整合用コンデンサを接続することも考えられるが、回路素子が増えてしまい、小型化や低コストの妨げとなる。また、回路素子間の接続箇所も増え、信頼性も低下する。
特開２００３−４６３０７号公報特開平９−２３２８１８号公報

そこで、本発明の目的は、回路素子を増やすことなく、第１入出力ポートでのアドミタンスのマッチング調整を行うことができる２ポート型アイソレータ、その特性調整方法および通信装置を提供することにある。

前記目的を達成するため、本発明に係る２ポート型アイソレータは、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトに配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差してフェライトに配置され、一端が第２入出力ポートに電気的に接続され、他端がアースポートに電気的に接続されている第２中心電極と、
（ｅ）第１入出力ポートと第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
（ｆ）第１入出力ポートと第２入出力ポートの間に電気的に接続された抵抗と、
（ｇ）第２入出力ポートとアースポートの間に電気的に接続された第２整合用コンデンサと、
（ｈ）第１入出力ポートに電気的に接続された第１入出力端子と、
（ｉ）第２入出力ポートに電気的に接続された第２入出力端子とを備え、
（ｊ）第１入出力ポートおよび第２入出力ポートのうちいずれか一方を入力ポートにし
、他方を出力ポートにしている。

そして、第１中心電極と第２中心電極の交差角度を９０度より狭い角度に調整して第１入出力ポートでのアドミタンスのサセプタンス部を通過帯域の中心周波数で負にしたり、あるいは、第１中心電極と第２中心電極の交差角度を９０度より広い角度に調整して第１入出力ポートでのアドミタンスのサセプタンス部を通過帯域の中心周波数で正にしたりする。より具体的には、第１入出力ポートでのアドミタンスが外部回路と複素共役をもつように設定されている。

以上の構成により、第１入出力ポートでのアドミタンスを外部回路の複素共役に容易にすることができ、第１入出力ポートでのアドミタンスのマッチング調整が容易になる。また、第１入出力ポートと第１入出力端子との間にコンデンサやインダクタを電気的に直列に接続することによって、第１入出力端子での入力アドミタンスを０．０２Ｓより大きくできる。つまり、第１入出力端子での入力インピーダンスを５０Ωより低くできる。また、一端が第１入出力ポートに電気的に接続されかつ他端が第１入出力端子に電気的に接続されたインダクタと、インダクタの他端にシャント接続されたコンデンサとを備えることによって、第１入出力端子と第１入出力ポート間にローパスフィルタが形成されているアイソレータが得られる。

さらに、第１入出力ポートとアースの間にコンデンサを電気的に接続することにより、アイソレータ全体の合計容量が小さくなり、アイソレータを小型化できる。

また、本発明に係る特性調整方法は、前記（ａ）〜（ｊ）の構成を備えた２ポート型アイソレータにおいて、前記第１中心電極と前記第２中心電極の交差角度を変えることによって、前記第１入出力ポートでのアドミタンスのサセプタンス部を調整することを特徴とする。

また、本発明に係る通信装置は、上述の２ポート型アイソレータを備えることにより、特性が向上する。

本発明では、第１中心電極と第２中心電極の交差角度を９０度より狭い角度に調整して第１入出力ポートでのアドミタンスのサセプタンス部を通過帯域の中心周波数で負にしたり、あるいは、第１中心電極と第２中心電極の交差角度を９０度より広い角度に調整して第１入出力ポートでのアドミタンスのサセプタンス部を通過帯域の中心周波数で正にしたりすることにより、第１入出力ポートでのアドミタンスを外部回路の複素共役に容易にすることができる。従って、第１入出力ポートでのアドミタンス調整が容易になる。この結果、マッチング調整不具合による電力損失を低減できる２ポート型アイソレータや通信装置を得ることができる。

以下に、本発明に係る２ポート型アイソレータ、その特性調整方法および通信装置の実施例について添付図面を参照して説明する。

［第１実施例、図１〜図８］
本発明に係る２ポート型アイソレータの一実施例の分解斜視図を図１に示す。該２ポート型アイソレータ１は、集中定数型アイソレータである。図１に示すように、２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、ケース８と一体化されている樹脂ケース３と、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０とを備えている。

金属製下側ケース８は左右の側壁８ａと底壁８ｂとを有している。下側ケース８はインサートモールド法によって、樹脂ケース３と一体成形されている。下側ケース８の底壁８ｂの対向する一対の辺からは、それぞれ２本のアース端子１６が延在している（奥側の２本のアース端子は図示せず）。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇ
やＣｕがめっきされる。

中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて交差するように配置している。二つの中心電極２１，２２の交差角度θは９０度と異なる角度に調整されている。本第１実施例では、中心電極２１，２２を最外幅が平行な二つのラインで構成したが、一つあるいは三つ以上のラインで構成してもよいし、非平行や湾曲の形状の中心電極であってもよい。第１中心電極２１と第２中心電極２２のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２２ｂが相互に分離している。

中心電極２１，２２は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１，２２の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極５１〜５４（後述）で接続する場合には、中心電極２１，２２を印刷形成した方が信頼性、作業性が良い。

積層基板３０は、図２に示すように、中心電極用接続電極５１〜５４と、コンデンサ電極５６や抵抗２７を裏面に設けた誘電体シート４１と、コンデンサ電極５７を裏面に設けた誘電体シート４２と、グランド電極５８を裏面に設けた誘電体シート４３などにて構成されている。中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２はアースポートＰ３とされる。

この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１〜４３は、Ａｌ₂Ｏ₃を主成分とし、ＳｉＯ₂，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ₂Ｏ，Ｋ₂Ｏ，Ｍ
ｇＯ，ＢａＯ，ＣｅＯ₂，Ｂ₂Ｏ₃のうちの１種類あるいは複数種類を副成分として含む低
温焼結誘電体材料にて作製する。

さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼成せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４６，４７を作製する。この収縮抑制シート４６，４７の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１〜４３，４６，４７の厚みは１０μｍ〜２００μｍ程度である。

電極５１〜５４，５６〜５８は、パターン印刷などの方法によりシート４１〜４３，４６の裏面に形成される。電極５１〜５４，５６〜５８の材料としては、抵抗率が低く、誘電体シート４１〜４３と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。

抵抗２７は、パターン印刷等の方法により誘電体シート４１の裏面に形成される。抵抗２７の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗２７は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。

ビアホール６０や側面ビアホール６５は、誘電体シート４１〜４３にレーザ加工やパンチング加工などにより、予めビアホール用孔をあけた後、そのビアホール用孔に導電ペーストを充填することにより形成される。

コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５６に対向して整合用コンデンサ２５を構成する。さらに、コンデンサ電極５７は、誘電体シート４３を間に挟んでグランド電極５８に対向して整合用コンデンサ２６を構成する。これら整合用
コンデンサ２５，２６や抵抗２７は、電極５１〜５４やビアホール６０，６５とともに、積層基板３０の内部に電気回路を構成する。

以上の誘電体シート４１〜４３は積層され、さらに、誘電体シート４１〜４３の積層体の上下両側から収縮抑制シート４６，４７で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制シート４６，４７を除去し、図１に示すような積層基板３０とする。

図１に示すように、樹脂ケース３は底部３ａと二つの側部３ｂを有している。底部３ａには、金属製下側ケース８の底壁８ｂが広面積に露出している。樹脂ケース３には入力端子１４（図４参照）および出力端子１５がインサートモールドされている。入力端子１４および出力端子１５はそれぞれ一端が樹脂ケース３の外側面に露出し、他端が樹脂ケース３の底部３ａに露出して入力引出電極１４ａおよび出力引出電極（図示せず）とされている。アース端子１６はそれぞれ、樹脂ケース３の対向する外側面から外方向へ導出している。

以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、中心電極組立体１３の中心電極２１，２２の各々の端部２１ａ〜２２ｂが積層基板３０の表面に形成された中心電極用接続電極５１〜５４にはんだにて電気的に接続されることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１，２２と中心電極用接続電極５１〜５４のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。永久磁石９は、金属製上側ケース４と中心電極組立体１３の間に配置されている。

積層基板３０は金属製下側ケース８と一体成形している樹脂ケース３内に収容される。積層基板３０の下面に配設されているグランド電極５８は、はんだによって底壁８ｂに接続固定される。同様に、積層基板３０の端面に配設されている二つの側面ビアホール６５は、それぞれはんだによって入力引出電極１４ａおよび出力引出電極に接続固定される。

そして、金属製下側ケース８と金属製上側ケース４は、はんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。

こうして、図３に示す２ポート型アイソレータ１が得られる。図４はアイソレータ１の電気等価回路図である。この電気等価回路図は、図２１に記載した従来の２ポート型アイソレータ３２０の電気等価回路図と実質上同様のものである。第１中心電極２１の一端部２１ａは、入力ポートＰ１（中心電極用接続電極５１）を介して入力端子１４に電気的に接続されている。第１中心電極２１の他端部２１ｂは、出力ポートＰ２（中心電極用接続電極５４）を介して出力端子１５に電気的に接続されている。第２中心電極２２の一端部２２ａは、出力ポートＰ２（中心電極用接続電極５３）を介して出力端子１５に電気的に接続されている。第２中心電極２２の他端部２２ｂは、アースポートＰ３（中心電極用接続電極５２）を介してアース端子１６に電気的に接続されている。整合用コンデンサ２５と抵抗２７からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。整合用コンデンサ２６は出力ポートＰ２とアースポートＰ３の間に電気的に接続されている。アースポートＰ３はアース端子１６に電気的に接続されている。

以上の構成からなる２ポート型アイソレータ１は、第１中心電極２１と第２中心電極２２の交差角度θが９０度であった図２１に記載の従来の２ポート型アイソレータ３２０と違って、交差角度θが９０度と異なる角度に調整され、入力ポートＰ１での入力アドミタ
ンスが外部回路と複素共役をもっている。従って、入力ポートＰ１での入力アドミタンスＹ２のマッチング調整が容易になる。この結果、マッチング調整不具合による電力損失を低減できる２ポート型アイソレータ１を得ることができる。

ここで、交差角度θは、図５に示すように、第１中心電極２１と第２中心電極２２の最外幅の中心線が交わる角度を意味する。つまり、第１中心電極２１の入力Ｐ１側の端部２１ａと、第２中心電極２２のアースポートＰ３側の端部２２ｂとがなす角度を意味する。

表１は、２ポート型アイソレータ１の第１および第２中心電極２１，２２の交差角度θを種々変えたときの、入力ポートＰ１での入力アドミタンスＹ２（通過帯域の中心周波数：９２６．５ＭＨｚ）を示す表である。比較のために、表１には、中心電極２１，２２の交差角度θが９０度の従来の２ポート型アイソレータ３２０（図２１参照）の入力アドミタンスＹ１２も記載している。また、図６は、その入力アドミタンスチャートである。ここに、表１中のインダクタンスは比透磁率を１と仮定した場合の中心電極２１，２２の自己インダクタンスで、実際にはこれにフェライト２０などによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２となる。

また、第１中心電極２１と第２中心電極２２の相互インダクタンスは、交差角度θを広くすると減少し、狭くすると増加する。このため、交差角度θを変えると、入力ポートＰ１での入力アドミタンスＹ２だけでなく、アイソレーションの共振周波数（図７参照）や出力ポートＰ２での出力反射損失の共振周波数（図８参照）がずれる。そこで、表１に示すように、交差角度θを変更した場合には、アイソレーションの共振周波数が所望の周波数になるように、整合用コンデンサ２５の静電容量Ｃ１を調整し、かつ、出力反射損失の共振周波数が所望の周波数になるように、整合用コンデンサ２６の静電容量Ｃ２を調整する必要がある。

表１および図６より、評価例１〜評価例３のように、第１中心電極２１と第２中心電極２２の交差角度θを９０度より狭い角度にすることにより、入力ポートＰ１での入力アドミタンスＹ２のサセプタンス部を通過帯域の中心周波数で負（誘導性）にできる。このとき、交差角度θを狭くするにつれて、サセプタンスの絶対値は大きくなる。

逆に、評価例４〜評価例６のように、交差角度θを９０度より広い角度にすることにより、入力ポートＰ１での入力アドミタンスＹ２のサセプタンス部を通過帯域の中心周波数で正（容量性）にできる。このとき、交差角度θを広くするにつれて、サセプタンスの絶対値は大きくなる。一方、交差角度θが９０度のときはサセプタンスはゼロである。

このように、二つの中心電極２１，２２の交差角度θを変えることにより、コンダクタ
ンスを殆ど変化させることなく、サセプタンスを変えることができる。フェライト２０はテンソル透磁率をもち、その要素は複素数であるため、中心電極２１，２２の自己インダクタンス、相互インダクタンスは複素数となる。また、中心電極２１，２２間の交差角度θを変えると、中心電極２１，２２の相互インダクタンスが変化し、入力アドミタンスＹ２が変化する。図２０に示した従来のアイソレータ３００の場合、交差角度φを変えると相互インダクタンスが変化し、入力アドミタンスＹ１２の実部（コンダクタンス）、虚部（サセプタンス）共に変化する。これは相互インダクタンスが複素数であり、交差角度φを変えることにより実部、虚部共に変化するからである。

一方、本第１実施例の場合、交差角度θを変えると相互インダクタンスはアイソレータ３００と同様に変化するが、入力アドミタンスＹ２のサセプタンスのみ変化し、コンダクタンスは変化しない。これは入力ポートＰ１側からみた場合、中心電極２１，２２が直列接続されており、相互インダクタンスの実部の変化が相殺されているからである。

従って、二つの中心電極２１，２２の交差角度θを変えることにより、入力ポートＰ１での入力アドミタンスＹ２を外部回路の複素共役に容易にすることができる。この結果、入力ポートＰ１での入力アドミタンスＹ２のマッチング調整が容易にでき、ミスマッチングによる電力損失を低減できる。また、交差角度θが狭い場合には、アイソレータ１の静電容量Ｃ１，Ｃ２を小さくできるので、アイソレータ１を小型化できる。

なお、交差角度θの範囲は、６０度〜８７度、並びに、９３度〜１２０度が好ましい。交差角度θが９０度に近付き過ぎると、サセプタンスの変化が小さ過ぎて効果がなく、逆に、９０度から離れ過ぎると、サセプタンスの変化が大き過ぎて実用的でないからである。

［第２実施例、図９および図１０］
第２実施例の２ポート型アイソレータ１Ａは、図９に示すように入力端子１４から見た入力アドミタンスＹ２’を０．０２Ｓより大きく（５０Ωよりもローインピーダンス化）するために、入力端子１４と入力ポートＰ１の間に直列にインダクタ２８を接続したものである。この２ポート型アイソレータ１Ａは、図１に示した構造において、積層基板３０の代わりに、図１０に示した積層基板３０Ａを用いたものである。図１０において符号４４は誘電体シート、２８はインダクタである。本第２実施例では、インダクタンスＬ３を有するインダクタ２８を積層基板３０Ａに内蔵しているが、チップインダクタや空芯コイルを用いて積層基板３０Ａに表面実装したものであってもよい。

表２は、２ポート型アイソレータ１Ａの第１および第２中心電極２１，２２の交差角度θを９０度より広くしたときの、入力端子１４から見た入力アドミタンスＹ２’（通過帯域の中心周波数：９２６．５ＭＨｚ）を示す表である。交差角度θを９０度より広い角度にしているので、入力ポートＰ１での入力アドミタンスＹ２のサセプタンス部は通過帯域の中心周波数で正である（表１の評価例４〜６参照）。一方、入力端子１４での入力アドミタンスＹ２’のサセプタンス部は基本的にはゼロである。

表２より、二つの中心電極２１，２２の交差角度θを９０度より広くすることにより、入力ポートＰ１に一つのインダクタ２８を接続するだけで、入力端子１４から見た入力アドミタンスＹ２’を０．０２Ｓより大きくできることがわかる。これに対して、中心電極２１，２２の交差角度θが９０度の従来の２ポート型アイソレータ３２０（図２１参照）の場合には、入力アドミタンスＹ２’を０．０２Ｓよりも大きく（５０Ωよりもローインピーダンス化）するために入力ポートＰ１に直列インダクタと並列コンデンサを接続しなければならなかった。この結果、本第２実施例の２ポート型アイソレータ１Ａは、小型化および低価格化が可能となる。また、素子間の接続箇所も低減でき、信頼性の優れたアイソレータ１Ａが得られる。

［第３実施例、図１１および図１２］
第３実施例の２ポート型アイソレータ１Ｂは、図１１に示すように入力端子１４から見た入力アドミタンスＹ２’を０．０２Ｓより大きく（５０Ωよりもローインピーダンス化）するために、入力端子１４と入力ポートＰ１の間に直列にコンデンサ２９を接続したものである。この２ポート型アイソレータ１Ｂは、図１に示した構造において、積層基板３０の代わりに、図１２に示した積層基板３０Ｂを用いたものである。図１２において符号４４は誘電体シート、５９はコンデンサ電極である。本第３実施例では、静電容量Ｃ３を有するコンデンサ２９を積層基板３０Ｂに内蔵しているが、チップコンデンサを用いて積層基板３０Ｂに表面実装したものであってもよい。

表３は、２ポート型アイソレータ１Ｂの第１および第２中心電極２１，２２の交差角度θを９０度より狭くしたときの、入力端子１４から見た入力アドミタンスＹ２’（通過帯域の中心周波数：９２６．５ＭＨｚ）を示す表である。交差角度θを９０度より狭い角度にしているので、入力ポートＰ１での入力アドミタンスＹ２のサセプタンス部は通過帯域の中心周波数で負である（表１の評価例１〜３参照）。一方、入力端子１４での入力アドミタンスＹ２’のサセプタンス部は基本的にはゼロである。

表３より、二つの中心電極２１，２２の交差角度θを９０度より狭くすることにより、入力ポートＰ１に一つのコンデンサ２９を接続するだけで、入力端子１４から見た入力アドミタンスＹ２’を０．０２Ｓより大きくできることがわかる。この結果、本第３実施例の２ポート型アイソレータ１Ｂは、小型化および低価格化が可能となる。また、素子間の接続箇所も低減でき、信頼性の優れたアイソレータ１Ｂが得られる。さらに、静電容量Ｃ１，Ｃ２，Ｃ３の合計容量が、前記第２実施例の２ポート型アイソレータ１Ａの静電容量Ｃ１，Ｃ２の合計容量より小さくできるので、本第３実施例の２ポート型アイソレータ１Ｂは、第２実施例の２ポート型アイソレータ１Ａより小型化できる。

［第４実施例、図１３〜図１６］
第４実施例の２ポート型アイソレータ１Ｃは、２倍波や３倍波の高周波を除去するため
に、図１３に示すように入力端子１４と入力ポートＰ１の間に、インダクタ２８およびコンデンサ２９からなるローパスフィルタを接続したものである。つまり、入力ポートＰ１に接続された直列インダクタ２８の他端に、並列コンデンサ２９がシャント接続されている。この２ポート型アイソレータ１Ｃは、図１４に示すように、図１に示した構造において、積層基板３０の代わりに、積層基板３０Ｃとチップインダクタ２８を用いたものである。図１５に積層基板３０Ｃの分解斜視図を示す。図１５において、符号５５はコンデンサ電極である。本第４実施例では、チップインダクタ２８を用いているが、空芯コイルでもよいし、積層基板３０Ｃに内蔵したものであってもよい。

表４は、２ポート型アイソレータ１Ｃの第１および第２中心電極２１，２２の交差角度θを９０度より広くしたときの、２倍波および３倍波のそれぞれの減衰量を示す表である。比較のために、表４には、中心電極２１，２２の交差角度θが９０度の従来の２ポート型アイソレータ３２０（図２１参照）の高調波の減衰量も記載している。交差角度θを９０度より広い角度にしているので、入力ポートＰ１での入力アドミタンスＹ２のサセプタンス部は通過帯域の中心周波数で正である（表１の評価例４〜６参照）。一方、入力端子１４での入力アドミタンスＹ２’のサセプタンス部は基本的にはゼロである。また、図１６は２ポート型アイソレータ１Ｃと従来の２ポート型アイソレータ３２０の減衰特性を示すグラフである。

表４および図１６より、二つの中心電極２１，２２の交差角度θを９０度より広くすることにより、インダクタ２８およびコンデンサ２９の２素子からなるローパスフィルタを入力ポートＰ１に接続するだけで、２倍波や３倍波の高調波を除去できることがわかる。これに対して、中心電極２１，２２の交差角度θが９０度の従来の２ポート型アイソレータ３２０（図２１参照）の場合には、高調波を除去するために入力ポートＰ１に、１個の直列インダクタと２個の並列コンデンサとからなるπ型ＬＣフィルタを接続しなければならなかった。この結果、本第４実施例の２ポート型アイソレータ１Ｃは小型化および低価格化が可能となる。また、素子間の接続箇所も低減でき、信頼性の優れたアイソレータ１Ｃが得られる。

［第５実施例、図１７および図１８］
第５実施例の２ポート型アイソレータ１Ｄは、図１７に示すように入力ポートＰ１とアースの間にコンデンサ２９が電気的に接続されている。この２ポート型アイソレータ１Ｄは、図１に示した構造において、積層基板３０の代わりに、図１８に示した積層基板３０Ｄを用いたものである。本第５実施例では、静電容量Ｃ３を有するコンデンサ２９を積層基板３０Ｄに内蔵しているが、チップコンデンサを用いて積層基板３０Ｄに表面実装したものであってもよい。

ここで、入力端子１４での入力アドミタンスＹ２’のサセプタンスを基本的にゼロにするためには、コンデンサ２９の静電容量Ｃ３が以下の式を満足するように設定されておればよい。

Ｃ３＝−Ｓ／ω
ω：角周波数
Ｓ：表１の評価例１〜評価例３のサセプタンス

このようにして決定したコンデンサ２９の静電容量Ｃ３を表５に示す。なお、周波数は９２６．５ＭＨｚである。交差角度θを９０度より狭い角度にしているので、入力ポートＰ１での入力アドミタンスＹ２のサセプタンス部は通過帯域の中心周波数で負である。

表５より、評価例１６〜１８のそれぞれの静電容量Ｃ１，Ｃ２，Ｃ３の合計容量は、従来の２ポート型アイソレータの静電容量Ｃ１，Ｃ２の合計容量（表１の従来例を参照）より小さくできる。従って、二つの中心電極２１，２２の交差角度θを９０度より狭くし、かつ、並列コンデンサ２９を入力ポートＰ１に接続することにより、従来より合計容量を小さくでき、２ポート型アイソレータ１Ｄを小型化できる。

［第６実施例、図１９］
第６実施例は、本発明に係る通信装置として、携帯電話を例にして説明する。

図１９は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図１９において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。

ここに、送信側アイソレータ２３１として、前記第１〜第５実施例の２ポート型アイソレータ１，１Ａ，１Ｂ，１Ｃ，１Ｄを使用することができる。これらのアイソレータを実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。

[他の実施例]
なお、本発明は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。ただし、ポートＰ２を入力、ポートＰ１を出力とした場合には、入力反射損失が相対的に狭帯域となり、出力反射損失が相対的に広帯域となる。

本発明に係る２ポート型アイソレータの一実施例を示す分解斜視図。図１に示した積層基板の分解斜視図。図１に示した２ポート型アイソレータの外観斜視図。図１に示した２ポート型アイソレータの電気等価回路図。中心電極の交差角度θを示す説明図。図１に示した２ポート型アイソレータの入力アドミタンスチャート。アイソレーションの共振周波数を示すグラフ。出力ポートＰ２での出力反射損失の共振周波数を示すグラフ。本発明に係る２ポート型アイソレータの別の実施例を示す電気等価回路図。図９に示した２ポート型アイソレータの積層基板の分解斜視図。本発明に係る２ポート型アイソレータのさらに別の実施例を示す電気等価回路図。図１１に示した２ポート型アイソレータの積層基板の分解斜視図。本発明に係る２ポート型アイソレータのさらに別の実施例を示す電気等価回路図。図１３に示した２ポート型アイソレータを示す分解斜視図。図１４に示した積層基板の分解斜視図。減衰特性を示すグラフ。本発明に係る２ポート型アイソレータのさらに別の実施例を示す電気等価回路図。図１７に示した２ポート型アイソレータの積層基板の分解斜視図。本発明に係る通信装置の一実施例を示す電気回路ブロック図。従来の２ポート型アイソレータを示す電気等価回路図。さらに別の従来の２ポート型アイソレータを示す電気等価回路図。

符号の説明

１，１Ａ，１Ｂ，１Ｃ，１Ｄ…集中定数型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３…中心電極組立体
１４…入力端子
１５…出力端子
１６…アース端子
２０…フェライト
２１…第１中心電極
２２…第２中心電極
２５，２６…整合用コンデンサ
２７…抵抗
２８…インダクタ
２９…コンデンサ
３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ…積層基板
４１〜４４…誘電体シート
５５，５６，５７，５９…コンデンサ電極
５８…グランド電極
２２０…携帯電話
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…アースポート
θ…交差角度

Claims

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第２入出力ポートに電気的に接続され、他端がアースポートに電気的に接続されている第２中心電極と、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された抵抗と、
前記第２入出力ポートと前記アースポートの間に電気的に接続された第２整合用コンデンサと、
前記第１入出力ポートに電気的に接続された第１入出力端子と、
前記第２入出力ポートに電気的に接続された第２入出力端子とを備え、
前記第１入出力ポートおよび前記第２入出力ポートのうちいずれか一方を入力ポートにし、他方を出力ポートにするとともに、前記第１中心電極と前記第２中心電極の交差角度が９０度より狭い角度に調整され、前記第１入出力ポートでのアドミタンスのサセプタンス部が通過帯域の中心周波数で負であること、
を特徴とする２ポート型アイソレータ。
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第２入出力ポートに電気的に接続され、他端がアースポートに電気的に接続されている第２中心電極と、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された抵抗と、
前記第２入出力ポートと前記アースポートの間に電気的に接続された第２整合用コンデンサと、
前記第１入出力ポートに電気的に接続された第１入出力端子と、
前記第２入出力ポートに電気的に接続された第２入出力端子とを備え、
前記第１入出力ポートおよび前記第２入出力ポートのうちいずれか一方を入力ポートにし、他方を出力ポートにするとともに、前記第１中心電極と前記第２中心電極の交差角度が９０度より広い角度に調整され、前記第１入出力ポートでのアドミタンスのサセプタンス部が通過帯域の中心周波数で正であること、
を特徴とする２ポート型アイソレータ。
前記第１入出力ポートでのアドミタンスが外部回路と複素共役をもつように設定されていることを特徴とする請求項１または請求項２に記載の２ポート型アイソレータ。
前記第１入出力ポートと前記第１入出力端子との間にコンデンサが電気的に直列に接続されていることを特徴とする請求項１または請求項３に記載の２ポート型アイソレータ。
前記第１入出力ポートと前記第１入出力端子との間にインダクタが電気的に直列に接続されていることを特徴とする請求項２または請求項３に記載の２ポート型アイソレータ。
一端が第１入出力ポートに電気的に接続されかつ他端が前記第１入出力端子に電気的に接続されたインダクタと、前記インダクタの他端にシャント接続されたコンデンサとを備えていることを特徴とする請求項２または請求項３に記載の２ポート型アイソレータ。
前記第１入出力ポートとアースの間にコンデンサが電気的に接続されていることを特徴とする請求項１または請求項３に記載の２ポート型アイソレータ。
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第２入出力ポートに電気的に接続され、他端がアースポートに電気的に接続されている第２中心電極と、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された抵抗と、
前記第２入出力ポートと前記アースポートの間に電気的に接続された第２整合用コンデンサと、
前記第１入出力ポートに電気的に接続された第１入出力端子と、
前記第２入出力ポートに電気的に接続された第２入出力端子とを備え、
前記第１入出力ポートおよび前記第２入出力ポートのうちいずれか一方を入力ポートにし、他方を出力ポートにした、
２ポート型アイソレータの特性調整方法において、
前記第１中心電極と前記第２中心電極の交差角度を変えることによって、前記第１入出力ポートでのアドミタンスのサセプタンス部を調整すること、
を特徴とする２ポート型アイソレータの特性調整方法。
請求項１〜請求項７のいずれかに記載の２ポート型アイソレータを備えたことを特徴とする通信装置。