JP3705253B2 - ３ポート型非可逆回路素子および通信装置 - Google Patents
３ポート型非可逆回路素子および通信装置 Download PDFInfo
- Publication number
- JP3705253B2 JP3705253B2 JP2002236649A JP2002236649A JP3705253B2 JP 3705253 B2 JP3705253 B2 JP 3705253B2 JP 2002236649 A JP2002236649 A JP 2002236649A JP 2002236649 A JP2002236649 A JP 2002236649A JP 3705253 B2 JP3705253 B2 JP 3705253B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- electrically connected
- center electrode
- electrode
- ferrite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Description
【０００１】
【発明の属する技術分野】
本発明は、３ポート型非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの３ポート型非可逆回路素子および通信装置に関する。
【０００２】
【従来の技術】
一般に、アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
従来、この種のアイソレータとして、３ポート型アイソレータ（第１〜第３の三つの中心電極を有するアイソレータ）が知られている。図１２に示すように、このアイソレータ１００は、中心電極１０１，１０２，１０３と、フェライト１１０と、整合用コンデンサ１０５，１０６，１０７と、終端抵抗１０８とを備えている。中心電極１０１の一端に接続されたポート部Ｐ１には、入力端子１１４と整合用コンデンサ１０５が電気的に接続されている。中心電極１０２の一端に接続されたポート部Ｐ２には、出力端子１１５と整合用コンデンサ１０６が電気的に接続されている。中心電極１０３の一端に接続されたポート部Ｐ３には、整合用コンデンサ１０７と終端抵抗１０８が電気的に接続されている。整合用コンデンサ１０５，１０６，１０７と終端抵抗１０８はそれぞれ接地されている。
【０００４】
ところで、一般の通信装置において、回路中に使用されている増幅器は信号をある程度歪ませる。これが使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）などのスプリアスを生じさせ、不要輻射の原因となっている。通信装置の不要輻射は、電力増幅器の異常動作や混信の原因となるため、予め基準や規格が設けられている。不要輻射を防ぐためには、フィルタなどを備えて不要な周波数成分を減衰させる方法が一般的である。しかし、そのようなフィルタを使用すると、フィルタによる損失が発生するなどの不具合があり、好ましくない。
【０００５】
そこで、アイソレータやサーキュレータが有する帯域通過フィルタの特性を利用してスプリアス成分を抑制することが考えられる。しかし、図１２に示した従来の基本的な構成を有する非可逆回路素子では、不要な周波数帯域で十分な減衰特性を得ることはできなかった。
【０００６】
これを解決し、主に使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）などのスプリアス周波数帯域で大きな減衰量を得られるようにした非可逆回路素子が、特開２００１−３２０２０５号公報や特開２００１−３２０２０６号公報に記載されている。この非可逆回路素子の一例であるアイソレータの等価回路を図１３に示す。
【０００７】
このアイソレータ１２０が、図１２に示したアイソレータ１００と異なる点は、整合用コンデンサ１０６とアースの間に直列インダクタ１２１を電気的に接続している点である。これにより、整合用コンデンサ１０６と直列インダクタ１２１でトラップ回路が構成され、通過帯域から離れた周波数帯の信号を減衰させることができる。
【０００８】
図１４は、図１２に示したアイソレータ１００（従来例１）と図１３に示したアイソレータ１２０（従来例２）の減衰特性を示すグラフである。アイソレータ１００，１２０はいずれも、通過帯域が９００ＭＨｚ帯のものである。図１４より、従来例２は従来例１と比較して、２倍波（２ｆ）や３倍波（３ｆ）の減衰量が改善されていることがわかる。
【０００９】
なお、アイソレータ１２０の三つの中心電極１０１，１０２，１０３は、特開２００１−３２０２０５号公報に記載されているように、その一端がフェライト１１０の底面と同形状である共通アース部に電気的に接続されている。そして、この共通アース部をフェライト１１０の底面に当接させて、フェライト１１０の上面に、共通アース部から延びる三つの中心電極１０１，１０２，１０３を、絶縁シートを介在させて互いに１２０度の角度をなすように折り曲げて配置している。
【００１０】
【発明が解決しようとする課題】
しかしながら、図１３に示すような整合用コンデンサ１０６と直列インダクタ１２１とで構成されたトラップ回路を備えたアイソレータ１２０は、通信装置の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の減衰量を改善できるものの、挿入損失特性や反射損失特性が劣化し、比帯域幅が減少するという問題があった。
【００１１】
図１５および図１６はそれぞれ、図１２に示したアイソレータ１００（従来例１）と図１３に示したアイソレータ１２０（従来例２）の挿入損失特性および出力反射損失特性を示すグラフである。図１５や図１６から、アイソレータ１２０の比帯域幅が減少していることがわかる。
【００１２】
そこで、本発明の目的は、挿入損失特性や反射損失特性を劣化させないで、使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の伝搬を抑えることができる３ポート型非可逆回路素子および通信装置を提供することにある。
【００１３】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る３ポート型非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトの主面もしくは内部に配置され、一端が第１ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差してフェライトの主面もしくは内部に配置され、一端が第２ポートに電気的に接続されている第２中心電極と、
（ｅ）第１中心電極および第２中心電極と電気的絶縁状態で交差してフェライトの主面もしくは内部に配置され、一端が第３ポートに電気的に接続されている第３中心電極と、
（ｆ）それぞれが第１中心電極、第２中心電極および第３中心電極のいずれかとＬＣ並列共振回路を形成する少なくとも一つの整合用コンデンサと、
（ｇ）ＬＣ並列共振回路の一つとアースの間に電気的に接続された直列インダクタとを備え、
（ｈ）第１中心電極、第２中心電極および第３中心電極の少なくとも一つの中心電極の他端が共通電位に接続されておらず、共通端でないこと、
を特徴とする。
【００１４】
以上の構成により、中心電極と整合用コンデンサからなるＬＣ並列共振回路に直列インダクタを接続した回路は、トラップ回路を構成する。このトラップ回路は、挿入損失特性や反射損失特性を劣化させないで、通信装置の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の減衰量を大きくできる。ＬＣ並列共振回路と直列インダクタが構成するトラップ回路の共振周波数（トラップ周波数）は、使用周波数の１．５倍以上３．５倍以下の範囲内にあることが好ましい。
【００１５】
また、複数のＬＣ並列共振回路のそれぞれとアースの間に電気的に接続された複数の直列インダクタのインダクタンス値を異ならせることにより、複数のトラップ回路のトラップ周波数を互いに異ならせることができる。従って、例えば、一つのトラップ回路のトラップ周波数を２倍波（２ｆ）の近傍に設定し、もう一つのトラップ回路のトラップ周波数を３倍波（３ｆ）の近傍に設定することにより、２倍波（２ｆ）および３倍波（３ｆ）の両方の減衰量を一層大きくできる。
【００１６】
また、絶縁性層を積み重ねて構成した積層基板に、整合用コンデンサのコンデンサ電極と直列インダクタのインダクタ電極が設けられていることを特徴とする。これにより、整合用コンデンサおよび直列インダクタ相互間のはんだによる接続箇所が減り、接続信頼性が向上する。
【００１７】
また、本発明に係る通信装置は、上述の３ポート型非可逆回路素子を備えることにより、周波数特性が向上する。
【００１８】
【発明の実施の形態】
以下に、本発明に係る３ポート型非可逆回路素子および通信装置の実施の形態について添付の図面を参照して説明する。
【００１９】
［第１実施形態、図１〜図８］
本発明に係る３ポート型非可逆回路素子の一実施形態の分解斜視図を図１に示す。該３ポート型非可逆回路素子１は、集中定数型アイソレータである。図１に示すように、３ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１〜２３とからなる中心電極組立体１３と、積層基板３０を備えている。
【００２０】
金属製上側ケース４は、上部４ａおよび二つの側部４ｂからなる。金属製下側ケース８は、底部８ａおよび二つの側部８ｂからなり、底部８ａにはアース外部端子１６が設けられている。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされる。
【００２１】
中心電極組立体１３は、矩形状のマイクロ波フェライト２０の上面に３組の中心電極２１〜２３を、絶縁層（図示せず）を介在させて略１２０度ごとに交差するように配置している。本第１実施形態では、中心電極２１〜２３を二つのラインで構成した。中心電極２１〜２３のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂ、２３ａ，２３ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２３ｂが相互に分離している。
【００２２】
中心電極２１〜２３は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１〜２３の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極Ｐ１〜Ｐ３（後述）で接続する場合には、中心電極２１〜２３を印刷形成した方が信頼性、作業性が良い。
【００２３】
積層基板３０は、図２に示すように、入力ポートＰ１、出力ポートＰ２、第３ポートＰ３および中心電極用接続電極３１〜３３を裏面に設けた収縮抑制シート４７と、ホット側コンデンサ電極７１ａ〜７３ａや終端抵抗２７を裏面に設けた誘電体シート４１と、アース側コンデンサ電極５７ａ，５８ａを裏面に設けた誘電体シート４２と、ホット側コンデンサ電極７１ｂ〜７３ｂを裏面に設けた誘電体シート４３と、アース側コンデンサ電極５７ｂ，５８ｂを裏面に設けた誘電体シート４４と、インダクタ電極（直列インダクタ）２８や中継電極６０を裏面に設けた誘電体シート４５と、アース電極７４、入力外部端子用ビアホール１４ａおよび出力外部端子用ビアホール１５ａを設けた誘電体シート４６と、入力外部端子用ビアホール１４ｂおよび出力外部端子用ビアホール１５ｂを設けた収縮抑制シート４８などにて構成されている。
【００２４】
この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１〜４６は、Ａｌ2Ｏ3を主成分とし、ＳｉＯ2，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ2Ｏ，Ｋ2Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ2，Ｂ2Ｏ3のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００２５】
さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼結せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４７，４８を作製する。この収縮抑制シート４７，４８の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１〜４８の厚みは１０μｍ〜２００μｍ程度である。
【００２６】
電極２８，５７ａ〜５８ｂ，７１ａ〜７３ｂ，７４は、パターン印刷などの方法によりシート４１〜４６の裏面に形成される。電極２８，７１ａ〜７３ｂなどの材料としては、抵抗率が低く、誘電体シート４１〜４６と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。電極２８，７１ａ〜７３ｂなどの厚みは２μｍ〜２０μｍ程度であり、通常は表皮厚の２倍以上に設定される。
【００２７】
終端抵抗２７は、パターン印刷等の方法により誘電体シート４１の裏面に形成される。終端抵抗２７の材料としては、サーメット、カーボン、ルテニウムなどが使用される。終端抵抗２７は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。
【００２８】
ビアホール１８や側面ビアホール６５や外部端子用ビアホール１４ａ，１４ｂ，１５ａ，１５ｂは、誘電体シート４１〜４６や収縮抑制シート４８にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
【００２９】
コンデンサ電極７１ａ，７１ｂ、７２ａ，７２ｂ、７３ａ，７３ｂはそれぞれ、誘電体シート４２〜４４を間に挟んでコンデンサ電極５７ａ，５７ｂ、５８ａ，５８ｂに対向して整合用コンデンサ７１，７２，７３を構成する。これら整合用コンデンサ７１〜７３、終端抵抗２７およびインダクタ２８は、ポートＰ１〜Ｐ３やビアホール１４ａ，１４ｂ，１５ａ，１５ｂ，１８，６５等とともに、積層基板３０の内部に電気回路を構成する。
【００３０】
以上の誘電体シート４１〜４６は積層され、さらに、誘電体シート４１〜４６の積層体の上下両側から収縮抑制シート４７，４８で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図１に示すような積層基板３０とする。
【００３１】
積層基板３０の底面には、入力外部端子用ビアホール１４ａ，１４ｂおよび出力外部端子用ビアホール１５ａ，１５ｂがそれぞれ一体化することにより形成された突起状の入力外部端子１４および出力外部端子１５が設けられている。入力外部端子１４はコンデンサ電極７１ａ，７１ｂに電気的に接続され、出力外部端子１５はコンデンサ電極７２ａ，７２ｂに電気的に接続されている。この後、Ｎｉめっきを下地としてＡｕめっきが施される。Ｎｉめっきは、電極のＡｇとＡｕめっきの固着強度を強くする。Ａｕめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ１を低損失にできる。
【００３２】
なお、この積層基板３０は、通常、マザーボード状態で作成される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板３０を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、所望のサイズの積層基板３０を切り出してもよい。
【００３３】
こうして得られた積層基板３０は、内部に整合用コンデンサ７１〜７３、終端抵抗２７およびインダクタ２８を有している。整合用コンデンサ７１〜７３は必要な静電容量値精度で製作される。しかし、トリミングをする場合には、整合用コンデンサ７１〜７３と中心電極２１〜２３を接続する前に行なわれる。つまり、積層基板３０は、単体の状態で、内部（２層目）のコンデンサ電極７１ａ，７２ａ，７３ａを表層の誘電体とともにトリミング（削除）される。トリミングには、例えば、切削機やＹＡＧの基本波、２倍波、３倍波のレーザが用いられる。レーザを用いれば、早くかつ精度の良い加工が得られる。なお、トリミングは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３４】
このように、積層基板３０の上面に近いコンデンサ電極７１ａ，７２ａ，７３ａをトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので（本第１実施形態の場合はポートＰ１〜Ｐ３および接続電極３１〜３３のみ）、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
【００３５】
また、積層基板３０には終端抵抗２７も内蔵されており、整合用コンデンサ７１〜７３と同様に終端抵抗２７も、表層の誘電体とともにトリミングすることにより、抵抗値Ｒを調整することができる。終端抵抗２７は１箇所でも幅が細くなると抵抗値Ｒが上がるので、幅方向の途中まで削る。
【００３６】
以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、永久磁石９は金属製上側ケース４の天井に接着剤によって固定される。中心電極組立体１３の中心電極２１〜２３の各々の一端２１ａ，２２ａ，２３ａが積層基板３０の表面に形成されたポートＰ１，Ｐ２，Ｐ３にはんだ付けされ、かつ、中心電極２１〜２３の各々の他端２１ｂ，２２ｂ，２３ｂが中心電極用接続電極３１〜３３にはんだ付けされることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１〜２３のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３７】
積層基板３０は金属製下側ケース８の底面部８ａ上に載置され、積層基板３０の下面に配設されているアース電極７４がはんだによって底面部８ａと接続固定される。これにより、アース外部端子１６が側面ビアホール６５を介して、終端抵抗２７や直列インダクタ２８やコンデンサ電極５８ａ，５８ｂに電気的に容易に接続される。
【００３８】
そして、金属製下側ケース８と金属製上側ケース４は、それぞれの側面部８ｂと４ｂをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。
【００３９】
こうして、３ポート型アイソレータ１が得られる。図３はアイソレータ１の電気等価回路図である。第１中心電極２１の一端２１ａは、入力ポートＰ１を介して入力外部端子１４に電気的に接続されている。第１中心電極２１の他端２１ｂは、中心電極用接続電極３１を介してアース外部端子１６に電気的に接続されている。整合用コンデンサ７１は、入力外部端子１４とアース外部端子１６の間に電気的に接続されている。
【００４０】
第２中心電極２２の一端２２ａは、出力ポートＰ２を介して出力外部端子１５に電気的に接続されている。第２中心電極２２は整合用コンデンサ７２とＬＣ並列共振回路を形成し、該ＬＣ並列共振回路とアース外部端子１６の間に直列インダクタ２８が電気的に接続されている。
【００４１】
第３中心電極２３の一端２３ａは、第３ポートＰ３に電気的に接続されている。第３中心電極２３の他端２３ｂは、中心電極用接続電極３３を介してアース外部端子１６に電気的に接続されている。整合用コンデンサ７３と終端抵抗２７からなる並列ＲＣ回路は、第３ポートＰ３とアースの間に電気的に接続されている。つまり、第１中心電極２１および第３中心電極２３のそれぞれの他端２１ｂ，２３ｂは、アース外部端子１６に電気的に接続されており、共通電位である。一方、第２中心電極２２の他端２２ｂは、直列インダクタ２８を介してアース外部端子１６に電気的に接続しており、他端２１ｂ，２３ｂとは共通の電位でなく共通端でない。
【００４２】
以上の構成からなる３ポート型アイソレータ１は、出力ポートＰ２とアースの間に、中心電極２２と整合用コンデンサ７２からなるＬＣ並列共振回路に直列インダクタ２８を接続している。このＬＣ並列共振回路と直列インダクタ２８の回路はトラップ回路を形成しており、その共振周波数（トラップ周波数）は使用周波数ｆの１．５倍以上３．５倍以下の範囲内に設定されている。そして、このトラップ回路により、挿入損失特性や反射損失特性を劣化させないで、通信装置の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の減衰量を大きくすることができる。
【００４３】
図４、図５、図６、図７および図８はそれぞれ、本第１実施形態の３ポート型アイソレータ１のアイソレーション特性、挿入損失特性、入力反射損失特性、出力反射損失特性および減衰特性を示すグラフである（実施例１の実線参照）。比較のために、図４〜図８には、図１２に示した従来の３ポート型アイソレータ１００の特性も併せて記載している（比較例１の点線参照）。表１−１は、本第１実施形態（実施例１）の３ポート型アイソレータ１と図１２および図１３に示した従来の３ポート型アイソレータ１００（比較例１），１２０（比較例２）のそれぞれの第１〜第３中心電極のインダクタンスＬ１，Ｌ２，Ｌ３と整合用コンデンサの静電容量Ｃ１，Ｃ２，Ｃ３とインダクタのインダクタンスＬ４の数値を示す。
【００４４】
終端抵抗の抵抗値Ｒは、いずれも６５Ωとした。表１−１中の中心電極のインダクタンスは、比透磁率を１と仮定した場合の中心電極の実質的な自己インダクタンスで、実際にはこれにフェライトなどによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２，Ｌ３となる。
【００４５】
【表１】
【００４６】
ここで、図１３に示した従来の３ポート型アイソレータ１２０（比較例２）の整合用コンデンサ１０６とインダクタ１２１からなるトラップ回路のアドミッタンスＹおよび共振周波数ｆ（０）は、以下の（１）式と（２）式で表される。
【００４７】
Ｙ＝（ωＣ２）／ｊ（ω2Ｌ４Ｃ２−１）、ω＝２πｆ …（１）
ｆ（０）＝１／｛２π（Ｌ４Ｃ２）1/2｝ …（２）
【００４８】
この比較例２において、９．１ｐＦの整合用コンデンサ１０６と０．４ｎＨのインダクタ１２１との直列共振回路のアドミッタンスＹは、前記（１）式より、８９３ＭＨｚ〜９６０ＭＨｚの帯域で、１０．４ｐＦのコンデンサのアドミッタンスと略等しい値となる。そして、この直列共振回路の共振周波数ｆ（０）は、前記（２）式より、２．７ＧＨｚ付近となる。
【００４９】
一方、本第１実施形態の３ポート型アイソレータ１（実施例１）の中心電極２２と整合用コンデンサ７２と直列インダクタ２８からなるトラップ回路のインピーダンスＺおよび共振周波数ｆ（０）は、以下の（３）式と（４）式で表される。
【００５０】
【００５１】
従って、例えば、実効透磁率を２とすると、表１−１中の中心電極２２の自己インダクタンスと整合用コンデンサ７２の静電容量Ｃ２と直列インダクタ２８のインダクタンスＬ４の数値を用いて、（４）式よりトラップ回路の共振周波数は２．７ＧＨｚとなることがわかる。なお、この場合、インダクタンスＬ２は、第２中心電極２２の自己インダクタンスに実効透磁率の２を掛けた値となる。
【００５２】
表１−２は、実施例１と比較例１，２のそれぞれの３ポート型アイソレータ１，１００，１２０の、使用周波数である８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値と、２倍波（１７８６ＭＨｚ〜１９２０ＭＨｚ）の減衰量と、３倍波（２６７９ＭＨｚ〜２８８０ＭＨｚ）の減衰量とをまとめたものである。
【００５３】
また、積層基板３０に整合用コンデンサ７１〜７３と直列インダクタ２８を内蔵しているので、整合用コンデンサ７１〜７３および直列インダクタ２８相互間のはんだによる接続箇所を減らすことができ、接続信頼性の高いアイソレータ１が得られる。さらに、部品点数および製造工数を低減できるので、低コストのアイソレータ１となる。
【００５４】
[第２実施形態、図９および図１０]
図９に示すように、第２実施形態の３ポート型アイソレータ１Ａは、前記第１実施形態の３ポート型アイソレータ１において、入力側の中心電極２１と整合用コンデンサ７１からなるＬＣ並列共振回路に直列インダクタ２９を更に電気的に接続したものと同様のものである。直列インダクタ２９は、直列インダクタ２８と同様に積層基板３０の内部に配置されている。つまり、第３中心電極２３の他端２３ｂは、アース外部端子１６に電気的に接続されている。一方、第１中心電極２１および第２中心電極２２のそれぞれの他端２１ｂ，２２ｂは、直列インダクタ２９，２８を介してアース外部端子１６に電気的に接続しており、全ての他端２１ｂ，２２ｂ，２３ｂが共通の電位でなく共通端でない。
【００５５】
そして、中心電極２２と整合用コンデンサ７２と直列インダクタ２８からなるトラップ回路の共振周波数（トラップ周波数）が３倍波（３ｆ）の近傍になるように、直列インダクタ２８のインダクタンスＬ４を設定する。また、中心電極２１と整合用コンデンサ７１と直列インダクタ２９からなるトラップ回路の共振周波数（トラップ周波数）が２倍波（２ｆ）の近傍になるように、直列インダクタ２９のインダクタンスＬ５を設定する。
【００５６】
本第２実施形態では、インダクタンスＬ４を０．８ｎＨに設定し、インダクタンスＬ５を０．３ｎＨに設定した。これにより、２倍波（２ｆ）の減衰量は３３．８ｄＢ、３倍波（３ｆ）の減衰量は２９．２ｄＢになり、前記第１実施形態のアイソレータ１より減衰量を改善できた。図１０は３ポート型アイソレータ１Ａの減衰特性を示すグラフである（実施例２の実線参照）。比較のために、図１０には、図１２に示した従来の３ポート型アイソレータ１００の特性も併せて記載している（比較例１の点線参照）。
【００５７】
［第３実施形態、図１１］
第３実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【００５８】
図１１は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図１１において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【００５９】
ここに、送信側アイソレータ２３１として、前記第１または第２実施形態の３ポート型アイソレータ１，１Ａを使用することができる。これらのアイソレータを実装することにより、周波数特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
【００６０】
[他の実施形態]
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、前記実施形態では、積層基板にインダクタ２８を内蔵しているが、インダクタ２８をチップインダクタや空芯コイルで形成してもよい。さらに、整合用コンデンサ７１〜７３を単板コンデンサで形成してもよい。
【００６１】
また、第１中心電極２１、第２中心電極２２および第３中心電極２３の他端２１ｂ，２２ｂ，２３ｂを、それぞれ直列インダクタを介してアース外部端子１６に電気的に接続したものであってもよい。この場合、全ての他端２１ｂ，２２ｂ，２３ｂが、共通の電位でなく共通端でない。
【００６２】
【発明の効果】
以上の説明で明らかなように、本発明によれば、中心電極と整合用コンデンサからなるＬＣ並列共振回路に直列インダクタを接続して、トラップ回路を構成することにより、挿入損失特性や反射損失特性を劣化させないで、通信装置の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の減衰量を大きくできる。この結果、高性能で信頼性が高くかつ小型の３ポート型非可逆回路素子や通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る３ポート型アイソレータの第１実施形態を示す分解斜視図。
【図２】図１に示した積層基板の分解斜視図。
【図３】図１に示した３ポート型アイソレータの電気等価回路図。
【図４】アイソレーション特性を示すグラフ。
【図５】挿入損失特性を示すグラフ。
【図６】入力反射損失特性を示すグラフ。
【図７】出力反射損失特性を示すグラフ。
【図８】減衰特性を示すグラフ。
【図９】本発明に係る３ポート型アイソレータの第２実施形態を示す電気等価回路図。
【図１０】減衰特性を示すグラフ。
【図１１】本発明に係る通信装置の電気回路ブロック図。
【図１２】従来の３ポート型アイソレータを示す電気等価回路図。
【図１３】従来の別の３ポート型アイソレータを示す電気等価回路図。
【図１４】減衰特性を示すグラフ。
【図１５】挿入損失特性を示すグラフ。
【図１６】出力反射損失特性を示すグラフ。
【符号の説明】
１，１Ａ…３ポート型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３…中心電極組立体
１４…入力外部端子
１５…出力外部端子
１６…アース外部端子
２０…フェライト
２１〜２３…中心電極
７１〜７３…整合用コンデンサ
２７…終端抵抗
２８，２９…直列インダクタ
３０…積層基板
４１〜４６…誘電体シート
７１ａ〜７３ｂ，５７ａ〜５８ｂ…コンデンサ電極
７４…アース電極
２２０…携帯電話
Ｐ１…入力ポート（第１ポート）
Ｐ２…出力ポート（第２ポート）
Ｐ３…第３ポート
【発明の属する技術分野】
本発明は、３ポート型非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの３ポート型非可逆回路素子および通信装置に関する。
【０００２】
【従来の技術】
一般に、アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
【０００３】
従来、この種のアイソレータとして、３ポート型アイソレータ（第１〜第３の三つの中心電極を有するアイソレータ）が知られている。図１２に示すように、このアイソレータ１００は、中心電極１０１，１０２，１０３と、フェライト１１０と、整合用コンデンサ１０５，１０６，１０７と、終端抵抗１０８とを備えている。中心電極１０１の一端に接続されたポート部Ｐ１には、入力端子１１４と整合用コンデンサ１０５が電気的に接続されている。中心電極１０２の一端に接続されたポート部Ｐ２には、出力端子１１５と整合用コンデンサ１０６が電気的に接続されている。中心電極１０３の一端に接続されたポート部Ｐ３には、整合用コンデンサ１０７と終端抵抗１０８が電気的に接続されている。整合用コンデンサ１０５，１０６，１０７と終端抵抗１０８はそれぞれ接地されている。
【０００４】
ところで、一般の通信装置において、回路中に使用されている増幅器は信号をある程度歪ませる。これが使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）などのスプリアスを生じさせ、不要輻射の原因となっている。通信装置の不要輻射は、電力増幅器の異常動作や混信の原因となるため、予め基準や規格が設けられている。不要輻射を防ぐためには、フィルタなどを備えて不要な周波数成分を減衰させる方法が一般的である。しかし、そのようなフィルタを使用すると、フィルタによる損失が発生するなどの不具合があり、好ましくない。
【０００５】
そこで、アイソレータやサーキュレータが有する帯域通過フィルタの特性を利用してスプリアス成分を抑制することが考えられる。しかし、図１２に示した従来の基本的な構成を有する非可逆回路素子では、不要な周波数帯域で十分な減衰特性を得ることはできなかった。
【０００６】
これを解決し、主に使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）などのスプリアス周波数帯域で大きな減衰量を得られるようにした非可逆回路素子が、特開２００１−３２０２０５号公報や特開２００１−３２０２０６号公報に記載されている。この非可逆回路素子の一例であるアイソレータの等価回路を図１３に示す。
【０００７】
このアイソレータ１２０が、図１２に示したアイソレータ１００と異なる点は、整合用コンデンサ１０６とアースの間に直列インダクタ１２１を電気的に接続している点である。これにより、整合用コンデンサ１０６と直列インダクタ１２１でトラップ回路が構成され、通過帯域から離れた周波数帯の信号を減衰させることができる。
【０００８】
図１４は、図１２に示したアイソレータ１００（従来例１）と図１３に示したアイソレータ１２０（従来例２）の減衰特性を示すグラフである。アイソレータ１００，１２０はいずれも、通過帯域が９００ＭＨｚ帯のものである。図１４より、従来例２は従来例１と比較して、２倍波（２ｆ）や３倍波（３ｆ）の減衰量が改善されていることがわかる。
【０００９】
なお、アイソレータ１２０の三つの中心電極１０１，１０２，１０３は、特開２００１−３２０２０５号公報に記載されているように、その一端がフェライト１１０の底面と同形状である共通アース部に電気的に接続されている。そして、この共通アース部をフェライト１１０の底面に当接させて、フェライト１１０の上面に、共通アース部から延びる三つの中心電極１０１，１０２，１０３を、絶縁シートを介在させて互いに１２０度の角度をなすように折り曲げて配置している。
【００１０】
【発明が解決しようとする課題】
しかしながら、図１３に示すような整合用コンデンサ１０６と直列インダクタ１２１とで構成されたトラップ回路を備えたアイソレータ１２０は、通信装置の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の減衰量を改善できるものの、挿入損失特性や反射損失特性が劣化し、比帯域幅が減少するという問題があった。
【００１１】
図１５および図１６はそれぞれ、図１２に示したアイソレータ１００（従来例１）と図１３に示したアイソレータ１２０（従来例２）の挿入損失特性および出力反射損失特性を示すグラフである。図１５や図１６から、アイソレータ１２０の比帯域幅が減少していることがわかる。
【００１２】
そこで、本発明の目的は、挿入損失特性や反射損失特性を劣化させないで、使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の伝搬を抑えることができる３ポート型非可逆回路素子および通信装置を提供することにある。
【００１３】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る３ポート型非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトの主面もしくは内部に配置され、一端が第１ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差してフェライトの主面もしくは内部に配置され、一端が第２ポートに電気的に接続されている第２中心電極と、
（ｅ）第１中心電極および第２中心電極と電気的絶縁状態で交差してフェライトの主面もしくは内部に配置され、一端が第３ポートに電気的に接続されている第３中心電極と、
（ｆ）それぞれが第１中心電極、第２中心電極および第３中心電極のいずれかとＬＣ並列共振回路を形成する少なくとも一つの整合用コンデンサと、
（ｇ）ＬＣ並列共振回路の一つとアースの間に電気的に接続された直列インダクタとを備え、
（ｈ）第１中心電極、第２中心電極および第３中心電極の少なくとも一つの中心電極の他端が共通電位に接続されておらず、共通端でないこと、
を特徴とする。
【００１４】
以上の構成により、中心電極と整合用コンデンサからなるＬＣ並列共振回路に直列インダクタを接続した回路は、トラップ回路を構成する。このトラップ回路は、挿入損失特性や反射損失特性を劣化させないで、通信装置の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の減衰量を大きくできる。ＬＣ並列共振回路と直列インダクタが構成するトラップ回路の共振周波数（トラップ周波数）は、使用周波数の１．５倍以上３．５倍以下の範囲内にあることが好ましい。
【００１５】
また、複数のＬＣ並列共振回路のそれぞれとアースの間に電気的に接続された複数の直列インダクタのインダクタンス値を異ならせることにより、複数のトラップ回路のトラップ周波数を互いに異ならせることができる。従って、例えば、一つのトラップ回路のトラップ周波数を２倍波（２ｆ）の近傍に設定し、もう一つのトラップ回路のトラップ周波数を３倍波（３ｆ）の近傍に設定することにより、２倍波（２ｆ）および３倍波（３ｆ）の両方の減衰量を一層大きくできる。
【００１６】
また、絶縁性層を積み重ねて構成した積層基板に、整合用コンデンサのコンデンサ電極と直列インダクタのインダクタ電極が設けられていることを特徴とする。これにより、整合用コンデンサおよび直列インダクタ相互間のはんだによる接続箇所が減り、接続信頼性が向上する。
【００１７】
また、本発明に係る通信装置は、上述の３ポート型非可逆回路素子を備えることにより、周波数特性が向上する。
【００１８】
【発明の実施の形態】
以下に、本発明に係る３ポート型非可逆回路素子および通信装置の実施の形態について添付の図面を参照して説明する。
【００１９】
［第１実施形態、図１〜図８］
本発明に係る３ポート型非可逆回路素子の一実施形態の分解斜視図を図１に示す。該３ポート型非可逆回路素子１は、集中定数型アイソレータである。図１に示すように、３ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１〜２３とからなる中心電極組立体１３と、積層基板３０を備えている。
【００２０】
金属製上側ケース４は、上部４ａおよび二つの側部４ｂからなる。金属製下側ケース８は、底部８ａおよび二つの側部８ｂからなり、底部８ａにはアース外部端子１６が設けられている。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされる。
【００２１】
中心電極組立体１３は、矩形状のマイクロ波フェライト２０の上面に３組の中心電極２１〜２３を、絶縁層（図示せず）を介在させて略１２０度ごとに交差するように配置している。本第１実施形態では、中心電極２１〜２３を二つのラインで構成した。中心電極２１〜２３のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂ、２３ａ，２３ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２３ｂが相互に分離している。
【００２２】
中心電極２１〜２３は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１〜２３の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極Ｐ１〜Ｐ３（後述）で接続する場合には、中心電極２１〜２３を印刷形成した方が信頼性、作業性が良い。
【００２３】
積層基板３０は、図２に示すように、入力ポートＰ１、出力ポートＰ２、第３ポートＰ３および中心電極用接続電極３１〜３３を裏面に設けた収縮抑制シート４７と、ホット側コンデンサ電極７１ａ〜７３ａや終端抵抗２７を裏面に設けた誘電体シート４１と、アース側コンデンサ電極５７ａ，５８ａを裏面に設けた誘電体シート４２と、ホット側コンデンサ電極７１ｂ〜７３ｂを裏面に設けた誘電体シート４３と、アース側コンデンサ電極５７ｂ，５８ｂを裏面に設けた誘電体シート４４と、インダクタ電極（直列インダクタ）２８や中継電極６０を裏面に設けた誘電体シート４５と、アース電極７４、入力外部端子用ビアホール１４ａおよび出力外部端子用ビアホール１５ａを設けた誘電体シート４６と、入力外部端子用ビアホール１４ｂおよび出力外部端子用ビアホール１５ｂを設けた収縮抑制シート４８などにて構成されている。
【００２４】
この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１〜４６は、Ａｌ2Ｏ3を主成分とし、ＳｉＯ2，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ2Ｏ，Ｋ2Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ2，Ｂ2Ｏ3のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００２５】
さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼結せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４７，４８を作製する。この収縮抑制シート４７，４８の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１〜４８の厚みは１０μｍ〜２００μｍ程度である。
【００２６】
電極２８，５７ａ〜５８ｂ，７１ａ〜７３ｂ，７４は、パターン印刷などの方法によりシート４１〜４６の裏面に形成される。電極２８，７１ａ〜７３ｂなどの材料としては、抵抗率が低く、誘電体シート４１〜４６と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。電極２８，７１ａ〜７３ｂなどの厚みは２μｍ〜２０μｍ程度であり、通常は表皮厚の２倍以上に設定される。
【００２７】
終端抵抗２７は、パターン印刷等の方法により誘電体シート４１の裏面に形成される。終端抵抗２７の材料としては、サーメット、カーボン、ルテニウムなどが使用される。終端抵抗２７は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。
【００２８】
ビアホール１８や側面ビアホール６５や外部端子用ビアホール１４ａ，１４ｂ，１５ａ，１５ｂは、誘電体シート４１〜４６や収縮抑制シート４８にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。
【００２９】
コンデンサ電極７１ａ，７１ｂ、７２ａ，７２ｂ、７３ａ，７３ｂはそれぞれ、誘電体シート４２〜４４を間に挟んでコンデンサ電極５７ａ，５７ｂ、５８ａ，５８ｂに対向して整合用コンデンサ７１，７２，７３を構成する。これら整合用コンデンサ７１〜７３、終端抵抗２７およびインダクタ２８は、ポートＰ１〜Ｐ３やビアホール１４ａ，１４ｂ，１５ａ，１５ｂ，１８，６５等とともに、積層基板３０の内部に電気回路を構成する。
【００３０】
以上の誘電体シート４１〜４６は積層され、さらに、誘電体シート４１〜４６の積層体の上下両側から収縮抑制シート４７，４８で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図１に示すような積層基板３０とする。
【００３１】
積層基板３０の底面には、入力外部端子用ビアホール１４ａ，１４ｂおよび出力外部端子用ビアホール１５ａ，１５ｂがそれぞれ一体化することにより形成された突起状の入力外部端子１４および出力外部端子１５が設けられている。入力外部端子１４はコンデンサ電極７１ａ，７１ｂに電気的に接続され、出力外部端子１５はコンデンサ電極７２ａ，７２ｂに電気的に接続されている。この後、Ｎｉめっきを下地としてＡｕめっきが施される。Ｎｉめっきは、電極のＡｇとＡｕめっきの固着強度を強くする。Ａｕめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ１を低損失にできる。
【００３２】
なお、この積層基板３０は、通常、マザーボード状態で作成される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板３０を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、所望のサイズの積層基板３０を切り出してもよい。
【００３３】
こうして得られた積層基板３０は、内部に整合用コンデンサ７１〜７３、終端抵抗２７およびインダクタ２８を有している。整合用コンデンサ７１〜７３は必要な静電容量値精度で製作される。しかし、トリミングをする場合には、整合用コンデンサ７１〜７３と中心電極２１〜２３を接続する前に行なわれる。つまり、積層基板３０は、単体の状態で、内部（２層目）のコンデンサ電極７１ａ，７２ａ，７３ａを表層の誘電体とともにトリミング（削除）される。トリミングには、例えば、切削機やＹＡＧの基本波、２倍波、３倍波のレーザが用いられる。レーザを用いれば、早くかつ精度の良い加工が得られる。なお、トリミングは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３４】
このように、積層基板３０の上面に近いコンデンサ電極７１ａ，７２ａ，７３ａをトリミング用コンデンサ電極としているので、トリミング時に除去する誘電体層の厚みを最小限にできる。さらに、トリミングの障害となる電極が少なくなるので（本第１実施形態の場合はポートＰ１〜Ｐ３および接続電極３１〜３３のみ）、トリミング可能なコンデンサ電極領域が広くなり、静電容量調整範囲を広くできる。
【００３５】
また、積層基板３０には終端抵抗２７も内蔵されており、整合用コンデンサ７１〜７３と同様に終端抵抗２７も、表層の誘電体とともにトリミングすることにより、抵抗値Ｒを調整することができる。終端抵抗２７は１箇所でも幅が細くなると抵抗値Ｒが上がるので、幅方向の途中まで削る。
【００３６】
以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、永久磁石９は金属製上側ケース４の天井に接着剤によって固定される。中心電極組立体１３の中心電極２１〜２３の各々の一端２１ａ，２２ａ，２３ａが積層基板３０の表面に形成されたポートＰ１，Ｐ２，Ｐ３にはんだ付けされ、かつ、中心電極２１〜２３の各々の他端２１ｂ，２２ｂ，２３ｂが中心電極用接続電極３１〜３３にはんだ付けされることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１〜２３のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。
【００３７】
積層基板３０は金属製下側ケース８の底面部８ａ上に載置され、積層基板３０の下面に配設されているアース電極７４がはんだによって底面部８ａと接続固定される。これにより、アース外部端子１６が側面ビアホール６５を介して、終端抵抗２７や直列インダクタ２８やコンデンサ電極５８ａ，５８ｂに電気的に容易に接続される。
【００３８】
そして、金属製下側ケース８と金属製上側ケース４は、それぞれの側面部８ｂと４ｂをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。
【００３９】
こうして、３ポート型アイソレータ１が得られる。図３はアイソレータ１の電気等価回路図である。第１中心電極２１の一端２１ａは、入力ポートＰ１を介して入力外部端子１４に電気的に接続されている。第１中心電極２１の他端２１ｂは、中心電極用接続電極３１を介してアース外部端子１６に電気的に接続されている。整合用コンデンサ７１は、入力外部端子１４とアース外部端子１６の間に電気的に接続されている。
【００４０】
第２中心電極２２の一端２２ａは、出力ポートＰ２を介して出力外部端子１５に電気的に接続されている。第２中心電極２２は整合用コンデンサ７２とＬＣ並列共振回路を形成し、該ＬＣ並列共振回路とアース外部端子１６の間に直列インダクタ２８が電気的に接続されている。
【００４１】
第３中心電極２３の一端２３ａは、第３ポートＰ３に電気的に接続されている。第３中心電極２３の他端２３ｂは、中心電極用接続電極３３を介してアース外部端子１６に電気的に接続されている。整合用コンデンサ７３と終端抵抗２７からなる並列ＲＣ回路は、第３ポートＰ３とアースの間に電気的に接続されている。つまり、第１中心電極２１および第３中心電極２３のそれぞれの他端２１ｂ，２３ｂは、アース外部端子１６に電気的に接続されており、共通電位である。一方、第２中心電極２２の他端２２ｂは、直列インダクタ２８を介してアース外部端子１６に電気的に接続しており、他端２１ｂ，２３ｂとは共通の電位でなく共通端でない。
【００４２】
以上の構成からなる３ポート型アイソレータ１は、出力ポートＰ２とアースの間に、中心電極２２と整合用コンデンサ７２からなるＬＣ並列共振回路に直列インダクタ２８を接続している。このＬＣ並列共振回路と直列インダクタ２８の回路はトラップ回路を形成しており、その共振周波数（トラップ周波数）は使用周波数ｆの１．５倍以上３．５倍以下の範囲内に設定されている。そして、このトラップ回路により、挿入損失特性や反射損失特性を劣化させないで、通信装置の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の減衰量を大きくすることができる。
【００４３】
図４、図５、図６、図７および図８はそれぞれ、本第１実施形態の３ポート型アイソレータ１のアイソレーション特性、挿入損失特性、入力反射損失特性、出力反射損失特性および減衰特性を示すグラフである（実施例１の実線参照）。比較のために、図４〜図８には、図１２に示した従来の３ポート型アイソレータ１００の特性も併せて記載している（比較例１の点線参照）。表１−１は、本第１実施形態（実施例１）の３ポート型アイソレータ１と図１２および図１３に示した従来の３ポート型アイソレータ１００（比較例１），１２０（比較例２）のそれぞれの第１〜第３中心電極のインダクタンスＬ１，Ｌ２，Ｌ３と整合用コンデンサの静電容量Ｃ１，Ｃ２，Ｃ３とインダクタのインダクタンスＬ４の数値を示す。
【００４４】
終端抵抗の抵抗値Ｒは、いずれも６５Ωとした。表１−１中の中心電極のインダクタンスは、比透磁率を１と仮定した場合の中心電極の実質的な自己インダクタンスで、実際にはこれにフェライトなどによる実効透磁率を掛けたものがインダクタンスＬ１，Ｌ２，Ｌ３となる。
【００４５】
【表１】
ここで、図１３に示した従来の３ポート型アイソレータ１２０（比較例２）の整合用コンデンサ１０６とインダクタ１２１からなるトラップ回路のアドミッタンスＹおよび共振周波数ｆ（０）は、以下の（１）式と（２）式で表される。
【００４７】
Ｙ＝（ωＣ２）／ｊ（ω2Ｌ４Ｃ２−１）、ω＝２πｆ …（１）
ｆ（０）＝１／｛２π（Ｌ４Ｃ２）1/2｝ …（２）
【００４８】
この比較例２において、９．１ｐＦの整合用コンデンサ１０６と０．４ｎＨのインダクタ１２１との直列共振回路のアドミッタンスＹは、前記（１）式より、８９３ＭＨｚ〜９６０ＭＨｚの帯域で、１０．４ｐＦのコンデンサのアドミッタンスと略等しい値となる。そして、この直列共振回路の共振周波数ｆ（０）は、前記（２）式より、２．７ＧＨｚ付近となる。
【００４９】
一方、本第１実施形態の３ポート型アイソレータ１（実施例１）の中心電極２２と整合用コンデンサ７２と直列インダクタ２８からなるトラップ回路のインピーダンスＺおよび共振周波数ｆ（０）は、以下の（３）式と（４）式で表される。
【００５０】
従って、例えば、実効透磁率を２とすると、表１−１中の中心電極２２の自己インダクタンスと整合用コンデンサ７２の静電容量Ｃ２と直列インダクタ２８のインダクタンスＬ４の数値を用いて、（４）式よりトラップ回路の共振周波数は２．７ＧＨｚとなることがわかる。なお、この場合、インダクタンスＬ２は、第２中心電極２２の自己インダクタンスに実効透磁率の２を掛けた値となる。
【００５２】
表１−２は、実施例１と比較例１，２のそれぞれの３ポート型アイソレータ１，１００，１２０の、使用周波数である８９３ＭＨｚ〜９６０ＭＨｚでの帯域内最悪値と、２倍波（１７８６ＭＨｚ〜１９２０ＭＨｚ）の減衰量と、３倍波（２６７９ＭＨｚ〜２８８０ＭＨｚ）の減衰量とをまとめたものである。
【００５３】
また、積層基板３０に整合用コンデンサ７１〜７３と直列インダクタ２８を内蔵しているので、整合用コンデンサ７１〜７３および直列インダクタ２８相互間のはんだによる接続箇所を減らすことができ、接続信頼性の高いアイソレータ１が得られる。さらに、部品点数および製造工数を低減できるので、低コストのアイソレータ１となる。
【００５４】
[第２実施形態、図９および図１０]
図９に示すように、第２実施形態の３ポート型アイソレータ１Ａは、前記第１実施形態の３ポート型アイソレータ１において、入力側の中心電極２１と整合用コンデンサ７１からなるＬＣ並列共振回路に直列インダクタ２９を更に電気的に接続したものと同様のものである。直列インダクタ２９は、直列インダクタ２８と同様に積層基板３０の内部に配置されている。つまり、第３中心電極２３の他端２３ｂは、アース外部端子１６に電気的に接続されている。一方、第１中心電極２１および第２中心電極２２のそれぞれの他端２１ｂ，２２ｂは、直列インダクタ２９，２８を介してアース外部端子１６に電気的に接続しており、全ての他端２１ｂ，２２ｂ，２３ｂが共通の電位でなく共通端でない。
【００５５】
そして、中心電極２２と整合用コンデンサ７２と直列インダクタ２８からなるトラップ回路の共振周波数（トラップ周波数）が３倍波（３ｆ）の近傍になるように、直列インダクタ２８のインダクタンスＬ４を設定する。また、中心電極２１と整合用コンデンサ７１と直列インダクタ２９からなるトラップ回路の共振周波数（トラップ周波数）が２倍波（２ｆ）の近傍になるように、直列インダクタ２９のインダクタンスＬ５を設定する。
【００５６】
本第２実施形態では、インダクタンスＬ４を０．８ｎＨに設定し、インダクタンスＬ５を０．３ｎＨに設定した。これにより、２倍波（２ｆ）の減衰量は３３．８ｄＢ、３倍波（３ｆ）の減衰量は２９．２ｄＢになり、前記第１実施形態のアイソレータ１より減衰量を改善できた。図１０は３ポート型アイソレータ１Ａの減衰特性を示すグラフである（実施例２の実線参照）。比較のために、図１０には、図１２に示した従来の３ポート型アイソレータ１００の特性も併せて記載している（比較例１の点線参照）。
【００５７】
［第３実施形態、図１１］
第３実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【００５８】
図１１は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図１１において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
【００５９】
ここに、送信側アイソレータ２３１として、前記第１または第２実施形態の３ポート型アイソレータ１，１Ａを使用することができる。これらのアイソレータを実装することにより、周波数特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。
【００６０】
[他の実施形態]
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、前記実施形態では、積層基板にインダクタ２８を内蔵しているが、インダクタ２８をチップインダクタや空芯コイルで形成してもよい。さらに、整合用コンデンサ７１〜７３を単板コンデンサで形成してもよい。
【００６１】
また、第１中心電極２１、第２中心電極２２および第３中心電極２３の他端２１ｂ，２２ｂ，２３ｂを、それぞれ直列インダクタを介してアース外部端子１６に電気的に接続したものであってもよい。この場合、全ての他端２１ｂ，２２ｂ，２３ｂが、共通の電位でなく共通端でない。
【００６２】
【発明の効果】
以上の説明で明らかなように、本発明によれば、中心電極と整合用コンデンサからなるＬＣ並列共振回路に直列インダクタを接続して、トラップ回路を構成することにより、挿入損失特性や反射損失特性を劣化させないで、通信装置の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の減衰量を大きくできる。この結果、高性能で信頼性が高くかつ小型の３ポート型非可逆回路素子や通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る３ポート型アイソレータの第１実施形態を示す分解斜視図。
【図２】図１に示した積層基板の分解斜視図。
【図３】図１に示した３ポート型アイソレータの電気等価回路図。
【図４】アイソレーション特性を示すグラフ。
【図５】挿入損失特性を示すグラフ。
【図６】入力反射損失特性を示すグラフ。
【図７】出力反射損失特性を示すグラフ。
【図８】減衰特性を示すグラフ。
【図９】本発明に係る３ポート型アイソレータの第２実施形態を示す電気等価回路図。
【図１０】減衰特性を示すグラフ。
【図１１】本発明に係る通信装置の電気回路ブロック図。
【図１２】従来の３ポート型アイソレータを示す電気等価回路図。
【図１３】従来の別の３ポート型アイソレータを示す電気等価回路図。
【図１４】減衰特性を示すグラフ。
【図１５】挿入損失特性を示すグラフ。
【図１６】出力反射損失特性を示すグラフ。
【符号の説明】
１，１Ａ…３ポート型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３…中心電極組立体
１４…入力外部端子
１５…出力外部端子
１６…アース外部端子
２０…フェライト
２１〜２３…中心電極
７１〜７３…整合用コンデンサ
２７…終端抵抗
２８，２９…直列インダクタ
３０…積層基板
４１〜４６…誘電体シート
７１ａ〜７３ｂ，５７ａ〜５８ｂ…コンデンサ電極
７４…アース電極
２２０…携帯電話
Ｐ１…入力ポート（第１ポート）
Ｐ２…出力ポート（第２ポート）
Ｐ３…第３ポート
Claims (6)
- 永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの主面もしくは内部に配置され、一端が第１ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２ポートに電気的に接続されている第２中心電極と、前記第１中心電極および第２中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第３ポートに電気的に接続されている第３中心電極と、
それぞれが前記第１中心電極、第２中心電極および第３中心電極のいずれかとＬＣ並列共振回路を形成する少なくとも一つの整合用コンデンサと、
前記ＬＣ並列共振回路の一つとアースの間に電気的に接続された直列インダクタとを備え、
前記第１中心電極、第２中心電極および第３中心電極の少なくとも一つの中心電極の他端が共通電位に接続されておらず、共通端でないこと、
を特徴とする３ポート型非可逆回路素子。 - 複数の前記ＬＣ並列共振回路のそれぞれとアースの間に電気的に接続された複数の前記直列インダクタのインダクタンス値が互いに異なることを特徴とする請求項１に記載の３ポート型非可逆回路素子。
- アイソレータとして用いられる３ポート型非可逆回路素子であって、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの主面もしくは内部に配置され、一端が第１ポートに電気的に接続されている第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２ポートに電気的に接続されている第２中心電極と、前記第１中心電極および第２中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第３ポートに電気的に接続されている第３中心電極と、
前記第１ポートに電気的に接続された入力端子と、
前記第２ポートに電気的に接続された出力端子と、
前記第３ポートに電気的に接続された終端抵抗と、
それぞれが前記第１中心電極および第２中心電極のいずれかとＬＣ並列共振回路を形成する少なくとも一つの整合用コンデンサと、
前記ＬＣ並列共振回路の一つとアースの間に電気的に接続された直列インダクタとを備え、
前記第１中心電極、第２中心電極および第３中心電極の少なくとも一つの中心電極の他端が共通電位に接続されておらず、共通端でないこと、
を特徴とする３ポート型非可逆回路素子。 - 前記ＬＣ並列共振回路と前記直列インダクタが構成する回路の共振周波数が、使用周波数の１．５倍以上３．５倍以下の範囲内にあることを特徴とする請求項１〜請求項３のいずれかに記載の３ポート型非可逆回路素子。
- 絶縁性層を積み重ねて構成した積層基板に、前記整合用コンデンサのコンデンサ電極と前記直列インダクタのインダクタ電極が設けられていることを特徴とする請求項１〜請求項４のいずれかに記載の３ポート型非可逆回路素子。
- 請求項１〜請求項５のいずれかに記載の３ポート型非可逆回路素子を備えたことを特徴とする通信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236649A JP3705253B2 (ja) | 2002-08-14 | 2002-08-14 | ３ポート型非可逆回路素子および通信装置 |
| US10/637,633 US6816027B2 (en) | 2002-08-14 | 2003-08-11 | Three-port nonreciprocal circuit device and communication apparatus |
| CNB031540554A CN1233064C (zh) | 2002-08-14 | 2003-08-14 | 三端口型非可逆电路元件和通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002236649A JP3705253B2 (ja) | 2002-08-14 | 2002-08-14 | ３ポート型非可逆回路素子および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004080274A JP2004080274A (ja) | 2004-03-11 |
| JP3705253B2 true JP3705253B2 (ja) | 2005-10-12 |
Family
ID=31712017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002236649A Expired - Fee Related JP3705253B2 (ja) | 2002-08-14 | 2002-08-14 | ３ポート型非可逆回路素子および通信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6816027B2 (ja) |
| JP (1) | JP3705253B2 (ja) |
| CN (1) | CN1233064C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101785140B (zh) * | 2007-09-03 | 2012-12-19 | 株式会社村田制作所 | 不可逆电路元件 |
| JP5089567B2 (ja) | 2008-02-20 | 2012-12-05 | 株式会社エヌ・ティ・ティ・ドコモ | 非可逆回路素子 |
| CN105186082A (zh) * | 2015-08-12 | 2015-12-23 | 王帅 | 一种环行装置 |
| US10349549B2 (en) * | 2016-10-25 | 2019-07-09 | General Electric Company | Electrically shielded direct current link busbar |
| CN114865256B (zh) * | 2022-07-11 | 2022-11-01 | 西南应用磁学研究所(中国电子科技集团公司第九研究所) | 一种多层介质类带线结构超宽带集总参数环行器/隔离器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2671912B1 (fr) * | 1991-01-21 | 1993-08-27 | Dev Hyperfrequences | Dispositif a ferrite, notamment circulateur, pour systemes a hautes frequences, en particulier a hyperfrequences. |
| JP3807071B2 (ja) * | 1997-12-08 | 2006-08-09 | Ｔｄｋ株式会社 | 非可逆回路素子 |
| JP2001185912A (ja) | 1999-10-13 | 2001-07-06 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| JP3412593B2 (ja) | 2000-02-25 | 2003-06-03 | 株式会社村田製作所 | 非可逆回路素子および高周波回路装置 |
| JP2001320205A (ja) | 2000-03-02 | 2001-11-16 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| JP3558003B2 (ja) | 2000-03-03 | 2004-08-25 | 株式会社村田製作所 | 非可逆回路素子および通信装置 |
-
2002
- 2002-08-14 JP JP2002236649A patent/JP3705253B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-11 US US10/637,633 patent/US6816027B2/en not_active Expired - Lifetime
- 2003-08-14 CN CNB031540554A patent/CN1233064C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6816027B2 (en) | 2004-11-09 |
| CN1233064C (zh) | 2005-12-21 |
| CN1482703A (zh) | 2004-03-17 |
| JP2004080274A (ja) | 2004-03-11 |
| US20040032306A1 (en) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101372979B1 (ko) | 비가역 회로 소자 | |
| JP4197032B2 (ja) | ２ポート型非可逆回路素子及び通信装置 | |
| US6965276B2 (en) | Two port type isolator and communication device | |
| US7443262B2 (en) | Two-port isolator, characteristic adjusting method therefor, and communication apparatus | |
| US6992540B2 (en) | Two-port isolator and communication device | |
| JP3835437B2 (ja) | ２ポート型アイソレータおよび通信装置 | |
| KR20060049933A (ko) | 비가역 회로 소자 | |
| JP4345680B2 (ja) | ２ポート型非可逆回路素子及び通信装置 | |
| JP4239916B2 (ja) | ２ポート型アイソレータ及び通信装置 | |
| JP3858852B2 (ja) | ２ポート型アイソレータおよび通信装置 | |
| US6900704B2 (en) | Two-port isolator and communication device | |
| JP3705253B2 (ja) | ３ポート型非可逆回路素子および通信装置 | |
| JP3852373B2 (ja) | ２ポート型非可逆回路素子および通信装置 | |
| JP4003650B2 (ja) | 非可逆回路素子、非可逆回路素子の実装構造および通信装置 | |
| JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
| US6888432B2 (en) | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device | |
| JP3829806B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子および通信装置 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JP3948391B2 (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
| JP3852434B2 (ja) | 非可逆回路素子および通信装置 | |
| JP3979355B2 (ja) | 積層基板、積層基板の製造方法、非可逆回路素子及び通信装置 | |
| JP2004193904A (ja) | ２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050718 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3705253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |