JP4003650B2 - 非可逆回路素子、非可逆回路素子の実装構造および通信装置 - Google Patents

非可逆回路素子、非可逆回路素子の実装構造および通信装置 Download PDF

Info

Publication number
JP4003650B2
JP4003650B2 JP2003027659A JP2003027659A JP4003650B2 JP 4003650 B2 JP4003650 B2 JP 4003650B2 JP 2003027659 A JP2003027659 A JP 2003027659A JP 2003027659 A JP2003027659 A JP 2003027659A JP 4003650 B2 JP4003650 B2 JP 4003650B2
Authority
JP
Japan
Prior art keywords
termination resistor
dielectric substrate
circuit device
nonreciprocal circuit
isolator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003027659A
Other languages
English (en)
Other versions
JP2004241944A (ja
Inventor
崇 川浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003027659A priority Critical patent/JP4003650B2/ja
Publication of JP2004241944A publication Critical patent/JP2004241944A/ja
Application granted granted Critical
Publication of JP4003650B2 publication Critical patent/JP4003650B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータなどの非可逆回路素子、非可逆回路素子の実装構造および通信装置に関する。
【0002】
【従来の技術】
一般に、携帯電話などの移動体通信装置に採用されるアイソレータは、信号を所定の伝送方向にのみ通過させ、逆方向への伝送を阻止する機能を有している。
【0003】
この種のアイソレータは、例えば、特許文献1に記載されているように、概略、永久磁石、この永久磁石により直流磁界が印加される中心電極組立体、整合用コンデンサを設けた誘電体基板、永久磁石や中心電極組立体や誘電体基板を収容する金属ケースなどを備えている。
【0004】
終端抵抗は、整合用コンデンサを設けた誘電体基板やケースに設けられている。また、外部接続用端子電極はケースや誘電体基板とは別体であり、終端抵抗の投影範囲と重ならない。終端抵抗の投影範囲には、アースとして機能するケースが重なっている。
【0005】
【特許文献1】
特開平9−8509号公報
【0006】
【発明が解決しようとする課題】
ところで、アイソレータに負荷による反射電力が入力されるなどして終端抵抗に電力が吸収されると、終端抵抗が発熱する。熱は最終的にはアイソレータのケースや外部接続用端子などから放射(輻射)や対流によって放熱されたり、アイソレータが実装されているプリント基板への熱伝導などによって放熱されたりする。ここで、終端抵抗が誘電体基板に設けられているとき、外部接続用端子が誘電体基板とは別体であると、終端抵抗とプリント基板との間の熱抵抗が増加する。そのため、電力を吸収したときの終端抵抗の温度上昇が大きく、終端抵抗が焼損し易いという問題があった。特に、最近では、アイソレータの小型化が著しく、終端抵抗の放熱の熱抵抗低減はアイソレータの耐電力性改善のために重要になってきている。
【0007】
また、終端抵抗の投影範囲がアースとして機能するケースと重なっている場合には、ケースを通信装置のシャーシにネジ止めすることにより良好な放熱が可能となる。しかし、ネジ止めするためには、アイソレータにネジ止め用フランジを設ける必要があり、部品サイズが大型化する。さらに、通信装置にも、ネジ止め用シャーシが必要となる。しかも、アイソレータをネジ止めで実装する構造は、組立工数が増え、製造コストの上昇を招く。
【0008】
そこで、本発明の目的は、小型化や低コスト化に適し、かつ、終端抵抗で発生した熱を効率良く外部に放熱することができる非可逆回路素子、非可逆回路素子の実装構造および通信装置を提供することにある。
【0009】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る非可逆回路素子は、
(a)永久磁石と、
(b)永久磁石により直流磁界が印加されるフェライトと、フェライトの表面もしくは内部に電気的絶縁状態で交差して配置されている複数の中心電極とからなる中心電極組立体と、
(c)中心電極組立体の中心電極の端部と電気的に接続される整合用コンデンサおよび終端抵抗を設けるとともに、外部接続用端子電極を底面に設けた多層の誘電体基板と、
(d)永久磁石と中心電極組立体を囲む金属ケースとを備え、
(e)誘電体基板を平面視したとき、終端抵抗の45°錐範囲を含めて周囲に誘電体基板の最も厚い部分の厚みの3倍以下の距離だけ延在した第1領域内に少なくとも一部が重なる放熱用ビアホールを有するとともに、誘電体基板に設けられている放熱用ビアホールを含む全てのビアホールが終端抵抗の投影範囲外に配置されていること
を特徴とする。終端抵抗としては、印刷抵抗やチップ抵抗などが採用される。
【0010】
以上の構成により、非可逆回路素子に入った反射電力を終端抵抗が吸収することによって終端抵抗が発熱しても、その熱は放熱用ビアホールに、熱抵抗少なく効率良く伝導する。さらに、熱は放熱用ビアホールから、輻射(放射)、空気の対流、および非可逆回路素子が実装されている回路基板への伝導により、外部に放熱される。
【0011】
このとき、放熱性の点から、非可逆回路素子が実装されている回路基板を平面視したとき、第1領域内に少なくとも一部が重なっている外部接続用端子電極の投影範囲もしくは45°錐範囲を含めて周囲に回路基板の最も厚い部分の厚みの3倍以下の距離だけ延在した回路基板の第3領域内にビアホールもしくはスルーホールの少なくとも一部が重なっていることが好ましい。
【0012】
放熱性の点から、放熱用ビアホールの材料には、銀、銅、銀合金、銅合金およびこれら金属とフリットからなる厚膜ペースト材料などの熱伝導率の良好な材料が好ましい。
【0013】
また、本発明に係る通信装置は、上述の非可逆回路素子を備えることにより、性能や信頼性が向上する。非可逆回路素子の誘電体基板上には、高周波電力増幅器などの発熱性電子部品を搭載してもよい。そのような熱的環境の厳しい動作条件下において、本発明はより一層の効果を発揮する。
【0014】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子、非可逆回路素子の実装構造および通信装置の実施の形態について添付の図面を参照して説明する。
【0015】
[第1実施形態、図1〜図8]
非可逆回路素子の一実施形態の分解斜視図を図1に示す。該非可逆回路素子1は、集中定数型アイソレータである。図1に示すように、集中定数型アイソレータ1は、概略、金属製上側ケース4と金属製下側ケース8とからなる金属ケースと、永久磁石9と、フェライト20と中心電極21〜23とからなる中心電極組立体13と、終端抵抗R及び整合用コンデンサC1〜C3(図2参照)を内蔵し、外部接続用端子電極14〜16が突出している矩形状の積層基板30を備えている。
【0016】
金属製上側ケース4は略箱形状であり、上部4a及び四つの側部4bからなる。金属製下側ケース8は、左右の側部8bと底部8aからなる。金属製下側ケース8の底部8aは後述する積層基板30の外部接続用端子電極14,15,16との接続を避ける形状になっている。金属製上側ケース4及び金属製下側ケース8は、磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にAgやCuがめっきされる。金属製上側ケース4及び金属製下側ケース8の厚みtは、一般に、約0.1mm〜0.2mmのものが採用される。
【0017】
中心電極組立体13は、矩形状のマイクロ波フェライト20の上面に3組の中心電極21〜23を、絶縁層(図示せず)を介在させて略120度ごとに交差するように配置している。本第1実施形態では、中心電極21〜23をそれぞれ二つのラインで構成した。
【0018】
中心電極21〜23は銅箔を用いてフェライト20に巻きつけてもよいし、フェライト20上あるいは内部にAg,Au,Ag−Pdなどのペーストを印刷して形成してもよい。ただし、印刷した方が中心電極21〜23の位置精度が高いので、電気特性が安定となるし、積層基板30との接続が安定する。特に、今回のように微小な中心電極用接続電極P1〜P3(後述)で接続する場合には、中心電極21〜23を印刷形成した方が信頼性、作業性が良い。
【0019】
積層基板30は例えば以下のようにして作製される。すなわち、積層基板30は、図2に示すように、電極が設けられていない収縮抑制シート47と、電極P1〜P3、17、31、71〜74とビアホール14a〜14f、15a〜15f、16a〜16f、18等が設けられている誘電体シート41〜46と、金属ケース接続用アース電極74およびビアホール14g,15g,16gが設けられている収縮抑制シート47と、ビアホール14h,14i,15h,15i,16h,16iが設けられている収縮抑制シート47とを積層してなるものである。
【0020】
誘電体シート41〜46はアルミナ、アルミナ粉とガラス粉の混合材(低温焼結誘電体基板)、チタン酸バリウム系セラミックなどからなる。特に、誘電体シート41〜46は、アルミナ、アルミナとガラスを主成分とする複合誘電体材、窒化アルミ、あるいはこれらの複合誘電体材で作製されていることが好ましい。なぜなら、アルミナや窒化アルミは誘電体や絶縁体の中では熱伝導性に優れ、しかも、積層基板を作り易いからである。
【0021】
本第1実施形態の場合、誘電体シート41〜46は、Al23を主成分とし、SiO2,SrO,CaO,PbO,Na2O,K2O,MgO,BaO,CeO2,B23のうちの1種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【0022】
さらに、積層基板30の焼成条件(特に焼成温度1000℃以下)では焼成せず、積層基板30の基板平面方向(X−Y方向)の焼成収縮を抑制する収縮抑制シート47を作製する。この収縮抑制シート47の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート41〜47の厚みは10μm〜200μm程度である。
【0023】
電極P1〜P3,17,31,71〜74は、パターン印刷等の方法によりシート41〜47に形成されている。電極P1〜P3等の材料としては、抵抗率が低く、誘電体シート41〜46と同時焼成可能なAg,Cu,Ag−Pdなどが用いられる。これらの電極材料は、一般に、フリットと称するガラス系の材料と混合することにより、積層基板30に固定される。しかし、場合によっては、積層基板30の焼成温度を電極材料融点より高くして、電極P1〜P3等を一端溶融させて積層基板30に固定する場合もある。
【0024】
この電極P1〜P3等の表面には、Niめっきを下地としてAuめっきが施されている。Niめっきは、電極P1〜P3等のAgとAuめっきの固着強度を強くするとともに、Agからなる電極P1〜P3のはんだ喰われを防止するバリア層として機能する。Auめっきは、はんだ濡れ性を良くするとともに、導電率が高いのでアイソレータ1を低損失にできる。また、電極P1〜P3等の中で直流電圧が印加される電極がある場合、その電極表面にAgが露出していると、電極がマイグレーションを起こす可能性があるので、これを防止する働きもしている。電極P1〜P3等の厚みは3μm〜10μm程度である。特に、大電流を流す必要のある電極に関しては、より厚い印刷マスクの使用や、複数回の印刷などの手法により30μm程度の厚みの電極を形成する場合もある。
【0025】
終端抵抗Rは、パターン印刷等の方法により誘電体シート42の表面に形成されている。終端抵抗Rの材料としては、サーメット、カーボン、ルテニウムなどが使用される。
【0026】
ビアホール18は、シート41〜47にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。一般に、導電ペーストの材料としては、電極P1〜P3等と同一の電極材料(Ag,Cu,Ag−Pdなど)が用いられる。
【0027】
コンデンサ電極71,72,73はそれぞれ、誘電体シート42〜44を間に挟んでグランド電極74に対向して整合用コンデンサC1,C2,C3を構成する。これら整合用コンデンサC1〜C3や終端抵抗Rは、電極P1〜P3,17,31や信号用ビアホール18とともに、積層基板30の内部に電気回路を構成する。
【0028】
以上の誘電体シート41〜46は積層され、さらに、その上下に収縮抑制シート47が積層された後、焼成される。シート41〜47の線部に形成されたビアホール14a〜14i,15a〜15i,16a〜16iは、積層、焼成されることにより、シート41〜47の積み重ね方向に連接されてそれぞれ一体的になり、積層基板30の底面および側面に跨っている外部接続用入力端子電極14、外部接続用出力端子電極15および外部接続用グランド端子電極16となる。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、図1に示すような積層基板30とする。
【0029】
積層基板30の底面には、端子電極14〜16が突出して配設されている。積層基板30の底面からの端子電極14〜16の突出量T(図1参照)は、金属製下側ケース8の厚みtと略等しく設定される。また、端子電極14〜16の間に充填するように形成されていた未焼結の収縮抑制材料が除去された部分は金属製下側ケース8の挿入部とされる。
【0030】
端子電極14〜16の表面には、必要であれば、ニッケルや金、白金、銀、銅などからなる1層以上の金属膜を形成しても良い。金属膜の形成方法としては、メッキや蒸着がある。1層以上の金属膜を設ける目的は、端子電極14〜16の半田付け性(半田濡れ性)改善、半田への溶融(半田喰われ)防止、摩滅防止、半田付け以外の方法(圧接、導電ペースト)で実装を行なう際の接触抵抗の低減、安定化にある。
【0031】
図3および図4に示すように、積層基板30を平面視したとき、終端抵抗Rの投影範囲内もしくは終端抵抗Rを頂面とする斜面角度が45°の四角錐台の範囲内に、積層基板30と一体的に形成された外部接続用グランド端子電極16の少なくとも一部が重なっている。
【0032】
なお、この積層基板30は通常マザーボード状態で作成される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板30を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、マザーボードから所望のサイズの積層基板30を切り出してもよい。
【0033】
こうして得られた積層基板30は、内部に整合用コンデンサC1〜C3および終端抵抗Rを有している。整合用コンデンサC1〜C3は必要な静電容量精度で製作する。しかし、トリミングを行う場合は、整合用コンデンサC1〜C3と中心電極21〜23を接続する前に行なわれる。つまり、積層基板30は、単体の状態で、内部(2層目)のコンデンサ電極71,72,73を表層の誘電体とともにトリミング(削除)される。トリミングには、例えば、切削機やYAGの基本波、2倍波、3倍波のレーザが用いられる。レーザを用いれば、早くかつ精度の良い加工が得られる。なお、トリミングは、マザーボード状態の積層基板30に対して効率良く行ってもよい。
【0034】
また、積層基板30には終端抵抗Rも内蔵されており、整合用コンデンサC1〜C3と同様に終端抵抗Rも、表層の誘電体とともにトリミングすることにより、抵抗値を調整することができる。終端抵抗Rは1箇所でも幅が細くなると抵抗値が上がるので、幅方向の途中まで削る。
【0035】
以上の構成部品は以下のようにして組み立てられる。すなわち、図1に示すように、永久磁石9は金属製上側ケース4の天井に配置される。積層基板30上には、中心電極組立体13が、中心電極組立体13の中心電極21〜23の各々の一端が積層基板30の表面に形成された中心電極用接続電極P1〜P3にはんだ付けされ、かつ、中心電極21〜23の各々の他端がグランド用接続電極31にはんだ付けされることにより、実装される。なお、中心電極21〜23と接続電極P1〜P3,31とのはんだ付けは、マザーボード状態の積層基板30に対して効率良く行なってもよい。
【0036】
積層基板30は金属製下側ケース8の底部8a上に載置され、積層基板30の下面に設けたグランド電極74がはんだによって底部8aに固定されるとともに電気的に接続される。
【0037】
そして、金属製下側ケース8の側部8bと金属製上側ケース4の側部4bをはんだ等で接合することにより金属ケースとなり、電磁シールド、アース端子およびヨークとしても機能する。つまり、この金属ケースは、永久磁石9と中心電極組立体13と積層基板30を囲む磁路を形成する。また、永久磁石9はフェライト20に直流磁界を印加する。
【0038】
図5はアイソレータ1の外観斜視図、図6はその電気等価回路図である。以上の構成からなるアイソレータ1の積層基板30は、図3および図4に示すように、平面視で終端抵抗Rの投影範囲内もしくは終端抵抗Rを頂面とする斜面角度が45°の四角錐台の範囲内に、外部接続用グランド端子電極16の一部が配設されている。
【0039】
従って、アイソレータ1に入った反射電力を終端抵抗Rが吸収することによって終端抵抗Rが発熱しても、その熱は誘電体層を介して、最短経路で、終端抵抗Rの下方に配設されている外部接続用グランド端子電極16に、熱抵抗少なく効率良く伝導される。外部接続用グランド端子電極16に伝わった熱は、さらに、アイソレータ1を実装している回路基板80に伝わり、外部に放熱される。つまり、アイソレータ1内部の中心電極組立体13などの昇温を抑えつつ、外部への放熱は良好になる。
【0040】
従って、同じ電力を吸収した場合でも、終端抵抗Rの上昇温度は従来より低く抑えられ、アイソレータ1の信頼性が向上する。さらに、アイソレータ1や終端抵抗Rのサイズを変えることなく、従来より大きい反射電力を取り扱うことのできるアイソレータ1が得られる。
【0041】
また、図7は、終端抵抗Rと外部接続用グランド端子電極16との間の距離を種々変えてアイソレータ1を試作し、電力を入力したときの終端抵抗Rの表面温度を測定した結果を示すグラフである。なお、このときの試験条件は、入力電力が1.0W、アイソレータ1の周囲温度が25℃、積層基板30の板厚Dが0.2mmである。そして、図7の(A)に示すように、終端抵抗Rと外部接続用グランド端子電極16との間の距離が0.2mmのとき、すなわち、外部接続用グランド端子電極16が終端抵抗Rを頂面とする斜面角度が45°の四角錐台の縁部に位置するときには、終端抵抗Rの温度上昇の抑制効果は、外部接続用グランド端子電極16が終端抵抗Rの略直下にある場合と同等であることがわかる。
【0042】
また、図7の(B)に示すように、終端抵抗Rと外部接続用グランド端子電極16との間の距離が0.6mmのとき、すなわち、外部接続用グランド端子電極16が終端抵抗Rから積層基板30の板厚Dの3倍程度離れているときには、終端抵抗Rの温度上昇の抑制効果があることはわかる。しかし、これ以上離れると、殆ど効果がなくなる。
【0043】
また、外部接続用グランド端子電極16は、アイソレータ1を実装している回路基板80に設けられた広面積のグランドパターン(通常、銅箔や銀厚膜)81にはんだ付けされる。グランドパターン81は、回路基板80に設けられた他の信号パターン85より熱伝導が良好である。従って、本第1実施形態のように、終端抵抗Rの下方に配設される外部接続用端子電極がグランド端子の場合には、放熱効果がより一層向上する。
【0044】
さらに、外部接続用グランド端子電極16は、通常、アース電位の金属ケース(金属製下側ケース8および金属製上側ケース4)に電気的に接続される。電気の良導体である金属は熱抵抗も一般に低い。従って、外部接続用グランド端子電極16に伝わった熱は、金属製ケースに伝わり、輻射(放射)、空気の対流、および金属ケースからアイソレータ1が実装されている回路基板80への伝導により、外部に放熱される。
【0045】
また、本第1実施形態では、終端抵抗Rを積層基板30内に印刷抵抗で形成しているので、アイソレータ1をより一層小型化することができ、かつ、終端抵抗Rと該終端抵抗Rの下方の積層基板30の底面に形成されている外部接続用グランド端子電極16との間の熱抵抗も最小にすることができる。
【0046】
また、アイソレータ1を回路基板80に実装するに際しては、外部接続用端子電極14〜16を回路基板80上に設けた電極パターンにはんだ付けするだけでなく、通常の表面実装で耐電力性良好な実装が実現できる。従って、金属製ケースを通信装置のシャーシにネジ止めする従来の構造と異なり、ネジ止めなどの煩雑な作業が不要となり、小型で低コストのアイソレータ1が得られる。
【0047】
さらに、図4に示すように、アイソレータ1を実装している回路基板80は、平面視で外部接続用グランド端子電極16の投影範囲もしくは外部接続用グランド端子電極16の底面を頂面とする斜面角度が45°の四角錐台の範囲内に、スルーホール83が配設されている。外部接続用グランド端子電極16に伝わった熱は、グランドパターン81を介してこのスルーホール83に伝導され、放熱される。この結果、放熱効果が一層向上する。なお、スルーホール83の代わりにビアホールを用いても同様の効果を得ることができる。
【0048】
また、図3および図4に示すように、積層基板30を平面視したとき、終端抵抗Rの投影範囲内に内部電極が配置されていない場合には、製造時に発生する終端抵抗Rの抵抗値のばらつきを低減できる。積層基板30を焼成する際、誘電体シートと内部電極との間に収縮率の差があり、かつ、誘電体シートの収縮率ならびに内部電極の収縮率にもそれぞればらつきがある。また、積層基板30の内部における内部電極配設位置にもばらつきがある。終端抵抗Rの投影範囲内に内部電極が配置されていると、それらが原因で積層基板30に歪が生じて終端抵抗Rの膜厚がばらつき、抵抗値がばらつくのである。抵抗値がばらつくと、終端抵抗Rをトリミングして抵抗値を所望の値に合わせる必要がある。トリミングする際にも、より多くの時間を要したり、調整できない値(抵抗値過大)が生じたりして不良品となる場合も生じる。従って、終端抵抗Rの投影範囲内には放熱機能を有する外部接続用グランド端子電極16のみを設け、それ以外の電極を設けないことは、安定かつ安価に終端抵抗Rを形成するとともに、良好な放熱性を実現するという二つの性能を両立させる点で効果がある。
【0049】
なお、積層基板30は種々変形され、例えば図8に示す積層基板であってもよい。積層基板30は、平面視で終端抵抗Rの投影範囲内もしくは終端抵抗Rを頂面とする斜面角度が45°の四角錐台の範囲内に、少なくとも一部が重なる柱状放熱用ビアホール90を設けたものである。柱状放熱用ビアホール90は、誘電体シート45,46のそれぞれに設けられた放熱用ビアホールを誘電体シート41〜46の積み重ね方向に連接して構成されている。柱状放熱用ビアホール90の上端は誘電体シート42〜44を間に挟んで終端抵抗Rに近接し、下端は積層基板30の底面に設けられているグランド端子電極16に電気的に接続されている。終端抵抗Rの下に、誘電体層を介して、柱状放熱用ビアホール90が配設されているので、この柱状放熱用ビアホール90が外部接続用グランド端子電極16への熱伝導を促進する。
【0050】
終端抵抗Rと放熱用ビアホール90の間に配設されている誘電体層の厚みは、50μm以上400μm以下であることが好ましい。なぜなら、50μmより薄いと、終端抵抗Rの抵抗値がばらつくからである。一般に、ビアホール内に充填された導体は誘電体と比較して焼成時の収縮率が低いので、焼成時に、放熱用ビアホール90が薄い誘電体層を介して終端抵抗Rを押して歪ませるのである。また、400μmを超えると、放熱用ビアホール90と終端抵抗Rが離れ過ぎて放熱用ビアホール90の効果がほとんど得られない。
【0051】
また、放熱性の点から、放熱用ビアホール90の横断面の面積は大きいほど好ましく、終端抵抗Rと略同一形状またはそれ以上であると放熱効果は大きい。さらに、放熱用ビアホール90内を充填する導電ペーストは、Ag,Cu,Ag−Pdなどの熱伝導率の良好な材料が好ましい。特に、電極P1〜P3等と同じ厚膜電極材料を用いた場合には、熱伝導率は純粋な金属の場合の70%程度となる。従って、一旦溶融した電極を積層基板30内に凝固させて固定する工法で作られた放熱用ビアホール90であれば、熱伝導(=放熱)上一層有利である。
【0052】
ところで、放熱用ビアホール90が接地されている場合、放熱用ビアホール90と終端抵抗Rの間には静電容量が発生する。この静電容量は終端抵抗Rに直列に接続するため、損失の大きな静電容量である。通常このような静電容量は、アイソレータ1の中心電極21(または22)と整合用コンデンサC1(またはC2)のようなタンク回路(並列共振回路)には好ましくないものである。なぜなら、共振回路のQを下げてしまうからである。しかし、本発明の場合、この損失の含まれる静電容量はアイソレータ1の終端ポートであるP3に接続されるため、致命的な問題とならない。のみならず、この部分で発生した静電容量分だけ、本来の静電容量を減少させることが可能となるため、終端ポートP3の整合用コンデンサC3を小型化でき、ひいてはアイソレータ1を小型化できることとなる。
【0053】
[第2実施形態、図9および図10]
第2実施形態のアイソレータは、図1に示した第1実施形態のアイソレータ1において、積層基板30の代わりに、図9に示した積層基板30Aを使用したものである。
【0054】
この積層基板30Aは、内部に整合用コンデンサC1〜C3を設け、底面に凸状の外部接続用端子電極14〜16を設け、上面にチップ部品の終端抵抗Rを搭載している。終端抵抗Rの両端はそれぞれ、積層基板30の上面に形成された電極パターン105a,105bに直接にはんだ付けされている。図10に示すように、ホット側電極パターン105aは積層基板30の内部に形成された信号用ビアホール18を介してコンデンサ電極73に接続されている。コールド側電極パターン105bは信号用ビアホール18を介してグランド電極74や外部接続用グランド端子電極16に接続されている。
【0055】
底面に設けられた外部接続用端子電極14〜16は、それぞれ信号用ビアホール18を介して整合用コンデンサC1〜C3や終端抵抗Rに電気的に接続されている。なお、積層基板30Aは前記第1実施形態の積層基板30と同様の製法により作製される。
【0056】
ここで、積層基板30Aを平面視したとき、終端抵抗Rの投影範囲内もしくは終端抵抗Rの底面を頂面とする斜面角度が45°の四角錐台の範囲内に、積層基板30Aと一体的に形成された外部接続用グランド端子電極16の少なくとも一部が重なっている。
【0057】
以上の構成からなるアイソレータ101は、前記第1実施形態のアイソレータ1と同様の作用効果を奏する。さらに、積層基板30Aと終端抵抗Rが別体であるため、抵抗値の異なる終端抵抗Rを複数種類用意しておくことにより、設計の変更に素早く対応することができる。また、製造時にフェライト20などの物理定数や中心電極21〜23の電気定数がロット単位で変動しても、抵抗値の異なる終端抵抗Rに変更することで、容易に補正することができる。
【0058】
[第3実施形態、図11]
図11に示すように、第3実施形態のアイソレータ101Aは、図10に示した第2実施形態のアイソレータ101において、チップ部品の終端抵抗Rの代わりに、印刷された終端抵抗Rを使用したものである。
【0059】
ここで、積層基板30Aを平面視したとき、ビアホール18(ただし、図11において、左側に表示されている三つのビアホール18a,18b,18c)は、終端抵抗Rの投影範囲内には重なっていないが、終端抵抗Rを頂面とする斜面角度が45°の四角錐台の範囲を含めて周囲に積層基板30Aの板厚Dの3倍以下の距離だけ延在した第1領域内に少なくとも一部が重なっている。つまり、積層基板30Aに設けられている全てのビアホールを、終端抵抗Rの投影範囲外に配置している。
【0060】
ビアホール18a〜18cは放熱用ビアホールとしても機能し、これにより、終端抵抗Rで発生した熱は放熱用ビアホール18a〜18cにも伝導される。従って、放熱効果はより一層向上する。
【0061】
以上の構成からなるアイソレータ101Aは、前記第2実施形態のアイソレータ101と同様の作用効果を奏する。さらに、終端抵抗Rの投影範囲内にビアホールが配置されていないので、製造時に発生する終端抵抗Rの抵抗値のばらつきを低減できる。誘電体シート材料とビアホール材料の組み合わせによっては、焼成時における収縮率の差が大きく、焼成後の積層基板30Aに凹凸歪みが生じる場合がある。終端抵抗Rの投影範囲内にビアホールが配置されていると、それが原因で終端抵抗Rの膜厚がばらつき、抵抗値がばらつくのである。終端抵抗Rは、通常、焼成した後にトリミングされ、所望の抵抗値に調整されるが、抵抗値のばらつきが大きいと調整しきれない場合がある。従って、終端抵抗Rの投影範囲内にビアホールを設けないことは、安定かつ安価に終端抵抗Rを形成するとともに、良好な放熱性を実現するという二つの性能を両立させる点で効果がある。
【0062】
[第4実施形態、図12]
図12に示すように、集中定数型アイソレータ110は、概略、金属製下側ケース118と金属製上側ケース114とからなる金属ケースと、永久磁石119と、樹脂部材115と、フェライト130と中心電極131〜133とからなる中心電極組立体123と、終端抵抗R及び整合用コンデンサC1〜C3を有し、外部接続用の入力端子電極144、出力端子電極およびグランド端子電極146が(出力端子電極は図示されていない)が突出している単板の誘電体基板140を備えている。
【0063】
誘電体基板140の上面には、終端抵抗Rとコンデンサ電極151〜153とグランド電極154がパターン印刷等の方法により形成されている。誘電体基板140の底面には、誘電体基板140と一体的に形成された端子電極144,146が突出している。誘電体基板140の底面からの端子電極144,146の突出量Tは、金属製下側ケース118の厚みt(本第4実施形態では0.13mm)より僅かに小さくして0.12mmとしている。これは、本第4実施形態では誘電体基板140の厚みが0.20mmと薄く、実装時に誘電体基板140に過度の力がかかると破損するおそれがあるため、はんだ付け性を損なわない範囲で、金属ケースより端子電極144,146が僅かに窪むように設計したからである。誘電体基板140が十分な強度を有する場合は、逆に、端子電極144,146の突出量Tを0.15mm程度にしてもよい。
【0064】
コンデンサ電極151,152はそれぞれ誘電体基板140に設けたスルーホール160を介して入力端子電極144および出力端子電極に電気的に接続されている。グランド電極154もスルーホール160を介してグランド端子電極146に電気的に接続されている。コンデンサ電極151,152,153はそれぞれ誘電体基板140を間に挟んで、アース電位の金属製下側ケース118に対向して整合用コンデンサC1,C2,C3を構成する。また、中心電極131,132,133のポート部P1,P2,P3はそれぞれ、コンデンサ電極151,152,153にはんだ付けされる。
【0065】
ここに、誘電体基板140を平面視したとき、終端抵抗Rの投影範囲内もしくは終端抵抗Rを頂面とする斜面角度が45°の四角錐台の範囲内に、誘電体基板140と一体的に形成された外部接続用グランド端子電極146の少なくとも一部が重なっている。
【0066】
以上の構成からなるアイソレータ110は、前記第1実施形態のアイソレータ1と同様の作用効果を奏する。
【0067】
[第5実施形態、図13]
第5実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【0068】
図13は携帯電話220のRF部分の電気回路ブロック図である。図13において、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側電力増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側電力増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。
【0069】
ここに、非可逆回路素子240は、送信側アイソレータ231として、前記第1実施形態〜第4実施形態の集中定数型アイソレータ1,101,101A,110を用いるとともに、基板30,30A,140に送信側電力増幅器232を搭載した複合タイプのものである。この非可逆回路素子240を実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話220を実現することができる。
【0070】
より詳細に説明すると、送信側アイソレータ231はデュプレクサ223を経由してアンテナ素子222に接続されている。従って、アンテナ素子222からの反射電力が送信側アイソレータ231の出力端子電極に戻り、アイソレータ231の終端抵抗Rに吸収されて熱となることによって、反射電力が送信側電力増幅器232に戻ることが防止される。
【0071】
ところで、終端抵抗Rが発熱しても、本発明のように、終端抵抗Rと非可逆回路素子240の外部の放熱器(この場合、非可逆回路素子240を実装している回路基板)の間が低熱抵抗で結合されていると、終端抵抗Rの温度はより低く保たれる。その結果、終端抵抗Rに隣接するアイソレータ231のその他の内部素子である中心電極組立体13や永久磁石9や整合用コンデンサC1〜C3の温度も低く保たれる。
【0072】
一般に、アイソレータは高温になると、その挿入損失が大きくなる。そのため、アイソレータの内部温度が低く保たれると、アイソレータの挿入損失の、温度上昇による悪化は小さくなる。逆に、アイソレータの内部温度が高くなると挿入損失が増加するが、増加した挿入損失で発生した損失は更なる温度上昇の熱源となり、一層の挿入損失劣化が発生する悪循環におちいる。すなわち、本発明を適用することで、使用時のアイソレータの性能、特に挿入損失特性を著しく改善することができる。
【0073】
なお、アイソレータが高温になると、その挿入損失が大きくなる要因は主として以下の四つである。(i)高温下ではフェライトの磁気損失指標であるΔHが大きく(悪く)なる。(ii)中心電極の電気抵抗が大きくなるとともに、永久磁石の高周波絶縁度が下がる(多くのアイソレータにおいて、高周波磁界のいくらかが、フェライトや永久磁石の内部を通る設計になっており、高周波絶縁度が下がると永久磁石内に渦電流が流れ、損失増加の要因となる)。(iii)整合用コンデンサの誘電体の損失指標であるtanδが大きく(悪く)なる。(iv)整合用コンデンサの電極部分の電気抵抗が大きくなる。
【0074】
そして、電力増幅器などの発熱性電子部品とアイソレータを複合する場合においては、それぞれの部品の占有面積が低減される傾向にあるため、外部接続用端子電極を用いて効率良く放熱する本発明は最適である。特に、送信側電力増幅器232との複合時においては、基板30,30A,140自体の温度が上がると、FETを用いた電力増幅器232では出力が低下したり、バイポーラ・トランジスタを用いた電力増幅器232では増幅素子が熱暴走で破壊したりする原因となる。そこで、基板30,30A,140の温度を上げないで、熱抵抗少なく外部に放熱する本発明は極めて好都合である。
【0075】
[他の実施形態]
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、誘電体基板は前記実施形態のように積層基板(多層基板)でもよいし、両面基板でもよい。
【0076】
また、誘電体基板を平面視したとき、終端抵抗の投影範囲もしくは終端抵抗を頂面とする斜面角度が45°の四角錐台の範囲(すなわち第2領域)を含めて周囲に誘電体基板の最も厚い部分の厚みの3倍以下の距離だけ延在した第1領域内に外部接続用端子電極の一部が配設されているものであってもよい。このように、外部接続用端子電極の配設位置を第2領域より広範囲の第1領域に拡げても、前記実施形態と同様の作用効果が得られる。
【0077】
拡大寸法を「誘電体基板の最も厚い部分の厚みの3倍以下の距離」に設定した理由は、誘電体基板は厚み方向に薄いので、基板面方向への熱抵抗が大きく、これ以上終端抵抗から外部接続用端子電極が離れると、外部接続用端子電極による放熱効果が急速に悪くなるからである。非可逆回路素子を実装している回路基板に設けられた放熱作用を有するスルーホールやビアホールも同様である。
【0078】
また、前記第1領域もしくは第2領域に配設される外部接続用端子電極は、グランド端子電極の他に、入力端子電極や出力端子電極などであってもよい。
【0079】
また、誘電体基板の内部に形成されるコンデンサは、整合用コンデンサに限るものではなく、低域通過フィルタやトラップ回路などを構成するためのコンデンサであってもよい。また、本発明に係る非可逆回路素子は、アイソレータ以外に、サーキュレータやカップラー内蔵の非可逆回路素子などであってもよい。
【0080】
また、突起状の外部接続用端子電極の形成方法としては、誘電体基板の表面に薄膜形成法で形成された外部接続用端子電極の上に、Ag,Ag−Pd,Cuなどの導電ペーストを塗布後、焼付けることによって突起状の厚膜電極を形成する方法もある。
【0081】
また、前記実施形態の非可逆回路素子は誘電体基板を金属ケースで囲んだ構造のものであるが、必ずしもこの構造に限るものではなく、誘電体基板を金属ケースの外に配設した構造のものであってもよい。
【0082】
【発明の効果】
以上の説明で明らかなように、本発明によれば非可逆回路素子に入った反射電力を終端抵抗が吸収することによって終端抵抗が発熱しても、その熱は放熱用ビアホールによって効率良く伝導し、空気の対流、および非可逆回路素子が実装されている回路基板への伝導により、外部に放熱される。この結果、小型化や低コスト化に適し、かつ、終端抵抗で発生した熱を効率良く外部に放熱することができる非可逆回路素子、非可逆回路素子の実装構造および通信装置を得ることができる。また、放熱用ビアホールは終端抵抗の投影範囲外に配置されているため、誘電体基板の終端抵抗搭載部分に凹凸歪みが生じることが防止され、抵抗値がばらついたりすることを解消できる。
【図面の簡単な説明】
【図1】 非可逆回路素子の第1実施形態を示す分解斜視図。
【図2】 図1に示した積層基板の分解斜視図。
【図3】 図1に示した積層基板の平面図。
【図4】 図1に示した非可逆回路素子を回路基板に実装した状態を示す垂直断面図。
【図5】 図1に示した非可逆回路素子の外観斜視図。
【図6】 図1に示した非可逆回路素子の電気等価回路図。
【図7】 終端抵抗と外部接続用グランド端子電極間距離を種々変えて、終端抵抗Rの表面温度を測定した結果を示すグラフ。
【図8】 図1に示した積層基板の変形例を示す垂直断面図。
【図9】 非可逆回路素子の第2実施形態に使用される積層基板を示す外観斜視図。
【図10】 非可逆回路素子の第2実施形態を示す垂直断面図。
【図11】 本発明に係る非可逆回路素子の第3実施形態を示す垂直断面図。
【図12】 非可逆回路素子の第4実施形態を示す分解斜視図。
【図13】 本発明に係る通信装置の一実施形態を示す電気回路ブロック図。

Claims (8)

  1. 永久磁石と、
    前記永久磁石により直流磁界が印加されるフェライトと、前記フェライトの表面もしくは内部に電気的絶縁状態で交差して配置されている複数の中心電極とからなる中心電極組立体と、
    前記中心電極組立体の中心電極の端部と電気的に接続される整合用コンデンサおよび終端抵抗を設けるとともに、外部接続用端子電極を底面に設けた多層の誘電体基板と、
    前記永久磁石と前記中心電極組立体を囲む金属ケースとを備え、
    前記誘電体基板を平面視したとき、前記終端抵抗の45°錐範囲を含めて周囲に前記誘電体基板の最も厚い部分の厚みの3倍以下の距離だけ延在した第1領域内に少なくとも一部が重なる放熱用ビアホールを有するとともに、前記誘電体基板に設けられている放熱用ビアホールを含む全てのビアホールが前記終端抵抗の投影範囲外に配置されていること
    を特徴とする非可逆回路素子。
  2. 前記終端抵抗が、前記誘電体基板の表面もしくは内部に形成された印刷抵抗であることを特徴とする請求項1に記載の非可逆回路素子。
  3. 前記終端抵抗が、前記誘電体基板の表面に搭載されたチップ抵抗であることを特徴とする請求項1に記載の非可逆回路素子。
  4. 前記放熱用ビアホールの材料が銀、銅、銀合金、銅合金およびこれら金属とフリットからなる厚膜ペースト材料のいずれか一つであることを特徴とする請求項に記載の非可逆回路素子。
  5. 前記誘電体基板上に発熱性電子部品が搭載されていることを特徴とする請求項1又は請求項2に記載の非可逆回路素子。
  6. 前記発熱性電子部品が高周波電力増幅器であることを特徴とする請求項に記載の非可逆回路素子。
  7. 請求項1〜請求項のいずれかに記載の非可逆回路素子と、前記非可逆回路素子を実装するための回路基板とを備え、
    前記回路基板を平面視したとき、前記第1領域内に少なくとも一部が重なっている外部接続用端子電極の投影範囲もしくは45°錐範囲を含めて周囲に前記回路基板の最も厚い部分の厚みの3倍以下の距離だけ延在した回路基板の第3領域内にビアホールもしくはスルーホールの少なくとも一部が重なっていること、
    を特徴とする非可逆回路素子の実装構造。
  8. 請求項1〜請求項のいずれかに記載の非可逆回路素子、または、請求項に記載の非可逆回路素子の実装構造の少なくともいずれか一つを備えたことを特徴とする通信装置。
JP2003027659A 2003-02-04 2003-02-04 非可逆回路素子、非可逆回路素子の実装構造および通信装置 Expired - Fee Related JP4003650B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003027659A JP4003650B2 (ja) 2003-02-04 2003-02-04 非可逆回路素子、非可逆回路素子の実装構造および通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003027659A JP4003650B2 (ja) 2003-02-04 2003-02-04 非可逆回路素子、非可逆回路素子の実装構造および通信装置

Publications (2)

Publication Number Publication Date
JP2004241944A JP2004241944A (ja) 2004-08-26
JP4003650B2 true JP4003650B2 (ja) 2007-11-07

Family

ID=32955324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003027659A Expired - Fee Related JP4003650B2 (ja) 2003-02-04 2003-02-04 非可逆回路素子、非可逆回路素子の実装構造および通信装置

Country Status (1)

Country Link
JP (1) JP4003650B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102220B2 (en) 2008-12-19 2012-01-24 Murata Manufacturing Co., Ltd. Non-reciprocal circuit device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5083113B2 (ja) * 2008-08-12 2012-11-28 株式会社村田製作所 非可逆回路素子
JP5614315B2 (ja) * 2010-02-15 2014-10-29 株式会社村田製作所 Esd保護装置
CN115124351B (zh) * 2022-07-18 2023-10-20 合肥圣达电子科技实业有限公司 氮化铝多层用高温阻焊浆料及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102220B2 (en) 2008-12-19 2012-01-24 Murata Manufacturing Co., Ltd. Non-reciprocal circuit device

Also Published As

Publication number Publication date
JP2004241944A (ja) 2004-08-26

Similar Documents

Publication Publication Date Title
JP4345709B2 (ja) 非可逆回路素子、その製造方法及び通信装置
WO2007049789A1 (ja) 非可逆回路素子
US6992540B2 (en) Two-port isolator and communication device
EP3098842B1 (en) Package for an electronic element
JP4239916B2 (ja) 2ポート型アイソレータ及び通信装置
JP4003650B2 (ja) 非可逆回路素子、非可逆回路素子の実装構造および通信装置
US6900704B2 (en) Two-port isolator and communication device
JP4947289B2 (ja) 非可逆回路素子
JP3858852B2 (ja) 2ポート型アイソレータおよび通信装置
JP2004088743A (ja) 2ポート型アイソレータおよび通信装置
EP1309031B1 (en) Nonreciprocal circuit device and communication apparatus
JP3705253B2 (ja) 3ポート型非可逆回路素子および通信装置
JP3852373B2 (ja) 2ポート型非可逆回路素子および通信装置
JP2004023770A (ja) 非可逆回路素子および通信装置
JP3997520B2 (ja) 非可逆回路素子
JP3829806B2 (ja) 積層基板、積層基板の製造方法、非可逆回路素子および通信装置
US6888432B2 (en) Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device
JP2004350164A (ja) 非可逆回路素子、非可逆回路素子の製造方法および通信装置
JP2005328396A (ja) 電子部品の製造方法及び非可逆回路素子の製造方法
JP4103755B2 (ja) 積層基板、非可逆回路素子及び通信装置
JP4293118B2 (ja) 非可逆回路素子および通信装置
JP3948391B2 (ja) 非可逆回路素子、その製造方法及び通信装置
JP4012988B2 (ja) 非可逆回路素子及び通信装置
JP3979355B2 (ja) 積層基板、積層基板の製造方法、非可逆回路素子及び通信装置
JP4631754B2 (ja) 非可逆回路素子及び通信装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070813

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees