JP4345709B2 - 非可逆回路素子、その製造方法及び通信装置 - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子、その製造方法及び該素子を備えた通信装置に関する。

従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

従来、非可逆回路素子として、特許文献１には、中心電極として銅線を巻き回したフェライトを回路基板上に永久磁石の間に配置した構成が開示されている。しかし、導線を巻き回して中心電極を形成する構成では、素子の小型化に伴って巻き回し作業が困難になり、巻き位置のばらつきを原因とする電気特性のばらつきが大きくなり、製造上の歩留まりが悪化し、コスト高になるという問題点を生じていた。また、素子の小型化はフェライトを薄肉化することにもなり、フェライトが反ったり割れたりする問題点も生じていた。
特開２００２−１９８７０７号公報

そこで、本発明の目的は、フェライトに反りや割れを生じることなく小型化に対応することができ、製造が容易で良好な性能を備えた非可逆回路素子、その製造方法及び該素子を備えた通信装置を提供することにある。

前記目的を達成するため、本発明に係る非可逆回路素子は、一対の対向する主面を有するフェライトと、複数の中心電極と、前記フェライトの主面に対向する主面を有する一対の永久磁石と、回路基板と、を備えた非可逆回路素子において、複数の中心電極は永久磁石の主面に互いに絶縁されて交差した状態で導体膜によって形成され、かつ、フェライトの主面に直交する端面に形成した中継用電極を介して電気的に接続されており、フェライト及び永久磁石はともに回路基板上にそれぞれの主面が該回路基板の表面と直交する方向に配置されていること、を特徴とする。

本発明に係る非可逆回路素子においては、中心電極を永久磁石の主面に導体膜によって形成し、該永久磁石の主面でフェライトの主面を挟み込むように組み立てているため、金属線を巻き回して形成する従来の素子に比べて製造が容易であるとともに小型化及び位置精度が高く、電気特性のばらつきが小さいなど性能の良好な非可逆回路素子を得ることができる。

また、それぞれの主面に形成した中心電極をフェライトの端面に形成した中継用電極にて電気的に接続しているため、中心電極が長くなり、フェライトや永久磁石のサイズが小さくて済む。しかも、フェライトの主面の中心に中心電極を配置することができ、インダクタンス値及びＱ値が充分に高い中心電極となり、結果的に、小型、広帯域、低損失な非可逆回路素子を実現できる。

特に、中心電極はフェライトの主面に導体膜で形成することも可能であるが、素子の小型化に対応するため、あるいは、挿入損失を低く抑えるためにフェライトを薄くすると、導体膜の焼付け時に生じる応力でフェライトが反ったり割れたりするおそれがある。これに対して、本発明に係る非可逆回路素子では、永久磁石に中心電極を形成しているためにフェライトに反り、割れなどが生じるおそれがなく、中心電極の位置精度の向上と相まって製造上の歩留まりが向上する。また、フェライトを薄くできるので、対向する永久磁石の主面間距離が小さくなり、フェライトに対するバイアス磁界が均一に印加され、反磁界係数も均一なものとなる。

また、フェライト及び永久磁石はともに回路基板上にそれぞれの主面が該回路基板の表面と直交する方向に配置されているため、大きな磁界を得るために永久磁石を厚くしても該厚みに拘わらず永久磁石の背が高くなることはなく、素子の低背化を達成することができる。

本発明に係る非可逆回路素子において、永久磁石の端面に中心電極と電気的に接続した接続用電極を形成し、該接続用電極を回路基板の表面に形成した端子電極と電気的に接続してもよい。比較的厚みの大きな永久磁石の端面に接続用電極が形成されるため、回路基板上の端子電極との接続信頼性が安定する。

また、フェライトの主面は永久磁石の主面よりも面積が小さいことが好ましい。永久磁石からフェライトに対して磁界が効率よく略均一に印加されることになり、挿入損失などの特性が向上する。

フェライトに関しては、主面の高さをＬ、厚さをＴとしたとき、Ｌ／Ｔ（アスペクト比）が２．５〜１００であることが好ましい。Ｌ／Ｔが２．５以上で挿入損失を０．５ｄＢ以下とすることができる。厚みＴを小さくしていけば電気特性は向上するが機械的強度が低下するため、１００以下であることを限度とする。

また、本発明に係る非可逆回路素子において、中心電極は、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続された第１中心電極と、該第１中心電極と電気的絶縁状態で交差して一端が第２入出力ポートに電気的に接続され、他端が接地用第３ポートに電気的に接続された第２中心電極とから構成されていることが好ましい。これにて、小型の集中定数型アイソレータを得ることができる。回路基板には整合用回路素子が内蔵されていてもよく、これにて非可逆回路素子をより小型化できる。

また、本発明に係る通信装置は前記非可逆回路素子を備えたものであり、好ましい電気特性が得られ、装置の小型化、低背化が達成される。

本発明に係る非可逆回路素子の製造方法は、一対の対向する主面を有するフェライトと、複数の中心電極と、前記フェライトの主面に対向する主面を有する一対の永久磁石と、回路基板と、を備えた非可逆回路素子の製造方法において、マザー磁石基板に複数の中心電極を互いに絶縁されて交差した状態で導体膜によって形成する工程と、一対の対向する主面に直交する端面に中継用電極を形成したフェライトを用意する工程と、フェライトの主面をマザー磁石基板で挟み込み、中心電極を中継用電極にて電気的に接続して一体化する工程と、一体化された前記マザー磁石基板を所定のサイズに切断してフェライト・磁石組立体を得る工程と、このフェライト・磁石組立体を前記回路基板上にそれぞれの主面が該回路基板の表面と直交する方向に配置する工程と、を備えたことを特徴とする。

本発明に係る製造方法にあっては、フェライト・磁石組立体の磁石の主面に直交する端面に中心電極と電気的に接続した接続用電極を形成する工程を備えていてもよい。あるいは、フェライトとマザー磁石基板とを中心電極の焼付けにより一体化することが好ましい。これにて、はんだなどの別体の接続部材を介するよりも低損失に一体化することができ、通常のはんだ付け温度で溶融しないので信頼性が高くなる。また、はんだなどの接続部材が介在しないため、フェライトと永久磁石とが良好に密着し、直流磁気回路のギャップが小さくなり、永久磁石を小型化できる。

本発明によれば、中心電極の形成工程が簡略化されるとともにその位置精度が高くなり、フェライトに反りや割れが生じるおそれが排除され、製造上の歩留まりが向上するとともに素子の性能が向上する。また、フェライト・磁石組立体が小型化、低背化し、小型、広帯域、低損失な非可逆回路素子を得ることができる。

以下、本発明に係る非可逆回路素子、その製造法及び通信装置の実施例について添付図面を参照して説明する。

（２ポート型アイソレータ、図１〜図３参照）
図１は、本発明に係る非可逆回路素子の一実施例である２ポート型アイソレータ１の分解斜視図である。この２ポート型アイソレータ１は、集中定数型アイソレータであり、概略、金属製ヨーク１０と、キャップ１５と、回路基板２０と、フェライト・磁石組立体３１とで構成されている。フェライト・磁石組立体３１は、以下に詳述するように、フェライト３２、中心電極３５，３６及び永久磁石４１，４２を含んでいる。

ヨーク１０は、軟鉄などの強磁性体材料からなり、銀めっきが施され、回路基板２０上でフェライト・磁石組立体３１を囲む枠体形状とされている。キャップ１５は、絶縁体（例えば、樹脂、セラミック）からなり、フェライト・磁石組立体３１の上面に接着されている。なお、このキャップ１５は金属板あるいは絶縁体上に金属板を貼り合わせたものであってもよい。

フェライト・磁石組立体３１は、図２に示すように、直方体形状をなす永久磁石４１，４２の対向する主面４１ａ，４２ａに互いに電気的に絶縁された第１中心電極３５及び第２中心電極３６を形成し、該主面４１ａ、４２ａ間にフェライト３２を挟み込んだものである。フェライト３２は、互いに平行な第１主面３２ａ，３２ａを有する直方体形状をなし、上端面３２ｂ及び下端面３２ｃには中心電極３５，３６をそれぞれ電気的に接続するための中継用電極３５ｅ，３６ｂ，３６ｄ，３６ｆが形成されている。なお、図２（Ａ）はフェライト・磁石組立体３１を分解した状態を示し、図２（Ｂ）はフェライト・磁石組立体３１を一体化した状態を示している。

また、永久磁石４１，４２はフェライト３２の主面３２ａ，３２ａに対して磁界を該主面３２ａ，３２ａに略垂直方向に印加するように、中心電極３５，３６を焼き付けることによって接合されている。フェライト・磁石組立体３１の等価回路は図３に示すとおりであり、第１中心電極３５（インダクタＬ１）と第２中心電極３６（インダクタＬ２）とがフェライト３２を介して高周波的に結合されている。なお、このフェライト・磁石組立体３１の製作工程は後に詳述する。

図２に示すように、第１中心電極３５は、その一端３５ａが永久磁石４１の主面４１ａの右下から立ち上がって２本に分岐して主面４１ａの左方に延在されている。また、他端３５ｃが永久磁石４２の主面４２ａの右下から立ち上がって２本に分岐して主面４２ａの左方に延在されている。そして、主面４１ａ側の端部３５ｂと主面４２ａ側の端部３５ｄとがフェライト３２の上端面３２ｂに形成された中継用電極３５ｅによって電気的に接続されている。

第２中心電極３６は、まず、０．５ターン目３６ａが永久磁石４２の主面４２ａにおいて下辺から傾斜して第１中心電極３５と交差した状態で形成され、フェライト３２の上端面３２ｂに形成された中継用電極３６ｂを介して永久磁石４１の主面４１ａに回り込み、この１ターン目３６ｃが主面４１ａにおいて傾斜して第１中心電極３５と交差した状態で形成されている。１ターン目３６ｃの下端部はフェライト３２の下端面３２ｃに形成された中継用電極３６ｄを介して永久磁石４２の主面４２ａに回り込み、この１．５ターン目３６ｅが主面４２ａにおいて０．５ターン目３６ａと平行に第１中心電極３５と交差した状態で形成され、フェライト３２の上端面３２ｂに形成された中継用電極３６ｆを介して永久磁石４１の主面４１ａに回り込んでいる。この２ターン目３６ｇも主面４１ａにおいて１ターン目３６ｃと平行に第１中心電極３５と交差した状態で形成されている。

即ち、第２中心電極３６はフェライト３２に螺旋状に２ターン巻回されていることにな
る。ここで、ターン数とは、第２中心電極３６がフェライト３２の主面３２ａをそれぞれ１回横断した状態を０．５ターンとして計算している。そして、中心電極３５，３６の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。また、中心電極３５，３６は図示しない絶縁膜によって電気的に絶縁されている。

また、第１中心電極３５の一端３５ａは永久磁石４１の下端面４１ｂに形成した接続用電極３７ａと電気的に接続されており、他端３５ｃは永久磁石４２の下端面４２ｂに形成した接続用電極３７ｂと電気的に接続されている。第２中心電極３６の１ターン目３６ａは永久磁石４２の下端面４２ｂに形成した接続用電極３７ｃと電気的に接続されており、２ターン目３６ｇは永久磁石４１の下端面４１ｂに形成した接続用電極３７ｄと電気的に接続されている。

なお、図２において、永久磁石４１，４２の下端面４１ｂ，４２ｂに形成された電極で符号が付されていないものはダミー電極である。

ところで、中心電極３５，３６は、永久磁石４１，４２の主面４１ａ，４２ａに銀、銅、金やその合金からなる電極膜材料、金や銀などの導体粉とエポキシ樹脂などからなる導体複合材料（ペースト又は接着剤）などの電極膜材料にて、印刷や転写により薄膜として形成される。あるいは、これらの電極膜材料と感光物質とを混合してフォトリソグラフ、エッチングなどの加工技術を用いて、所定の形状に形成してもよい。

中心電極３５，３６の導体膜と絶縁体膜は必要に応じて、それぞれ１層以上設け、場合によっては絶縁体膜に形成した孔（ビアホール）を経由して異なる層の導体膜どうしを接続してもよい。

中継用電極３５ｅ，３６ｂ，３６ｄ，３６ｆや接続用電極３７ａ，３７ｂ，３７ｃ，３７ｄ及びダミー電極は、銀、銅、金やその合金からなる電極膜材料、金や銀などの導体粉とエポキシ樹脂などからなる導体複合材料（ペースト又は接着剤）などの電極膜材料にて、印刷や転写により厚膜として形成される。あるいは、これらの電極膜材料と感光物質とを混合してフォトリソグラフ、エッチングなどの加工技術を用いて、所定の形状に形成してもよい。

回路基板２０は、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図４〜図６に示すように、整合用コンデンサＣ１，Ｃ２，Ｃｓ１，Ｃｓ２，Ｃｐ１，Ｃｐ２、終端抵抗Ｒが内蔵されている。また、上面には端子電極２５ａ〜２５ｅが、下面には外部接続用端子電極２６，２７，２８（図６参照）がそれぞれ形成されている。

回路基板２０を構成する誘電体シートは、厚膜導体電極との同時焼成が可能なガラスとアルミナなどのセラミックを主成分として製作されている。外部接続用端子電極２６，２７，２８は、はんだ喰われ防止のためにニッケルめっきを施し、さらに、酸化防止とはんだ濡れ性改善のために、金フラッシュめっきが施されている。

なお、回路基板２０としては、ガラスエポキシ樹脂やガラスＢＴレジンなどの樹脂系の材料を使用してもよく、樹脂系の材料にセラミックなどの誘電体粉末を添加したものを使用してもよい。その表面に形成した電極には銅箔などを用いてもよい。

（回路構成、図４〜図６参照）
これらの整合用回路素子と前記第１及び第２中心電極３５，３６との接続関係を図４及び図５の等価回路を参照して説明する。なお、図４の等価回路は本発明に係る非可逆回路素子（２ポート型アイソレータ１）における基本的な第１回路例を示す。図５の等価回路は第２回路例を示し、図６にそのブロック図を示す。以下に、第２回路例について図６を参照してその具体的な構成を説明する。

即ち、回路基板２０の下面に形成された外部接続用端子電極２６が入力ポートＰ１として機能し、この電極２６は整合用コンデンサＣｓ１を介して整合用コンデンサＣ１と終端抵抗Ｒとの接続点２１ａに接続されている。また、この接続点２１ａは回路基板２０の上面に形成された端子電極２５ａ及び前記接続用電極３７ａを介して第１中心電極３５の一端３５ａに接続されている。

第１中心電極３５の他端３５ｃは前記接続用電極３７ｂ及び回路基板２０の上面に形成された端子電極２５ｂを介して終端抵抗Ｒ及びコンデンサＣ１，Ｃ２に接続されている。

一方、回路基板２０の下面に形成された外部接続用端子電極２７が出力ポートＰ２として機能し、この電極２７は整合用コンデンサＣｓ２を介してコンデンサＣ２，Ｃ１の接続点２１ｂに接続されている。

第２中心電極３６の０．５ターン目３６ａは前記接続用電極３７ｃ及び回路基板２０の上面に形成された端子電極２５ｃを介して前記接続点２１ｂに接続されている。第２中心電極３６の２ターン目３６ｇは前記接続用電極３７ｄ及び回路基板２０の上面に形成された端子電極２５ｄを介してコンデンサＣ２及び回路基板２０の下面に形成された外部接続用端子電極２８と接続されている。この外部接続用端子電極２８は接地ポートＰ３として機能するものである。また、外部接続用端子電極２８は、回路基板２０の上面に形成された端子電極２５ｅを介して前記ヨーク１０にも接続されている。なお、回路基板２０上で符号が付されていない電極はダミー電極である。

また、入力ポートＰ１とコンデンサＣｓ１の接続点には接地されたインピーダンス調整用のコンデンサＣｐ１が接続されている。同様に、出力ポートＰ２とコンデンサＣｓ２との接続点にも接地されたインピーダンス調整用のコンデンサＣｐ２が接続されている。

回路基板２０とヨーク１０とは端子電極２５ｅを介してはんだ付けされて一体化され、フェライト・磁石組立体３１は永久磁石４１，４２の下端面４１ｂ，４２ｂの接続用電極３７ａ〜３７ｄ及びダミー電極が回路基板２０上の端子電極２５ａ〜２５ｅ及びダミー電極とはんだ付けされて一体化される。

以上の構成からなる２ポート型アイソレータ１において、第１及び第２中心電極３５，３６を永久磁石４１，４２の主面４１ａ，４２ａに導体膜によって形成し、該主面４１ａ，４２ａでフェライト３２の主面３２ａ，３２ａを挟み込むように組み立てているため、製造が容易であるとともに小型化及び中心電極３５，３６の位置精度が高く、電気特性のばらつきが小さいなど性能の良好な非可逆回路素子を得ることができる。

さらに、同形状の一対の永久磁石４１，４２を対面させて中心電極３５，３６を介在させてフェライト３２を挟み込み、かつ、フェライト３２の主面３２ａは永久磁石４１，４２の主面４１ａ，４２ａよりもその面積が小さいため、永久磁石４１，４２は平行度の良好な直流磁束を発生して均一な磁界がフェライト３２に印加され、インダクタンス値及びＱ値が充分に高い中心電極３５，３６となり、アイソレータ１の挿入損失などの電気特性が向上する。

また、永久磁石４１，４２の主面４１ａ，４２ａに形成した中心電極３５，３６をフェライト３２の端面３２ｂ，３２ｃに形成した中継用電極３５ｅ，３６ｂ，３６ｄ，３６ｆにて電気的に接続しているため、中心電極３５，３６が長くなり、フェライト３２や永久磁石４１，４２のサイズが小さくて済む。

また、フェライト３２は回路基板２０上に主面３２ａが略垂直方向に配置され、かつ、永久磁石４１，４２はフェライト３２の主面３２ａに対して磁界を略垂直方向に印加するように回路基板２０上に配置されているため、換言すれば、フェライト３２と永久磁石４１，４２は回路基板２０上に垂直方向に縦置き配置されているため、大きな磁界を得るために永久磁石４１，４２を厚くしても該厚みに拘わらず背が高くなることはなく、小型化、低背化が達成される。

ところで、中心電極３５，３６はフェライト３２の主面３２ａ，３２ａに導体膜で形成することも可能であるが、挿入損失を低く抑えるためにフェライト３２を薄くすると、導体膜の焼付け時に生じる応力でフェライト３２が反ったり割れたりするおそれがある。これに対して、本実施例であるアイソレータ１では、比較的厚みのある永久磁石４１，４２に中心電極３５，３６を形成しているために、フェライト３２を薄くしても反り、割れなどが生じるおそれがなく、中心電極３５，３６の位置精度の向上と相まって製造上の歩留まりが向上する。また、フェライト３２を薄くできるので、対向する永久磁石４１，４２の主面４１ａ，４２ａの間隔が小さくなり、フェライト３２に対するバイアス磁界が均一に印加され、反磁界係数も均一なものとなる。

なお、中継用電極３５ｅ，３６ｂ，３６ｄ，３６ｆは、図７を参照して以下に説明するように、フェライト３２を１単位のサイズに切断した後にその端面３２ｂ，３２ｃに形成するため、フェライト３２に割れなどが発生することはない。

また、比較的厚みのある永久磁石４１，４２の下端面４１ｂ，４２ｂに回路基板２０上の端子電極２５ａ〜２５ｄとの接続用電極３７ａ〜３７ｄを形成したため、これらの接続信頼性が向上する。

さらに、第２回路例（図５及び図６参照）に示したように、第１中心電極３５とコンデンサＣ１との接続点２１ａと入力ポートＰ１との間、及び、中心電極３５，３６の接続点２１ｂと出力ポートＰ２との間にいま一つの整合用コンデンサＣｓ１，Ｃｓ２を挿入したため、中心電極３５，３６のインダクタンスを大きく設定して広帯域での電気特性を向上させた際でもアイソレータに接続される機器とのインピーダンス（５０Ω）を合わせることが可能である。なお、この効果は整合用コンデンサＣｓ１又はＣｓ２のいずれか一方を挿入するだけでも達成することができる。

さらに、第２中心電極３６とコンデンサＣ２との接続点と接地ポートＰ３との間に整合用インダクタを挿入すれば、２倍波又は３倍波など所望の高周波を抑制することができる。また、入力ポートＰ１と接地との間、出力ポートＰ２と接地との間に、インダクタとコンデンサとからなるＬＣ直列回路を挿入してもよい。このようなＬＣ直列回路を設けることによっても、２倍波又は３倍波など所望の高周波を抑制することができる。

本実施例において、回路基板２０は多層誘電体基板である。これにて、内部にコンデンサやインダクタなどの回路網を内蔵することができ、アイソレータの小型化、薄型化が達成でき、回路素子間の接続が基板内で行われるために信頼性の向上が期待できる。勿論、回路基板２０は必ずしも多層である必要はなく、単層であってもよく、整合用コンデンサなどをチップタイプとして外付けしてもよい。

また、回路基板２０の下面には、通信機器のプリント基板に本アイソレータ１を実装するための外部接続用端子電極２６，２７，２８が設けられている。これにて、電気接合箇所が減少するため、低損失で高信頼性を得ることができる。加えて、別の端子部品を設ける必要がなく、一層の低価格化が可能となり、回路基板２０の下面位置が端子面になるので低背化できる。

（永久磁石の材質）
ところで、永久磁石４１，４２の材質としてはフェライトマグネットが最も適している。フェライトマグネットは焼成温度が１２００〜１３００℃程度であるので、銀厚膜電極や厚膜絶縁体の焼成温度である８００℃前後では変質のおそれがないからである。また、高周波フェライト３２の周囲に配置されるので、高周波磁界がフェライトマグネットの内部に分布するが、フェライトマグネットは絶縁体であるため、この分布を妨げることがなく、アイソレータの高性能化に有利である。

特に、ストロンチウム系フェライトマグネットは、残留磁束密度、保持力といった磁気特性に優れ、高周波帯における絶縁性（低損失性）にも優れているため、最適である。ランタン・コバルト系フェライトマグネットは残留磁束密度、保持力といった磁気特性に非常に優れているので、小型化に最も適し、高周波帯における絶縁性でも使用可能である。

（フェライト・磁石組立体の製作方法、図７〜図９参照）
次に、前記フェライト・磁石組立体３１の製作方法について図７を参照して説明する。まず、予め焼成された広面積のマザー磁石基板４１’，４２’の主面４１ａ’，４２ａ’に、中心電極３５，３６を導体膜によって１単位ずつ所定の間隔で形成する。

一方、予め焼成されて１単位のサイズに切断されたフェライト３２には、その端面３２ｂ，３２ｃに中継用電極３５ｅ，３６ｂ，３６ｄ，３６ｆを形成し、該フェライト３２の主面３２ａ，３２ａをマザー磁石基板４１’，４２’で挟み込み、中心電極３５，３６を焼き付けることで一体的に接合する。なお、マザー磁石基板４１’，４２’とフェライト３２との一体化は、中心電極３５，３６の焼付け以外に、接着剤を用いてもよい。

そして、このように一体化されたマザー磁石基板４１’，４２’を所定の１単位のサイズに切断し、フェライト・磁石組立体３１を得る。

以上の工程を経ることにより、サイズが同じ永久磁石４１，４２で中心電極３５，３６を含み、直方体形状のフェライト３２を挟着したフェライト・磁石組立体３１を高精度に生産効率よく製作することができ、コストダウンの効果も大きい。

特に、広い面積のマザー磁石基板４１’，４２’を使用するため、個々の永久磁石４１，４２とフェライト３２を接合する場合と比較して、永久磁石４１，４２とフェライト３２との平行度が高まる。これにて、フェライト３２に印加されるバイアス磁界の平行性、均一性が保証され、挿入損失などの電気特性が劣化することがなくなる。そして、フェライト３２の位置ずれのおそれもないため、個体差がなくなるだけでなく、経時・経年変化の少ない信頼性の高いアイソレータを得ることができる。

また、フェライト３２と一対の永久磁石４１，４２が中心電極３５，３６の焼付けで一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータとなる。このようなアイソレータは携帯型の通信機器に最適である。特に、はんだなどの別体の接続部材を介するよりも低損失に一体化することができ、通常のはんだ付け温度で溶融しないので信頼性が高くなる。

また、フェライト３２と永久磁石４１，４２との間に、はんだなどの接続部材が介在しないため、フェライト３２と永久磁石４１，４２との密着性が良好となり、直流磁気回路のギャップが小さくなり、永久磁石４１，４２を小型化できる。さらに、フェライト３２と永久磁石４１，４２は別体にて焼成されているため、一方の成分が他方に拡散することはなく、フェライト３２及び永久磁石４１，４２ともに最良の特性・性質を維持することになる。

中心電極３５，３６の焼付け温度は７５０〜１０００℃程度であることが好ましい。７５０℃以上の温度、即ち、厚膜用導体や厚膜用絶縁体のガラスの軟化温度で焼き付けると、回路基板２０上へ実装する際の最高温度が３００℃程度のはんだ付け温度で溶融して接合が外れたり、軟化して位置ずれが生じることはない。一方、１０００℃を越えると、フェライト３２や永久磁石４１，４２の焼成温度に近づくため、フェライト３２や永久磁石４１，４２の成分が互いの材質に拡散し合う。

また、フェライト３２の端面３２ｂ，３２ｃに中継用電極３５ｅ，３６ｂ，３６ｄ，３６ｆを厚膜用導体で形成する方法としては、マザーフェライト基板に貫通孔を形成し、該貫通孔に厚膜用導体を充填して焼成した後、所定のサイズに切断してもよい。図８（Ａ）にこの方法によって制作されたフェライト３２を示す。

また、前記貫通孔の一端から真空吸引し、他端から厚膜用導体を供給して貫通孔の内部に付着させ（スルーホール形成の手法）、その後、所定のサイズに切断してもよい。図８（Ｂ）にこの方法によって制作されたフェライト３２を示す。

（フェライトのアスペクト比、図９参照）
フェライト３２は永久磁石４１，４２から直流バイアス磁界が印加される。このフェライト３２の外形形状において、直流バイアス磁界と垂直方向に位置する主面３２ａの短辺方向の長さ、即ち、主面３２ａの高さをＬ、直流バイアス磁界と平行方向の厚さをＴとしたとき、Ｌ／Ｔ（アスペクト比）は２．５〜１００であることが好ましい。

図９は、アイソレータ１の挿入損失をフェライト３２の主面３２ａの高さＬに応じて厚さＴを関数として示したグラフである。移動体通信機用のアイソレータとして挿入損失は０．５０ｄＢ以下であることが必要条件とされている。図９から明らかなように、Ｌ／Ｔが２．５以上で挿入損失を０．５０ｄＢ以下とすることができる。厚みＴを小さくしていけば挿入損失は向上するが機械的強度が低下するため、Ｌ／Ｔは１００以下であることを限度とする。

なお、図９は、図５及び図６に示した回路構成のアイソレータにおいて、フェライト３２の長手方向長さを１．８ｍｍとした場合の挿入損失特性を示している。直方体形状のフェライトの端部では、反磁界係数が急変するので、厚みの大きいフェライトでは内部のバイアス磁界の均一度が低下して挿入損失が大きくなってしまうと考えられる。

（通信装置、図１０参照）
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図１０は携帯電話２２０のＲＦ部分の電気回路ブロック図であり、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。

ここに、送信側アイソレータ２３１として、前記２ポート型アイソレータ１を使用することができる。アイソレータ１を実装することにより、好ましい電気特性が得られ、携帯電話の小型化、低背化に寄与する。

（他の実施例）
なお、本発明に係る非可逆回路素子、その製造方法及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石４１，４２のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。また、中心電極３５，３６の形状は任意である。さらに、フェライト３２の下端面３２ｃに回路基板２０上の端子電極との接続用電極を形成してもよい。

また、フェライト・磁石組立体３１を製作する際には、所定の１素子のサイズに切断された二つの永久磁石４１，４２の間にフェライト３２を挟着して一体化してもよい。

本発明に係る非可逆回路素子（２ポート型アイソレータ）の一実施例を示す分解斜視図である。 前記２ポート型アイソレータのフェライト・磁石組立体を拡大して示し、（Ａ）は分解斜視図、（Ｂ）は一体化した状態の斜視図である。 前記フェライト・磁石組立体の等価回路図である。 前記２ポート型アイソレータの第１回路例を示す等価回路図である。 前記２ポート型アイソレータの第２回路例を示す等価回路図である。 前記第２回路例における回路基板内の回路構成を示すブロック図である。 前記フェライト・磁石組立体の製作方法の一例を示す斜視図である。 他の方法によって製作されたフェライトを組み合わされる永久磁石とともに示す斜視図である。 フェライトのアスペクト比に対する挿入損失を示すグラフである。 本発明に係る通信装置の一実施例を示すブロック図である。

符号の説明

１…２ポート型アイソレータ
２０…回路基板
２５ａ〜２５ｅ…端子電極
３１…フェライト・磁石組立体
３２…フェライト
３２ａ…主面
３２ｂ，３２ｃ…端面
３５…第１中心電極
３６…第２中心電極
３５ｅ，３６ｂ，３６ｄ，３６ｆ…中継用電極
３７ａ〜３７ｄ…接続用電極
４１，４２…永久磁石
４１’，４２’…マザー磁石基板
４１ａ，４２ａ…主面
２２０…携帯電話
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…接地ポート

Claims (9)

1. 一対の対向する主面を有するフェライトと、複数の中心電極と、前記フェライトの主面に対向する主面を有する一対の永久磁石と、回路基板と、を備えた非可逆回路素子において、
   前記複数の中心電極は前記永久磁石の主面に互いに絶縁されて交差した状態で導体膜によって形成され、かつ、前記フェライトの主面に直交する端面に形成した中継用電極を介して電気的に接続されており、
   前記フェライト及び前記永久磁石はともに前記回路基板上にそれぞれの主面が該回路基板の表面と直交する方向に配置されていること、
   を特徴とする非可逆回路素子。
2. 前記永久磁石の前記回路基板と対向する端面に前記中心電極と電気的に接続した接続用電極が形成されており、該接続用電極は回路基板の表面に形成された端子電極と電気的に接続されていることを特徴とする請求項１に記載の非可逆回路素子。
3. 前記フェライトの主面は前記永久磁石の主面よりも面積が小さいことを特徴とする請求項１又は請求項２に記載の非可逆回路素子。
4. 前記フェライトの主面の高さをＬ、厚さをＴとしたとき、Ｌ／Ｔが２．５〜１００であることを特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
5. 前記中心電極は、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続された第１中心電極と、該第１中心電極と電気的絶縁状態で交差して一端が第２入出力ポートに電気的に接続され、他端が接地用第３ポートに電気的に接続された第２中心電極とから構成されていることを特徴とする請求項１ないし請求項４のいずれかに記載の非可逆回路素子。
6. 請求項１ないし請求項５に記載の非可逆回路素子を備えたことを特徴とする通信装置。
7. 一対の対向する主面を有するフェライトと、複数の中心電極と、前記フェライトの主面に対向する主面を有する一対の永久磁石と、回路基板と、を備えた非可逆回路素子の製造方法において、
   マザー磁石基板に複数の中心電極を互いに絶縁されて交差した状態で導体膜によって形成する工程と、
   一対の対向する主面に直交する端面に中継用電極を形成したフェライトを用意する工程と、
   前記フェライトの主面を前記マザー磁石基板で挟み込み、前記中心電極を前記中継用電極にて電気的に接続して一体化する工程と、
   一体化された前記マザー磁石基板を所定のサイズに切断してフェライト・磁石組立体を得る工程と、
   前記フェライト・磁石組立体を前記回路基板上にそれぞれの主面が該回路基板の表面と直交する方向に配置する工程と、
   を備えたことを特徴とする非可逆回路素子の製造方法。
8. 前記フェライト・磁石組立体の磁石の主面に直交する端面に前記中心電極と電気的に接続した接続用電極を形成する工程を備えたことを特徴とする請求項７に記載の非可逆回路素子の製造方法。
9. 前記フェライトと前記マザー磁石基板とを前記中心電極の焼付けにより一体化することを特徴とする請求項７又は請求項８に記載の非可逆回路素子の製造方法。

Images