JP4012988B2 - 非可逆回路素子及び通信装置 - Google Patents

非可逆回路素子及び通信装置 Download PDF

Info

Publication number
JP4012988B2
JP4012988B2 JP2003121969A JP2003121969A JP4012988B2 JP 4012988 B2 JP4012988 B2 JP 4012988B2 JP 2003121969 A JP2003121969 A JP 2003121969A JP 2003121969 A JP2003121969 A JP 2003121969A JP 4012988 B2 JP4012988 B2 JP 4012988B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
circuit device
terminal electrode
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003121969A
Other languages
English (en)
Other versions
JP2004328476A (ja
Inventor
隆雄 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003121969A priority Critical patent/JP4012988B2/ja
Publication of JP2004328476A publication Critical patent/JP2004328476A/ja
Application granted granted Critical
Publication of JP4012988B2 publication Critical patent/JP4012988B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、非可逆回路素子及び通信装置に関する。
【0002】
【従来の技術】
【特許文献1】
特開2001−136006号公報
【特許文献2】
特開平5−304404号公報
【特許文献3】
特開平9−55607号公報
【0003】
従来のアイソレータとして特許文献1に記載のものが知られている。図14に示すように、このアイソレータ200は、金属製上側ケース201と永久磁石202と中心電極組立体203と多層基板204と外部接続端子部品205と金属製下側ケース207とからなる。Rは抵抗素子である。中心電極組立体203と多層基板204は、外部接続端子部品205に収容され、その上面に抵抗素子R及び永久磁石202が配置される。そして、永久磁石202と中心電極組立体203と多層基板204と外部接続端子部品205と抵抗素子Rを金属製上側ケース201及び金属製下側ケース207内に収容すると共に、非可逆回路を構成する。ここで、外部接続端子部品205の外部接続端子209を実装用基板に接続させるため、外部接続端子部品205の下側に、金属製下側ケース207の底部208の厚み分と略同じ深さの溝部206が形成されている。
【0004】
また、別のアイソレータとして特許文献2に記載のものが知られている。図15に示すように、このアイソレータ300は、金属製ケース301と永久磁石307と中心電極組立体を内蔵した多層基板303とフェライト305とからなる。多層基板303の側面には、実装用基板に接続する外部接続端子306が設けられている。アイソレータ300は、多層基板303に永久磁石307及びフェライト305を収容し、金属製ケース301に差し込む。このとき、金属製ケース301の下側部分302と多層基板303の溝部304が嵌合する。従って、多層基板303はキャビティ構造になっている。
【0005】
また、アイソレータ300と同様の構造を有するアイソレータとして特許文献3に記載のものも知られている。
【0006】
【発明が解決しようとする課題】
ところで、前記アイソレータ200では、外部接続端子209を実装用基板に接続させるための別部品としての外部接続端子部品205が必要となるので、アイソレータ200はコスト高となる。
【0007】
また、前記アイソレータ300では、多層基板303を焼成して得ているが、このような中央部に大きな穴や溝部を有するキャビティ構造を寸法精度よく安価に製造することは難しかった。
【0008】
ところで、本発明者は、前記アイソレータ200において、外部接続端子部品205を省略すると共に、外部接続端子209を多層基板303に突設することを考えた。しかし、これでは、アイソレータ200を基板上に実装する際にマウンタノズルで押圧されたり、製造工程途中や製品搬送中に外部接続端子に外力が作用すると、多層基板303にクラックや割れが発生するおそれを有している。
【0009】
そこで、本発明の目的は、部品点数が少なく安価であると共に、外部接続端子を介して基板に大きな外力が作用して基板が損なわれることのない非可逆回路素子及び通信装置を提供することにある。
【0010】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る非可逆回路素子は、永久磁石と、前記永久磁石により直流磁界が印加されるフェライトを含み、複数の中心電極を設けた中心電極組立体と、前記中心電極と接続される整合用コンデンサ素子を内蔵した平板状の誘電体基板と、前記永久磁石と前記中心電極組立体と前記誘電体基板を囲む金属ケースとを備え、前記誘電体基板の底面に実装面に向かって突出する複数の外部接続用端子電極を、削除された誘電体層に設けた充填電極により形成し、該外部接続用端子電極の底面が端子電極以外の素子構成部品の最下面よりも内部に位置していることを特徴とする。
【0011】
本発明に係る非可逆回路素子は、外部接続用端子電極の底面が端子電極以外の素子構成部品の最下面よりも内部に位置しているため、非可逆回路素子を実装用基板等の表面に載置した際に上方から外力が作用しても、電極底面と素子構成部品の最下面との差分だけ外力が緩和され、誘電体基板に必要以上の応力が作用することはなく、誘電体基板の損傷が未然に防止される。端子電極以外の素子構成部品とは、例えば、前記金属ケースである。
【0012】
また、本発明に係る非可逆回路素子では、従来必要とされていた外部接続端子部品が不要になり、誘電体基板は平板状であるため、焼成時での変形が抑えられると共に、寸法精度がよくなる。
【0013】
本発明に係る非可逆回路素子では、特に、素子を携帯電話等の基板上に実装する際、素子をマウンタノズルで押圧することになるが、このとき基板上に設けた半田に外部接続用端子電極が当接して誘電体基板に応力が発生する。しかし、外部接続用端子電極の底面は内方に退避しているため、半田との当接による外力が緩和されて誘電体基板に大きな応力が発生することはなく、誘電体基板にクラックや割れが生じることはない。
【0014】
誘電体基板の損傷防止と半田付けの確実性とを保障するには、外部接続用端子電極の底面と素子構成部品又は金属ケースの最下面との鉛直距離が、実装用半田の粒径以上であって100μm以下であることがことが好ましい。
【0015】
また、本発明に係る非可逆回路素子において、外部接続用端子電極は入力端子電極と出力端子電極であり、誘電体基板の底面に設けたアース電極が金属ケースに接合していてもよい。この接合は半田、導電ペースト等による機械的、電気的接続である。また、金属ケースは実装用基板に半田付けされる。金属ケースと実装用基板は広面積に接合されるため、非可逆回路素子の電気的特性が向上すると共に、非可逆回路素子の実装強度が向上する。そして、熱的ストレスや機械的ストレスの大部分が金属ケースと実装用基板との接合部分にかかり、入出力端子電極と実装用基板との接合部分にかかるストレスが軽減されるため、入出力端子電極の接続信頼性も向上する。
【0016】
また、前記誘電体基板はセラミック基板又はセラミック多層基板であってもよい。セラミックを使用することで、Qの高い所望の整合用力を得ることができる。さらに、セラミック基板内に配線を内蔵することにより、部品点数を減少させ、信頼性が上昇し、コストダウンを図ることもできる。
【0017】
また、前記外部接続用端子電極にはNiメッキ、Auメッキが施されていることが好ましい。電極には通常Agを使用するが、半田喰われを予防するには、バリア層としてNiメッキを施すことが最適であり、Auメッキによって半田濡れ性が向上する。
【0018】
また、本発明に係る非可逆回路素子において、外部接続用端子電極は拘束層に設けた充填電極により形成することができる。これにて、多少突出した外部接続用端子電極を備えた誘電体基板を平板状の形態で焼成することができ、反りや変形のほとんどない寸法精度の良好な外部接続用端子電極を安価に得ることができる。
【0019】
また、本発明に係る通信装置は、前述の非可逆回路素子を備えることにより、電気的特性が良好であり、製造コストが安価になる。
【0020】
【発明の実施の形態】
以下、本発明に係る非可逆回路素子及び通信装置の実施形態について添付図面を参照して説明する。なお、各実施形態において、同一部品及び同一部分には同じ符号を付し、重複した説明は省略する。
【0021】
(第1実施形態、図1〜図10参照)
本発明に係る非可逆回路素子の第1実施形態の分解斜視図を図1に示す。この非可逆回路素子1は、集中定数型アイソレータである。図1に示すように、集中定数型アイソレータ1は、概略、金属製上側ケース(上ヨーク)4と金属製下側ケース(下ヨーク)8とからなる金属ケースと、永久磁石9と、フェライト20と中心電極21,22,23とからなる中心電極組立体13と、抵抗素子R及び整合用コンデンサ素子C1,C2,C3(図4参照)を内蔵し、端子電極14,15,16が突出している平板状の多層基板30とを備えている。
【0022】
金属製上側ケース4は、略箱形状であり、上部4a及び四つの側部4bからなる。金属製下側ケース8は、左右の側部8bと底部8aからなる。金属製下側ケース8の底部8aには、後述する多層基板30の端子電極14,15との接続を避けるための切欠き部8c及びアース端子電極16が位置するための切欠き部8dが設けられている。金属製上側ケース4及び金属製下側ケース8は、磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にAgやCuがメッキされる。
【0023】
永久磁石9は、略平板状の直方体形状を有する。この永久磁石9は、予め着磁されているものをアイソレータ1に組み込んでもよいし、着磁されていない状態でアイソレータ1に組み込み、その後に着磁してもよい。
【0024】
中心電極組立体13は、矩形状のマイクロ波フェライト20の上面20aに三つの中心電極21,22,23を、絶縁層25を介在させて略120゜ごとに交差するように配置している。本第1実施形態では、中心電極21,22,23は二つのラインで構成した。中心電極21,22,23を配置する順は任意であるが、本第1実施形態では、中心電極23、絶縁層25、中心電極22、絶縁層25、中心電極21の順に上面20aに配置した。図2に示すように、これら中心電極21,22,23は、各々の一端がフェライト20の側面20cを介してフェライト20の下面20bに形成されているコールド側電極24に接続され、他端が側面20cを介して下面20bに形成されているホット側電極21a,22a,23aに接続されている。
【0025】
中心電極21,22,23やコールド側電極24やホット側電極21a,22a,23aの材料としては、Ag又はCuを主成分とする感光性導電ペースト材が採用される。
【0026】
多層基板30の上面30aにはポート電極P1,P2,P3及びコールド電極31が露出している。図3に示すように、多層基板30の下面30bには、アイソレータ1を外部回路に電気的に接続するための入力端子電極14、出力端子電極15及びアース端子電極16が対向する側辺に突起状に形成されている。この突起状の厚み(下面30bからの端子電極14,15,16の突出量)T2は金属製下側ケース8の厚みT1(図1参照)より小さい。なお、T1>T2による作用効果は後述する。
【0027】
また、入力端子電極14、出力端子電極15付近を除いて多層基板30の下面30bの略全面に金属製下側ケース8の底部8aと接続するための金属ケース接続用アース電極19が設けられている。多層基板30は、図4に示すように、ホット側コンデンサ電極71,72,73及びコールド側コンデンサ電極74からなる整合用コンデンサ素子C1,C2,C3と、抵抗素子Rとを内蔵している。多層基板30は、LTCC(Low Temperature Cofired Ceramic)多層基板である。
【0028】
この多層基板30は、例えば、以下のようにして製作する。多層基板30は、図4〜図6に示すように、拘束層として用いる未焼結シート40と、拘束層として用いるスルーホール14g〜14i,15g〜15i,16g〜16iが設けられている未焼結シート51と、電極P1,P2,P3,17,31,71〜74とスルーホール14a〜14e,15a〜15e,16a〜16e,18等が設けられているグリーンシート41〜45と、金属ケース接続用アース電極19を多層基板30の下面30b(換言すると、グリーンシート45)に転写するための転写用シート50とを積層してなるものである。ここで、シート40,50,51は、グリーンシート41〜45の焼結温度では焼結しないシートである。
【0029】
グリーンシート41〜45は、セラミック基板材料(ガラス質が約60重量%、アルミナが約40重量%)の混合粉末に、溶剤、バインダー及び可塑剤を加えて、混練してスラリーを形成し、常法のドクターブレード法を用いて製作したものである。
【0030】
未焼結シート40,51は、アルミナ粉末をバインダーにより混合してペースト状にし、常法のドクターブレード法を用いて製作したものである。転写用シート50は、アルミナ粉末に、溶剤、バインダー及び可塑剤を加えて、混練してスラリーを形成し、常法のドクターブレード法を用いて製作したものである。ここで、未焼結シート40,51及び転写用シート50は、主に、グリーンシート41〜45の材料よりも融点の高い材料を用いることにより、焼成時に面内方向のグリーンシート41〜45の圧縮を防ぎ、高精度な多層基板30を得るために用いられる。
【0031】
次に、図4に示すように、グリーンシート41〜45、転写用シート50及び未焼結シート51に、各シート間を接続するために必要な入力端子電極用スルーホール14a〜14i、出力端子電極用スルーホール15a〜15i、アース端子電極用スルーホール16a〜16i及び連絡用スルーホール18を設ける。そして、グリーンシート41〜45及び転写用シート50にポート電極P1,P2,P3、コールド電極31、コンデンサ電極71〜74、回路用電極17を設ける。これら電極P1,P2,P3,17,31,71〜74は、グリーンシート41〜45及び転写用シート50の表面にスクリーン印刷やスパッタリングや蒸着、貼合わせ、あるいは、メッキ等の方法により形成されている。さらに、グリーンシート42には、サーメット系やカーボン系やルテニウム系等の厚膜の抵抗素子Rを配設している。電極P1,P2,P3,17,31,71〜74の材料としては、Ag,Pd,Cu,Au,Ag−Pd等が採用される。
【0032】
図4から分かるように、このスルーホール14a〜14i,15a〜15i,16a〜16i,18や電極P1,P2,P3,17,31,71〜74や抵抗素子Rは、多層基板30の内部に電気回路を構成する。具体的には、ホット側コンデンサ電極71,72,73やコールド側コンデンサ電極74からなる整合用コンデンサ素子C1,C2,C3を構成する。また、シート41〜45,50,51に設けられた入力端子電極用スルーホール14a〜14i、出力端子電極用スルーホール15a〜15i、アース端子電極用スルーホール16a〜16iは、積層、熱圧着され、それぞれ入力端子電極14、出力端子電極15、アース端子電極16とされる。
【0033】
次に、図5に示すように、2枚の未焼結シート40、グリーンシート41〜45、転写用シート50、3枚の未焼結シート51をこの順に積層し、熱圧着する。このとき、図5に示す未焼結シート40と転写用シート50及び未焼結シート51は、図6に示すように、拘束層40a,50aとなる。同様に、図5に示すシート41〜45,50,51の入力端子電極用スルーホール14a〜14i、出力端子電極用スルーホール15a〜15i、アース端子電極用スルーホール16a〜16iは、図6に示すように、一体的になり、それぞれ柱形状の入力端子電極14、出力端子電極15、アース端子電極16となる。こうして、積層体70が得られる。熱圧着条件は、温度が80℃、圧力が100MPa、熱圧着時間が1分である。
【0034】
この積層体70は、略直方体の多層基板30を拘束層40aと拘束層50aで挟んでいる。連絡用スルーホール18とコンデンサ電極73は熱圧着により接続し、多層基板30の内部に電気回路が構成される(図10参照)。転写用シート50に形成されている金属ケース接続用アース電極19は多層基板30の下面30bに転写される。
【0035】
次に、入力端子電極14、出力端子電極15、アース端子電極16を残して、積層体70の拘束層40a,50aを刷毛等で剥離、除去して図1及び図3に示す多層基板30を得る。このLTCC(低温燒結基板)では、拘束層を除去する前に焼成される。
【0036】
端子電極14,15,16の間に充填するように形成されていた拘束層50aが除去された部分は、後述するように、底部8aの挿入部とされる。半田喰われを予防すると共に半田付け性向上のため、端子電極14,15,16にはNi,Auなどのメッキが施される。Niメッキの厚さは1〜10μmが好ましく、Auメッキの厚さは1μm以下が好ましい。
【0037】
以上の構成部品は以下のようにして組み立てられる。これら構成部品の組み立てには、半田や接着剤を用いる。即ち、図1に示すように、永久磁石9は金属製上側ケース4の上部4aの下面に塗布された接着剤60によって固定される。中心電極組立体13と多層基板30は、コールド電極31とポート電極P1,P2,P3に設けられた半田61によって電気的に接続される。さらに、中心電極組立体13と多層基板30はアンダーフィルなどによって接着剤で固定するとよい。アイソレータ1の機械的強度がさらに向上するからである。
【0038】
多層基板30の下面30bに設けられた金属ケース接続用アース電極19は、半田61によって金属製下側ケース8の底部8aに電気的に接続する。このとき、金属ケース接続用アース電極19は金属製下側ケース8の底部8aに略全面に設けられているので、金属ケース接続用アース電極19と金属製下側ケース8のアースを十分にとることができるので、アイソレータ1の電気的特性を向上させることができる。
【0039】
そして、金属製下側ケース8の側部8bと金属製上側ケース4の側部4bを半田等で接合することにより金属ケースとなり、ヨークとしても機能する。つまり、この金属ケースは、永久磁石9と中心電極組立体13と多層基板30を囲む磁路を形成する。また、永久磁石9はフェライト20に直流磁界を印加する。
【0040】
こうして、図7に示すアイソレータ1が得られる。図10はアイソレータ1の電気等価回路図である。図6及び図10からも分かるように、コンデンサ電極73,74からなる整合用コンデンサ素子C3と、抵抗素子Rは、ポート電極P3とアース端子電極16の間を並列に接続している。
【0041】
以上のアイソレータ1は、従来のアイソレータ200(図14参照)の外部接続端子部品205が不要になるので、アイソレータ1の部品コストを安価にすることができる。また、多層基板30の上面30a及び下面30bの中央部に大きな穴や溝部を形成しなくても済み、平板状態で焼成することができるので、反りや変形がほとんどない多層基板30を寸法精度よく製作することができる。従って、安価で電気的特性の優れたアイソレータ1を得ることができる。
【0042】
また、図8に示すように、端子電極14(端子電極15,16に関しても同じ)の厚みT2、即ち、多層基板30の下面30bからの端子電極14,15,16の突出量は、金属製下側ケース8の底部8aの厚みT1よりも小さい。換言すれば、端子電極14,15,16の底面が下側ケース8の最下面よりも内部に位置している。厚みT1は0.15〜0.30mm程度であり、厚みT2は0.1〜0.25mm程度である。
【0043】
このように、端子電極14,15,16の底面が下側ケース8の最下面より内部に位置していることにより、アイソレータ1を実装用基板に載置した際に上方から外力が作用しても、前記厚みT1とT2の差分T3だけ外力が緩和され、多層基板30に必要以上の応力が作用することはなく、多層基板30にクラックや割れを生じることが未然に防止される。
【0044】
具体的には、図9に示すように、アイソレータ1の上側ケース4の表面をマウンタノズル100で吸着保持し、携帯電話等の基板110に実装する際、端子電極14,15,16は基板110上に設けたクリーム半田111に当接し、マウンタノズル100からの押圧力にて多層基板30に応力が発生することになる。この場合、前記厚みT1とT2の差分(退避量)T3だけ外力が緩和される。
【0045】
ここで、前記クリーム半田111としては、フラックスを含有した鉛フリー半田(例えば、Sn:96.5%、Ag:3%、Cu:0.5%の組成の半田)が使用される。Snに対してAg,Cu,Zn,Bi,Inの少なくとも一つを含んだものであってもよい。
【0046】
前記厚みT1とT2との差分T3、即ち、端子電極14,15,16の底面と下側ケース8の最下面との鉛直距離は、クリーム半田111の粒径以上であって100μm以下であることが好ましい。多層基板30の損傷防止と半田付けの確実性とを保障するためである。ちなみに、この種のクリーム半田は10〜50μm程度の粒状である。
【0047】
また、前述した半田付け時以外にも、アイソレータ1の製造工程途中や製品搬送中に端子電極14,15,16に外力が作用するおそれがある。しかし、端子電極14,15,16がT3だけ内部に退避しているので、多層基板30に大きな応力が作用することが防止される。
【0048】
(第2実施形態、図11及び図12参照)
第2実施形態であるアイソレータ2は、図11及び図12に示すように、多層基板30から突出した外部接続用端子電極は入力端子電極14と出力端子電極15であり、多層基板30の下面30bに設けたアース電極19を金属製下側ケース8の底部8aに半田や導電ペーストで接続したものである。
【0049】
また、樹脂製の枠部材7を備えている。この枠部材7は多層基板30上に設けられ、中心電極組立体13及び永久磁石9を収容し、金属製ケース4,8に挟着される。なお、金属製ケース4,8は、図1に示した第1実施形態のものとその形状が若干異なるが、同じ機能を有する。
【0050】
本第2実施形態において、アース電極19は下側ケース8を介して実装用基板に半田付けされている。下側ケース8と実装用基板は半田によって広面積に接合されるため、アイソレータ2の電気的特性が向上すると共に、実装強度が向上する。そして、熱的ストレスや機械的ストレスの大部分が下側ケース8と実装用基板との接合部に作用し、端子電極14,15と実装用基板との接合部に作用するストレスが軽減され、端子電極の接続信頼性も向上する。また、突出部分は二つの端子電極14,15のみであるため、製造上の良品率が向上し、コストダウンを図ることができる。
【0051】
なお、本第2実施形態において、多層基板30の製作方法は前記第1実施形態と同様である。また、その他の作用効果も、前記第1実施形態と同様である。
【0052】
(第3実施形態、図13参照)
第3実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
【0053】
図13は携帯電話120のRF部分の電気回路を示す。図13において、122はアンテナ素子、123はデュプレクサ、131は送信側アイソレータ、132は送信側増幅器、133は送信側段間用帯域通過フィルタ、134は送信側ミキサである。また、135は受信側増幅器、136は受信側段間用帯域通過フィルタ、137は受信側ミキサ、138は電圧制御発振器(VCO)、139はローカル用帯域通過フィルタである。
【0054】
ここに、送信側アイソレータ131として、前記第1実施形態又は第2実施形態の集中定数型アイソレータ1又は2を使用することができる。アイソレータ1又は2を実装することにより、安価で電気的特性の向上した携帯電話を実現することができる。
【0055】
(他の実施形態)
本発明に係る非可逆回路素子及び通信装置は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々の構成に変更することができる。
【0056】
例えば、前記実施形態で示したアイソレータ1,2の構成部品である金属製上側ケース4、枠部材7、金属製下側ケース8、中心電極組立体13、多層基板30、フェライト20等の細部の構造は任意である。
【0057】
特に、前記実施形態では、中心電極を形成した組立体13と整合容量電極等を形成した多層基板30とを組み合わせ、該多層基板30に外部接続用端子電極14,15,16を形成したものを示したが、これ以外の構造として、中心電極を形成した多層基板に外部接続用端子電極を形成した構造、あるいは、中心電極及び整合用容量電極を形成した多層基板に外部接続用端子電極を形成した構造であってもよい。
【0058】
また、前記実施形態において、端子電極14,15,16の底面退避量T3は金属製下側ケース8の最下面と比較して説明したが、非可逆回路素子の底部には該ケース8以外に、樹脂のモールド成形部品あるいはセラミック製の基台等が配置される場合があり、外部接続用端子電極の底面はこれらの素子構成部品の最下面よりも内部に位置していればよい。
【0059】
また、前記実施形態で示した中心電極組立体13の中心電極21,22,23等は感光性導電ペースト材を用いて形成したものであるが、これに限定されることはなく、導電性材料からなる金属薄板を打ち抜き加工や、エッチング加工することによって一体成形された中心導体をフェライト20に巻いて形成してもよい。中心導体は、アース電極板から三つの中心電極が放射線状に延在しており、フェライト20の下面20bにアース電極板を配置し、フェライト20を包むように三つの中心電極をフェライト20の上面20aに絶縁シートを介在させて配置する。こうして得られた中心電極組立体は、三つの中心電極の端部を多層基板30のポート電極P1,P2,P3に電気的に接続し、アース電極板をコールド電極31に接続する。
【0060】
また、前記実施形態で示したアイソレータ1,2は3ポートタイプのものとして説明したが、これに限定されるものではなく、2ポートタイプのアイソレータであってもよい。また、3ポートタイプのアイソレータ1,2のそれぞれの中心電極21,22,23の交差角は略120°として説明したが、これに限定されるものではない。3ポートタイプのアイソレータの場合には、例えば、90°〜150°の範囲で設定される。2ポートタイプのアイソレータの場合には、例えば、60°〜120°(代表交差角度は略90°)の範囲で設定される。
【0061】
また、前記アイソレータ1,2の金属ケースは金属製上側ケース4及び金属製下側ケース8の二つからなるものであるが、これに限定されることはなく、三つ以上に分割されていてもよい。また、フェライト20は矩形状に限定されるものではなく、円形や六角形等の他の形状でもよい。また、永久磁石9の形状は、矩形状の他に、例えば、円形状や、角が丸い三角形状等であってもよい。
【0062】
また、前記アイソレータ1,2において、図1に示した端子電極14、端子電極15及び端子電極16の他に、新たにポート電極P3と電気的に接続した端子を設け、かつ、抵抗素子Rを省略することにより、サーキュレータとしてもよい。また、アイソレータやサーキュレータの他に、各種非可逆回路素子にも本発明を適用することができる。
【0063】
また、前記実施形態では、中心電極21,22,23を二つのラインで構成したものを示した。しかし、これに限定されることはなく、中心電極21,22,23のライン数は一つや三つ以上であってもよい。中心電極21,22,23のライン数は同数である必要はなく、それぞれ異なっていてもよい。
【0064】
また、前記実施形態では、スルーホール14a〜14i,15a〜15i,16a〜16i,18の水平断面形状を矩形状として図示して説明したが、これに限定されるものではなく、円形状や多角形状であってもよい。
【0065】
また、前記第3実施形態では、通信装置として携帯電話を例にして説明したが、これに限定されるものではなく、他の通信装置にも適用することができる。
【0066】
【発明の効果】
以上の説明から明らかなように、本発明によれば、外部接続用端子電極を誘電体基板に設けるようにしたため、部品点数を減少することができ、また、該誘電体基板は平板状であるため、反りや歪み等の焼成時での変形が抑えられると共に、寸法精度も向上する。さらに、外部接続用端子電極の底面が端子電極以外の素子構成部品の最下面よりも内部に位置しているため、誘電体基板に作用する外力が緩和され、誘電体基板の損傷を防止することができる。従って、特性が良好で安価な非可逆回路素子及び通信装置を得ることができる。
【図面の簡単な説明】
【図1】本発明に係る非可逆回路素子の第1実施形態を示す分解斜視図。
【図2】図1に示した中心電極組立体の斜視図。
【図3】図1に示した多層基板の斜視図。
【図4】図1に示した多層基板の製造方法を説明するための分解斜視図。
【図5】図4に続く多層基板の製造方法を説明するための垂直断面図。
【図6】図5に続く多層基板の製造方法を説明するための垂直断面図。
【図7】図1に示した非可逆回路素子の組み立て完成後の斜視図。
【図8】図7に示した非可逆回路素子の要部を示す断面図。
【図9】図7に示した非可逆回路素子を基板上への実装を説明する断面図、(A)は実装前、(B)は実装後を示す。
【図10】図7に示した非可逆回路素子の電気等価回路図。
【図11】本発明に係る非可逆回路素子の第2実施形態を示す分解斜視図。
【図12】図11に示した多層基板の斜視図。
【図13】本発明に係る通信装置の電気回路ブロック図。
【図14】従来の非可逆回路素子の第1例を示す分解斜視図。
【図15】従来の非可逆回路素子の第2例を示す分解斜視図。
【符号の説明】
1,2…集中定数型アイソレータ(非可逆回路素子)
4…金属製上側ケース(上ヨーク)
8…金属製下側ケース(下ヨーク)
9…永久磁石
13…中心電極組立体
14…入力端子電極(外部接続用端子電極)
15…出力端子電極(外部接続用端子電極)
16…アース端子電極(外部接続用端子電極)
19…アース電極
20…マイクロ波フェライト
21,22,23…中心電極
30…多層基板
120…携帯電話(通信装置)
C1,C2,C3…整合用コンデンサ素子
T1…金属製下側ケースの厚み
T2…端子電極の突出量
T3…退避量

Claims (7)

  1. 永久磁石と、
    前記永久磁石により直流磁界が印加されるフェライトを含み、複数の中心電極を設けた中心電極組立体と、
    前記中心電極と接続される整合用コンデンサ素子を内蔵した平板状の誘電体基板と、
    前記永久磁石と前記中心電極組立体と前記誘電体基板を囲む金属ケースとを備え、
    前記誘電体基板の底面に実装面に向かって突出する複数の外部接続用端子電極を、削除された誘電体層に設けた充填電極により形成し、該外部接続用端子電極の底面が端子電極以外の素子構成部品の最下面よりも内部に位置していること、
    を特徴とする非可逆回路素子。
  2. 端子電極以外の素子構成部品が金属ケースであることを特徴とする請求項1に記載の非可逆回路素子。
  3. 前記外部接続用端子電極の底面と端子電極以外の素子構成部品又は金属ケースの最下面との鉛直距離が、実装用半田の粒径以上であって100μm以下であることを特徴とする請求項1又は請求項2に記載の非可逆回路素子。
  4. 前記外部接続用端子電極は入力端子電極と出力端子電極であり、前記誘電体基板の底面に設けたアース電極が前記金属ケースに接合していることを特徴とする請求項1、請求項2又は請求項3に記載の非可逆回路素子。
  5. 前記誘電体基板はセラミック基板又はセラミック多層基板であることを特徴とする請求項1、請求項2、請求項3又は請求項4に記載の非可逆回路素子。
  6. 前記外部接続用端子電極にはNiメッキ、Auメッキが施されていることを特徴とする請求項1、請求項2、請求項3、請求項4又は請求項5に記載の非可逆回路素子。
  7. 請求項1、請求項2、請求項3、請求項4、請求項5又は請求項6に記載の非可逆回路素子を備えたことを特徴とする通信装置。
JP2003121969A 2003-04-25 2003-04-25 非可逆回路素子及び通信装置 Expired - Fee Related JP4012988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003121969A JP4012988B2 (ja) 2003-04-25 2003-04-25 非可逆回路素子及び通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003121969A JP4012988B2 (ja) 2003-04-25 2003-04-25 非可逆回路素子及び通信装置

Publications (2)

Publication Number Publication Date
JP2004328476A JP2004328476A (ja) 2004-11-18
JP4012988B2 true JP4012988B2 (ja) 2007-11-28

Family

ID=33500362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003121969A Expired - Fee Related JP4012988B2 (ja) 2003-04-25 2003-04-25 非可逆回路素子及び通信装置

Country Status (1)

Country Link
JP (1) JP4012988B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656180B2 (ja) 2008-05-01 2011-03-23 株式会社村田製作所 非可逆回路素子及びその製造方法

Also Published As

Publication number Publication date
JP2004328476A (ja) 2004-11-18

Similar Documents

Publication Publication Date Title
US7532084B2 (en) Nonreciprocal circuit element
JP4345709B2 (ja) 非可逆回路素子、その製造方法及び通信装置
US8058945B2 (en) Ferrite magnet device, nonreciprocal circuit device, and composite electronic component
JP4793350B2 (ja) 2ポート型非可逆回路素子
JP4947289B2 (ja) 非可逆回路素子
EP1309031B1 (en) Nonreciprocal circuit device and communication apparatus
KR100335877B1 (ko) 비가역 회로 소자 및 그것의 제조 방법
JP4012988B2 (ja) 非可逆回路素子及び通信装置
US7834716B2 (en) Nonreciprocal circuit device
JP4766292B2 (ja) 非可逆回路素子
JPH10270911A (ja) 非可逆回路素子及びその実装構造
JP4003650B2 (ja) 非可逆回路素子、非可逆回路素子の実装構造および通信装置
JP4517326B2 (ja) 非可逆回路素子及びこれを用いた無線通信機器
EP1401046B1 (en) Nonreciprocal circuit element and method of manufacturing the same
US6545558B2 (en) Nonreciprocal circuit component and communication device with a resin member having electrode-thick convexity
US7834717B2 (en) Nonreciprocal circuit device
US6888432B2 (en) Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device
US7859358B2 (en) Non-reciprocal circuit device
JP5120101B2 (ja) フェライト・磁石素子の製造方法
JP4345691B2 (ja) 非可逆回路素子及び通信装置
US7859357B2 (en) Non-reciprocal circuit device
JP3714220B2 (ja) 非可逆回路素子及び通信装置
JP2006020052A (ja) 2ポートアイソレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees