JP5120101B2 - フェライト・磁石素子の製造方法 - Google Patents
フェライト・磁石素子の製造方法 Download PDFInfo
- Publication number
- JP5120101B2 JP5120101B2 JP2008164792A JP2008164792A JP5120101B2 JP 5120101 B2 JP5120101 B2 JP 5120101B2 JP 2008164792 A JP2008164792 A JP 2008164792A JP 2008164792 A JP2008164792 A JP 2008164792A JP 5120101 B2 JP5120101 B2 JP 5120101B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ferrite
- forming step
- layer
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石とからなるフェライト・磁石素子の製造方法において、
永久磁石の主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成し、その上に接着層を介してフェライトを貼着する第1の電極層形成工程と、
前記フェライトにスルーホールを形成するスルーホール形成工程と、
前記スルーホールに電極を設けるスルーホール電極形成工程と、
前記フェライトの主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成する第2の電極層形成工程と、
前記第2の電極形成工程で形成された電極層及び絶縁層に、前記スルーホール電極に達する電極を設けるスルーホール電極接続用電極形成工程と、
前記第2の電極層形成工程で形成された電極層の上に接着層を介していま一つの永久磁石を貼着する工程と、
を備えたことを特徴とする。
本発明の第2の形態であるフェライト・磁石素子の製造方法は、
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石とからなるフェライト・磁石素子の製造方法において、
永久磁石の主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成し、その上に接着層を介してフェライトを貼着する第1の電極層形成工程と、
前記フェライトにスルーホールを形成するスルーホール形成工程と、
前記フェライトの主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成する第2の電極層形成工程と、
前記スルーホールに電極を設けるスルーホール電極形成工程と、
前記第2の電極層形成工程で形成された電極層の上に接着層を介していま一つの永久磁石を貼着する工程と、
を備えたことを特徴とする。
本発明の第3の形態であるフェライト・磁石素子の製造方法は、
互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石とからなるフェライト・磁石素子の製造方法において、
永久磁石の主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成し、その上に接着層を介してフェライトを貼着する第1の電極層形成工程と、
前記フェライトの主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成する第2の電極層形成工程と、
前記第2の電極層形成工程の途中で前記フェライトにスルーホールを形成するスルーホール形成工程と、
前記スルーホールに電極を設けるスルーホール電極形成工程と、
前記第2の電極層形成工程で形成された電極層の上に接着層を介していま一つの永久磁石を貼着する工程と、
を備えたことを特徴とする。
第1例である2ポート型アイソレータ1の分解斜視図を図1に示す。この2ポート型アイソレータ1は、集中定数型アイソレータであり、概略、回路基板20と、フェライト32と一対の永久磁石41とからなるフェライト・磁石素子30と、整合回路素子(コンデンサC1は回路基板20上に実装され、他の素子は回路基板20に内蔵されている)とで構成されている。
ここで、前記アイソレータ1の一回路例を図5の等価回路に示す。入力ポートP1は整合用コンデンサCS1を介して整合用コンデンサC1と終端抵抗Rとに接続され、整合用コンデンサCS1は第1中心電極35の一端に接続されている。第1中心電極35の他端及び第2中心電極36の一端は、終端抵抗R及びコンデンサC1,C2に接続され、かつ、コンデンサCS2を介して出力ポートP2に接続されている。第2中心電極36の他端及びコンデンサC2はグランドポートP3に接続されている。
前記フェライト・磁石素子30の製造工程について図6〜図8を参照して説明する。なお、図6〜図8ではフェライト・磁石素子30の一部分を断面として示している。
第2例である2ポート型アイソレータ2の分解斜視図を図10に示す。この2ポート型アイソレータ2は、基本的には前記第1例と同様の構成を備え、異なるのは、整合回路素子C1,C2,CS1,CS2,Rの全てをチップタイプとしてプリント配線回路基板20Aの表面にはんだ付けした点にある。プリント配線回路基板20Aの表面には第1及び第2中心電極35,36の両端を接続するための端子電極25a,25b,25c以外にも各整合回路素子を接続するための端子電極25d,25eが形成されている。また、図示しないが、入出力用電極、グランド電極も形成されている。
図11に第1例である複合電子部品3を示す。この複合電子部品3は、前記アイソレータ2とパワーアンプ81とをプリント配線回路基板82の表面に実装してモジュールとして構成したものである。パワーアンプ81の周囲にもチップタイプの必要な回路素子83a〜83fが実装されている。
図13に第2例である複合電子部品4を示す。この複合電子部品4は、アイソレータ2A,2Bをプリント配線回路基板91の表面に実装してモジュールとして構成したものである。アイソレータ2A,2Bは前記アイソレータ2と同様の構成からなり、アイソレータ2Aは例えば800MHz帯に使用され、アイソレータ2Bは例えば2GHz帯に使用される。
図14に第3例である複合電子部品5を示す。この複合電子部品5は、アイソレータ2Aとパワーアンプ81Aの組、及び、アイソレータ2Bとパワーアンプ81Bの組をそれぞれプリント配線回路基板96の表面に実装してモジュールとして構成したものである。
なお、本発明に係るフェライト・磁石素子の製造方法は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
3,4,5…複合電子部品
30…フェライト・磁石素子
32…フェライト
33…スルーホール
34…電極
35…第1中心電極
36…第2中心電極
41…永久磁石
42,44,45,47…接着層
43,46…絶縁層
Claims (7)
- 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石とからなるフェライト・磁石素子の製造方法において、
永久磁石の主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成し、その上に接着層を介してフェライトを貼着する第1の電極層形成工程と、
前記フェライトにスルーホールを形成するスルーホール形成工程と、
前記スルーホールに電極を設けるスルーホール電極形成工程と、
前記フェライトの主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成する第2の電極層形成工程と、
前記第2の電極形成工程で形成された電極層及び絶縁層に、前記スルーホール電極に達する電極を設けるスルーホール電極接続用電極形成工程と、
前記第2の電極層形成工程で形成された電極層の上に接着層を介していま一つの永久磁石を貼着する工程と、
を備えたことを特徴とするフェライト・磁石素子の製造方法。 - 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石とからなるフェライト・磁石素子の製造方法において、
永久磁石の主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成し、その上に接着層を介してフェライトを貼着する第1の電極層形成工程と、
前記フェライトにスルーホールを形成するスルーホール形成工程と、
前記フェライトの主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成する第2の電極層形成工程と、
前記スルーホールに電極を設けるスルーホール電極形成工程と、
前記第2の電極層形成工程で形成された電極層の上に接着層を介していま一つの永久磁石を貼着する工程と、
を備えたことを特徴とするフェライト・磁石素子の製造方法。 - 互いに電気的に絶縁状態で交差して配置された複数の中心電極を有するフェライトと、該フェライトに直流磁界を印加するようにフェライトの主面に固着した永久磁石とからなるフェライト・磁石素子の製造方法において、
永久磁石の主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成し、その上に接着層を介してフェライトを貼着する第1の電極層形成工程と、
前記フェライトの主面に接着層を介して金属箔にて中心電極となる電極層を形成し、その上に絶縁層を介して金属箔にていま一つの中心電極となる電極層を形成する第2の電極層形成工程と、
前記第2の電極層形成工程の途中で前記フェライトにスルーホールを形成するスルーホール形成工程と、
前記スルーホールに電極を設けるスルーホール電極形成工程と、
前記第2の電極層形成工程で形成された電極層の上に接着層を介していま一つの永久磁石を貼着する工程と、
を備えたことを特徴とするフェライト・磁石素子の製造方法。 - 前記金属箔はCuからなることを特徴とする請求項1ないし請求項3のいずれかに記載のフェライト・磁石素子の製造方法。
- 前記金属箔からフォトリソグラフィによって中心電極を形成することを特徴とする請求項1ないし請求項4のいずれかに記載のフェライト・磁石素子の製造方法。
- 前記スルーホールにめっきによって前記電極を設けることを特徴とする請求項1ないし請求項5のいずれかに記載のフェライト・磁石素子の製造方法。
- 前記永久磁石及び前記フェライトはマザー磁石及びマザーフェライトを用い、少なくとも前記第2の電極形成工程の終了後に、所定のサイズに分割すること、を特徴とする請求項1ないし請求項6のいずれかに記載のフェライト・磁石素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164792A JP5120101B2 (ja) | 2008-06-24 | 2008-06-24 | フェライト・磁石素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164792A JP5120101B2 (ja) | 2008-06-24 | 2008-06-24 | フェライト・磁石素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010804A JP2010010804A (ja) | 2010-01-14 |
JP5120101B2 true JP5120101B2 (ja) | 2013-01-16 |
Family
ID=41590824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164792A Expired - Fee Related JP5120101B2 (ja) | 2008-06-24 | 2008-06-24 | フェライト・磁石素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120101B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4640455B2 (ja) * | 2008-06-24 | 2011-03-02 | 株式会社村田製作所 | フェライト・磁石素子、非可逆回路素子及び複合電子部品 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07312509A (ja) * | 1994-05-16 | 1995-11-28 | Murata Mfg Co Ltd | 非可逆回路素子 |
JPH08162806A (ja) * | 1994-12-12 | 1996-06-21 | Tokin Corp | 非可逆回路素子 |
JP2001244707A (ja) * | 2000-02-29 | 2001-09-07 | Hitachi Metals Ltd | 集中定数型非可逆回路素子 |
JP4062623B2 (ja) * | 2004-02-06 | 2008-03-19 | 日立金属株式会社 | 非可逆回路素子 |
JP4329079B2 (ja) * | 2004-11-04 | 2009-09-09 | 日立金属株式会社 | 2ポート型非可逆回路素子 |
US7420435B2 (en) * | 2005-10-21 | 2008-09-02 | Murata Manufacturing Co., Ltd. | Non-reciprocal circuit element, method for manufacturing the same, and communication device |
-
2008
- 2008-06-24 JP JP2008164792A patent/JP5120101B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010010804A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1939973B1 (en) | Irreversible circuit element, its manufacturing method and communication apparatus | |
JP4345709B2 (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
JP4656186B2 (ja) | 非可逆回路素子及び複合電子部品の製造方法 | |
JP4640455B2 (ja) | フェライト・磁石素子、非可逆回路素子及び複合電子部品 | |
US7679470B2 (en) | Nonreciprocal circuit device | |
JPWO2008087788A1 (ja) | 非可逆回路素子及びその製造方法 | |
JP4665786B2 (ja) | 非可逆回路素子及び通信装置 | |
JP4793350B2 (ja) | 2ポート型非可逆回路素子 | |
JP3858853B2 (ja) | 2ポート型アイソレータ及び通信装置 | |
JP4155342B1 (ja) | 非可逆回路素子 | |
JP5423814B2 (ja) | 回路モジュール | |
JP4858542B2 (ja) | 非可逆回路素子 | |
JP5120101B2 (ja) | フェライト・磁石素子の製造方法 | |
JP5168011B2 (ja) | 非可逆回路素子 | |
JP5532945B2 (ja) | 回路モジュール | |
JP5098813B2 (ja) | 非可逆回路素子及び複合電子部品 | |
JP4831234B2 (ja) | 非可逆回路素子 | |
JP2008092147A (ja) | 非可逆回路素子、その製造方法及び通信装置 | |
JP4915366B2 (ja) | 非可逆回路素子 | |
JP4811519B2 (ja) | 非可逆回路素子 | |
JP4193759B2 (ja) | 非可逆回路素子及び通信装置 | |
JP5527331B2 (ja) | 回路モジュール | |
US20100188161A1 (en) | Non-reciprocal circuit device | |
JP2010183130A (ja) | 非可逆回路部品及びその製造方法 | |
JP4182926B2 (ja) | 非可逆回路素子及び通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5120101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |