JP4858542B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP4858542B2 JP4858542B2 JP2008529398A JP2008529398A JP4858542B2 JP 4858542 B2 JP4858542 B2 JP 4858542B2 JP 2008529398 A JP2008529398 A JP 2008529398A JP 2008529398 A JP2008529398 A JP 2008529398A JP 4858542 B2 JP4858542 B2 JP 4858542B2
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- center electrode
- electrically connected
- main surface
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Coils Or Transformers For Communication (AREA)
Description
永久磁石と、
前記永久磁石により直流磁界が印加される直方体形状のフェライトと、
前記フェライトの長辺を含む第1及び第2主面にほぼ対角線上にかつほぼ平行に配置された導体膜からなり、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
第1中心電極と電気的に絶縁状態で交差して前記フェライトの第1及び第2主面に短辺方向に巻回状態で配置された導体膜からなり、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第2中心電極と、
入力ポートと出力ポートとの間に電気的に接続された第1整合容量と、
出力ポートとグランドポートとの間に電気的に接続された第2整合容量と、
入力ポートとグランドポートとの間に電気的に接続された第3整合容量と、
入力ポートと出力ポートとの間に電気的に接続された抵抗と、
表面に端子電極が形成された回路基板と、を備え、
フェライトと永久磁石は、フェライトの第1主面側及び第2主面側から一対の永久磁石によって挟着されたフェライト・磁石組立体を構成し、
前記フェライト・磁石組立体は、前記回路基板上に、前記第1及び第2主面が該回路基板の表面に対して垂直方向に配置されており、
第1の形態では、
第1中心電極の一端がフェライトに設けた接続用電極に接続される前記第1主面においては、該第1主面上に第2中心電極の導体膜が形成され、その上に絶縁膜を介して第1中心電極の導体膜が形成され、
第1中心電極の他端及び第2中心電極の一端がフェライトに設けた接続用電極に接続される前記第2主面においては、該第2主面上に第1中心電極の導体膜が形成され、その上に絶縁膜を介して第2中心電極の導体膜が形成されていること、
を特徴とする。
また、第2の形態では、
第1中心電極の一端がフェライトに設けた接続用電極に接続される前記第1主面においては、該第1主面上に第1中心電極の導体膜が形成され、その上に絶縁膜を介して第2中心電極の導体膜が形成され、
第1中心電極の他端及び第2中心電極の一端がフェライトに設けた接続用電極に接続される前記第2主面においては、該第2主面上に第2中心電極の導体膜が形成され、その上に絶縁膜を介して第1中心電極の導体膜が形成されていること、
を特徴とする。
第1及び第2中心電極35,36に関して、第1例については図4に示し、第2例については図5に示す。まず、第1例に関して説明すると、図4に示すように、第1中心電極35は、導体膜35a,35bからなり、該導体膜35a,35bはフェライト32の上面32cに形成された電極35cにて電気的に接続されている。第2中心電極36は、導体膜36a〜36hからなり、該導体膜36a〜36hはフェライト32の上下面32c,32dに形成された電極36i〜36pにて電気的に接続されている。
次に、第1及び第2中心電極35,36の第2例に関して、前記第1例との相違点について説明すると、図5に示すように、フェライト32の第1主面32aにおいては、該第1主面32a上に第1中心電極35の導体膜35aがほぼ水平方向に形成され、その上に絶縁膜37を介して第2中心電極36の導体膜36b,36d,36f,36hが絶縁状態で垂直方向に形成されている。フェライト32の第2主面32bにおいては、該第2主面32b上に第2中心電極36の導体膜36a,36c,36e,36gが所定の角度で形成され、その上に絶縁膜38を介して第1中心電極35の導体膜35bが導体膜36a,36c,36e,36gと絶縁状態で所定の角度で交差して形成されている。
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
Claims (3)
- 永久磁石と、
前記永久磁石により直流磁界が印加される直方体形状のフェライトと、
前記フェライトの長辺を含む第1及び第2主面にほぼ対角線上にかつほぼ平行に配置された導体膜からなり、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
第1中心電極と電気的に絶縁状態で交差して前記フェライトの第1及び第2主面に短辺方向に巻回状態で配置された導体膜からなり、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第2中心電極と、
入力ポートと出力ポートとの間に電気的に接続された第1整合容量と、
出力ポートとグランドポートとの間に電気的に接続された第2整合容量と、
入力ポートとグランドポートとの間に電気的に接続された第3整合容量と、
入力ポートと出力ポートとの間に電気的に接続された抵抗と、
表面に端子電極が形成された回路基板と、を備え、
フェライトと永久磁石は、フェライトの第1主面側及び第2主面側から一対の永久磁石によって挟着されたフェライト・磁石組立体を構成し、
前記フェライト・磁石組立体は、前記回路基板上に、前記第1及び第2主面が該回路基板の表面に対して垂直方向に配置され、
第1中心電極の一端がフェライトに設けた接続用電極に接続される前記第1主面においては、該第1主面上に第2中心電極の導体膜が形成され、その上に絶縁膜を介して第1中心電極の導体膜が形成され、
第1中心電極の他端及び第2中心電極の一端がフェライトに設けた接続用電極に接続される前記第2主面においては、該第2主面上に第1中心電極の導体膜が形成され、その上に絶縁膜を介して第2中心電極の導体膜が形成されていること、
を特徴とする非可逆回路素子。 - 永久磁石と、
前記永久磁石により直流磁界が印加される直方体形状のフェライトと、
前記フェライトの長辺を含む第1及び第2主面にほぼ対角線上にかつほぼ平行に配置された導体膜からなり、一端が入力ポートに電気的に接続され、他端が出力ポートに電気的に接続された第1中心電極と、
第1中心電極と電気的に絶縁状態で交差して前記フェライトの第1及び第2主面に短辺方向に巻回状態で配置された導体膜からなり、一端が出力ポートに電気的に接続され、他端がグランドポートに電気的に接続された第2中心電極と、
入力ポートと出力ポートとの間に電気的に接続された第1整合容量と、
出力ポートとグランドポートとの間に電気的に接続された第2整合容量と、
入力ポートとグランドポートとの間に電気的に接続された第3整合容量と、
入力ポートと出力ポートとの間に電気的に接続された抵抗と、
表面に端子電極が形成された回路基板と、を備え、
フェライトと永久磁石は、フェライトの第1主面側及び第2主面側から一対の永久磁石によって挟着されたフェライト・磁石組立体を構成し、
前記フェライト・磁石組立体は、前記回路基板上に、前記第1及び第2主面が該回路基板の表面に対して垂直方向に配置され、
第1中心電極の一端がフェライトに設けた接続用電極に接続される前記第1主面においては、該第1主面上に第1中心電極の導体膜が形成され、その上に絶縁膜を介して第2中心電極の導体膜が形成され、
第1中心電極の他端及び第2中心電極の一端がフェライトに設けた接続用電極に接続される前記第2主面においては、該第2主面上に第2中心電極の導体膜が形成され、その上に絶縁膜を介して第1中心電極の導体膜が形成されていること、
を特徴とする非可逆回路素子。 - 前記フェライトの前記第1及び第2主面と直交する上面及び下面には該第1及び第2主面に臨む凹部が形成され、該凹部には導体が設けられ、
前記第1及び第2主面に設けた第1中心電極の導体膜は前記フェライトの上面の凹部に設けた導体を介して電気的に接続され、
前記第1及び第2主面に設けた第2中心電極の導体膜は前記フェライトの上下面の凹部に設けた導体を介して電気的に接続されていること、
を特徴とする請求項1又は請求項2に記載の非可逆回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008529398A JP4858542B2 (ja) | 2007-01-18 | 2007-11-07 | 非可逆回路素子 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007009490 | 2007-01-18 | ||
JP2007009490 | 2007-01-18 | ||
JP2008529398A JP4858542B2 (ja) | 2007-01-18 | 2007-11-07 | 非可逆回路素子 |
PCT/JP2007/071628 WO2008087782A1 (ja) | 2007-01-18 | 2007-11-07 | 非可逆回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008087782A1 JPWO2008087782A1 (ja) | 2010-05-06 |
JP4858542B2 true JP4858542B2 (ja) | 2012-01-18 |
Family
ID=39635788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008529398A Active JP4858542B2 (ja) | 2007-01-18 | 2007-11-07 | 非可逆回路素子 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7453326B2 (ja) |
EP (1) | EP1970991B1 (ja) |
JP (1) | JP4858542B2 (ja) |
CN (1) | CN101361220B (ja) |
WO (1) | WO2008087782A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4831234B2 (ja) * | 2007-08-22 | 2011-12-07 | 株式会社村田製作所 | 非可逆回路素子 |
WO2012020613A1 (ja) * | 2010-08-09 | 2012-02-16 | 株式会社村田製作所 | 非可逆回路素子 |
JP5672394B2 (ja) * | 2012-02-06 | 2015-02-18 | 株式会社村田製作所 | 非可逆回路素子 |
WO2013179793A1 (ja) | 2012-05-28 | 2013-12-05 | 株式会社村田製作所 | 非可逆回路素子 |
JP7244452B2 (ja) * | 2020-03-24 | 2023-03-22 | 株式会社東芝 | アイソレータ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006011382A1 (ja) * | 2004-07-30 | 2006-02-02 | Murata Manufacturing Co., Ltd. | 2ポート型アイソレータ及び通信装置 |
JP2006135419A (ja) * | 2004-11-02 | 2006-05-25 | Murata Mfg Co Ltd | 2ポート型非可逆回路素子および通信装置 |
JP4665786B2 (ja) * | 2006-02-06 | 2011-04-06 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3744168B2 (ja) * | 1998-01-19 | 2006-02-08 | 株式会社村田製作所 | アイソレータの製造方法 |
JP3384364B2 (ja) * | 1999-08-10 | 2003-03-10 | 株式会社村田製作所 | 非可逆回路素子、複合電子部品及び通信機装置 |
CN1237654C (zh) * | 2002-06-27 | 2006-01-18 | 株式会社村田制作所 | 两端口型隔离器和通信装置 |
JP4269267B2 (ja) | 2003-09-16 | 2009-05-27 | 日立金属株式会社 | 二中心導体型非可逆素子 |
JP4374544B2 (ja) * | 2004-11-25 | 2009-12-02 | 日立金属株式会社 | 2ポートアイソレータの特性調整方法 |
JP4356787B2 (ja) * | 2006-01-30 | 2009-11-04 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
-
2007
- 2007-11-07 JP JP2008529398A patent/JP4858542B2/ja active Active
- 2007-11-07 CN CN2007800015236A patent/CN101361220B/zh active Active
- 2007-11-07 EP EP07831359.0A patent/EP1970991B1/en active Active
- 2007-11-07 WO PCT/JP2007/071628 patent/WO2008087782A1/ja active Application Filing
-
2008
- 2008-05-19 US US12/122,817 patent/US7453326B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006011382A1 (ja) * | 2004-07-30 | 2006-02-02 | Murata Manufacturing Co., Ltd. | 2ポート型アイソレータ及び通信装置 |
JP2006135419A (ja) * | 2004-11-02 | 2006-05-25 | Murata Mfg Co Ltd | 2ポート型非可逆回路素子および通信装置 |
JP4665786B2 (ja) * | 2006-02-06 | 2011-04-06 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101361220B (zh) | 2012-02-15 |
US7453326B2 (en) | 2008-11-18 |
EP1970991A1 (en) | 2008-09-17 |
CN101361220A (zh) | 2009-02-04 |
US20080218288A1 (en) | 2008-09-11 |
JPWO2008087782A1 (ja) | 2010-05-06 |
EP1970991A4 (en) | 2010-07-21 |
WO2008087782A1 (ja) | 2008-07-24 |
EP1970991B1 (en) | 2013-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7532084B2 (en) | Nonreciprocal circuit element | |
JP4356787B2 (ja) | 非可逆回路素子及び通信装置 | |
JP4656186B2 (ja) | 非可逆回路素子及び複合電子部品の製造方法 | |
JP4665786B2 (ja) | 非可逆回路素子及び通信装置 | |
JP4858542B2 (ja) | 非可逆回路素子 | |
JP4155342B1 (ja) | 非可逆回路素子 | |
JP4793350B2 (ja) | 2ポート型非可逆回路素子 | |
JP5423814B2 (ja) | 回路モジュール | |
JP5045564B2 (ja) | 非可逆回路素子 | |
JP5056878B2 (ja) | 回路モジュール | |
JP4760981B2 (ja) | 非可逆回路素子 | |
JP2011055222A (ja) | 非可逆回路素子 | |
JP4831234B2 (ja) | 非可逆回路素子 | |
JP2007306148A (ja) | 非可逆回路素子及び通信装置 | |
JP4915366B2 (ja) | 非可逆回路素子 | |
JP4929488B2 (ja) | 非可逆回路素子 | |
JP5136322B2 (ja) | 非可逆回路素子 | |
JP4811519B2 (ja) | 非可逆回路素子 | |
JP5083113B2 (ja) | 非可逆回路素子 | |
JP5652116B2 (ja) | 非可逆回路素子 | |
US8581673B2 (en) | Circuit module | |
JP2010141658A (ja) | 非可逆回路素子 | |
JP2012090141A (ja) | 非可逆回路素子 | |
JPWO2013179793A1 (ja) | 非可逆回路素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4858542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |