JP7244452B2 - アイソレータ - Google Patents

アイソレータ Download PDF

Info

Publication number
JP7244452B2
JP7244452B2 JP2020052523A JP2020052523A JP7244452B2 JP 7244452 B2 JP7244452 B2 JP 7244452B2 JP 2020052523 A JP2020052523 A JP 2020052523A JP 2020052523 A JP2020052523 A JP 2020052523A JP 7244452 B2 JP7244452 B2 JP 7244452B2
Authority
JP
Japan
Prior art keywords
electrode
insulating
isolator
pad
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020052523A
Other languages
English (en)
Other versions
JP2021153237A (ja
Inventor
達也 大黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020052523A priority Critical patent/JP7244452B2/ja
Priority to CN202010855087.6A priority patent/CN113451277A/zh
Priority to US17/004,986 priority patent/US11509033B2/en
Publication of JP2021153237A publication Critical patent/JP2021153237A/ja
Application granted granted Critical
Publication of JP7244452B2 publication Critical patent/JP7244452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/36Isolators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Near-Field Transmission Systems (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Secondary Cells (AREA)

Description

本発明の実施形態は、アイソレータに関する。
アイソレータは、電流を遮断した状態で、磁界又は電界の変化を利用して信号を伝達する。このアイソレータについて、特性を改善できる技術が求められている。
特表2016-522566号公報
本発明が解決しようとする課題は、特性を改善可能なアイソレータを提供することである。
実施形態に係るアイソレータは、第1電極と、第2電極と、第1絶縁部と、を備える。前記第2電極は、前記第1電極の上に設けられ、前記第1電極とは電気的に分離されている。前記第1絶縁部は、前記第1電極と前記第2電極との間に設けられた空隙を含む。
第1実施形態に係るアイソレータを表す平面図である。 図1のII-II断面図である。 図2のIII-III断面図である。 第1実施形態に係るアイソレータの製造方法を表す断面図である。 第1実施形態に係るアイソレータの製造方法を表す断面図である。 第1実施形態に係るアイソレータの製造方法を表す断面図である。 第1実施形態に係るアイソレータの製造方法を表す断面図である。 第1実施形態に係るアイソレータの製造方法を表す断面図である。 第1実施形態に係るアイソレータの特性を表す模式図である。 第1実施形態に係るアイソレータの一部を表す断面図である。 第1実施形態の変形例に係るアイソレータの一部を表す断面図である。 第1実施形態の変形例に係るアイソレータの一部を表す断面図である。 第1実施形態の変形例に係るアイソレータの一部を表す断面図である。 第1実施形態の変形例に係るアイソレータの一部を表す断面図である。 第2実施形態に係るアイソレータを表す平面図である。 第2実施形態に係るアイソレータの断面構造を表す模式図である。 第2実施形態の第1変形例に係るアイソレータを表す平面図である。 図17のXVIII-XVIII断面図である。 図17のXIX-XIX断面図である。 第2実施形態の第1変形例に係るアイソレータの断面構造を表す模式図である。 第2実施形態の第2変形例に係るアイソレータを表す平面図である。 第2実施形態の第2変形例に係るアイソレータの断面構造を表す模式図である。 第2実施形態の第3変形例に係るアイソレータを表す模式図である。 第3実施形態に係るパッケージを表す斜視図である。 第3実施形態に係るパッケージの断面構造を表す模式図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1実施形態に係るアイソレータを表す平面図である。図2は、図1のII-II断面図である。
実施形態に係るアイソレータは、デジタルアイソレータ、ガルバニックアイソレータ、又はガルバニック絶縁素子などと呼ばれるデバイスに関する。
図1及び図2に表したように、第1実施形態に係るアイソレータ100は、第1回路1、第2回路2、基板5、第1電極11、第2電極12、第1絶縁部21、絶縁部25、絶縁部27、絶縁部29、絶縁層41~46、及び導電体50を含む。図1では、絶縁部27及び29が省略されている。
実施形態の説明では、XYZ直交座標系を用いる。第1電極11から第2電極12に向かう方向をZ方向(第1方向)とする。Z方向に対して垂直であり、相互に直交する2方向をX方向(第2方向)及びY方向(第3方向)とする。また、説明のために、第1電極11から第2電極12に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第1電極11と第2電極12との相対的な位置関係に基づき、重力の方向とは無関係である。
図2に表したように、絶縁部20は、基板5の上に設けられている。第1電極11は、絶縁部20中に設けられている。第1絶縁部21は、第1電極11の上に設けられている。第2電極12は、第1絶縁部21の上に設けられている。第2電極12は、第1電極11とは電気的に分離されている。
第1絶縁部21は、第1絶縁領域21a及び空隙30を含む。空隙30は、第1電極11と第2電極12との間に設けられている。また、空隙30は、Z方向に垂直なX-Y面(第1面)に沿って第1絶縁領域21aの周りに位置する。
第1絶縁部21は、第2絶縁領域21b及び第3絶縁領域21cをさらに含んでも良い。第2絶縁領域21bは、第1絶縁領域21a及び空隙30の下に設けられている。第3絶縁領域21cは、第1絶縁領域21a及び空隙30の上に設けられている。
絶縁層41は、第1電極11と第1絶縁部21との間に設けられている。例えば、絶縁層41は、第1電極11に接している。絶縁層42は、X-Y面に沿って第2電極12底部の周りに設けられている。絶縁部25は、絶縁層41の上に設けられている。絶縁部25は、X-Y面に沿って第2電極12の周りに位置する。絶縁層43は、第2電極12の上に設けられている。例えば、絶縁層43は、第2電極12に接している。
例えば、絶縁部20の一部は、第1電極11の内側に設けられている。絶縁部25の一部は、第2電極12の内側に設けられている。第1絶縁領域21aは、Z方向において、絶縁部20の当該一部と、絶縁部25の当該一部と、の間に位置する。
図1及び図2に表した例では、第1電極11及び第2電極12は、X-Y面に沿って螺旋状に設けられたコイルである。第1電極11及び第2電極12は、Z方向において互いに対向している。第2電極12の少なくとも一部は、Z方向において、第1電極11の少なくとも一部と並ぶ。
導電体50は、X-Y面に沿って第1電極11及び第2電極12の周りに設けられている。具体的には、導電体50は、第1導電部51、第2導電部52、及び第3導電部53を含む。第1導電部51は、X-Y面に沿って第1電極11の周りに設けられている。第2導電部52は、第1導電部51の一部の上に設けられている。第2導電部52は、第1導電部51に沿って複数設けられている。第3導電部53は、複数の第2導電部52の上に設けられている。第3導電部53は、X-Y面に沿って第2電極12の周りに位置する。
絶縁層44は、X-Y面に沿って第2導電部52の底部の周りに設けられている。例えば、絶縁層44は、第1導電部51の別の一部、及び第2導電部52に接する。絶縁層44は、絶縁層41と連続的に設けられている。又は、絶縁層44は、絶縁層41から離れ、X-Y面に沿って絶縁層41の周りに設けられても良い。
絶縁層45は、第3導電部53の底部の周りに設けられている。絶縁層45は、絶縁層42と連続的に設けられている。又は、絶縁層45は、絶縁層42から離れ、X-Y面に沿って絶縁層42の周りに設けられても良い。
絶縁層46は、第3導電部53の上に設けられている。例えば、絶縁層46は、第3導電部53に接している。絶縁層46は、絶縁層43と連続的に設けられている。又は、絶縁層46は、絶縁層43から離れ、X-Y面に沿って絶縁層42の周りに設けられても良い。
アイソレータ100では、図1に表したように、第1電極11の一端(コイルの一端)は、配線60を介して第1回路1と電気的に接続されている。第1電極11の他端(コイルの他端)は、配線61を介して第1回路1と電気的に接続されている。
図1及び図2に表したように、第2電極12の一端(コイルの一端)は、パッド62と電気的に接続されている。配線63の一端は、パッド62に接合されている。第2電極12の一端は、パッド62及び配線63を介して第2回路2と電気的に接続されている。
第2電極12の一端(コイルの他端)は、パッド64と電気的に接続されている。配線65の一端は、パッド64に接合されている。第2電極12の他端は、パッド64及び配線65を介して第2回路2と電気的に接続されている。
例えば、パッド62は、第2電極12の一端の上に設けられている。パッド64は、第2電極12の他端の上に設けられている。又は、パッド62のZ方向における位置及びパッド64のZ方向における位置は、第2電極12のZ方向における位置と同じでも良い。パッド62及び64は、第2電極12と一体に形成されても良い。
図2に表したように、導電体50の上には、パッド66が設けられている。導電体50は、パッド66及び配線67を介して、不図示の導電部材と電気的に接続される。例えば、導電体50及び基板5は、基準電位に接続される。基準電位は、例えば接地電位である。これにより、導電体50が、浮遊電位となることを防止できる。導電体50の電位の変動により、導電体50と各電極との間において、予期せぬ絶縁破壊が生じる可能性を低減できる。また、第1回路1は、基板5の上に設けられても良い。この場合、導電体50が第1回路1の上に設けられることで、基板5及び導電体50の外部から第1回路1に向けた電磁波に対して、第1回路1が導電体50により遮蔽される。この結果、第1回路1の動作をより安定化させることができる。
パッド62及び66の周りには、X-Y面に沿って絶縁部27が設けられている。絶縁部29は、絶縁部27の上に設けられている。パッド62、64、及び66は、絶縁部27及び29に覆われておらず、外部に露出している。
第3絶縁領域21c中には、空孔35が設けられても良い。空孔35は、Z方向に沿って延び、空隙30と繋がっている。空孔35は、例えば、絶縁部25、絶縁部27、及び絶縁層43の少なくともいずれかによって覆われ、閉塞されている。
第1回路1及び第2回路2の一方は、送信回路として用いられる。第1回路1及び第2回路2の他方は、受信回路として用いられる。ここでは、第1回路1が送信回路であり、第2回路2が受信回路である場合について説明する。
第1回路1は、第1電極11へ、伝達に適した波形の信号(電流)を送る。電流が第1電極11を流れると、螺旋状の第1電極11の内側を通る磁界が発生する。第1電極11の少なくとも一部は、Z方向において、第2電極12の少なくとも一部と並ぶ。発生した磁力線の一部は、第2電極12の内側を通る。第2電極12の内側における磁界の変化により、第2電極12に誘導起電力が生じ、第2電極12を電流が流れる。第2回路2は、第2電極12を流れる電流を検出し、検出結果に応じた信号を生成する。これにより、第1電極11と第2電極12との間で、電流を遮断(絶縁)した状態で、信号が伝達される。
アイソレータ100の各構成要素の材料の一例を説明する。
基板5は、例えばシリコン基板である。基板5は、例えば、不純物が添加され、導電性を有する。
第1電極11、第2電極12、導電体50、パッド62、パッド64、及びパッド66は、金属を含む。例えば、第1電極11、第2電極12、導電体50、パッド62、パッド64、及びパッド66は、銅及びアルミニウムからなる群より選択された金属を含む。信号を伝達する際の第1電極11及び第2電極12における発熱を抑制するために、これらの構成要素の電気抵抗は、低いことが好ましい。電気抵抗の低減の観点から、第1電極11、第2電極12、導電体50、パッド62、パッド64、及びパッド66は、アルミニウム又は銅を含むことが好ましい。
絶縁部20、第1絶縁部21、絶縁部25、及び絶縁部27は、シリコン及び酸素を含む。例えば、絶縁部20、第1絶縁部21、絶縁部25、及び絶縁部27は、酸化シリコンを含む。絶縁部20、第1絶縁部21、絶縁部25、及び絶縁部27は、さらに窒素を含んでも良い。絶縁部29は、ポリイミド、ポリアミドなどの絶縁性樹脂を含む。
配線63、65、及び67は、アルミニウムなどの金属を含む。
絶縁層41~46は、シリコン及び窒素を含む。例えば、絶縁層41~46は、窒化シリコンを含む。絶縁層41、43、44、及び46が設けられることで、第1電極11、第2電極12、及び導電体50に含まれる金属材料が隣接する絶縁部へ拡散することを抑制できる。また、絶縁層41が設けられることで、第1電極11と第2電極12との間のリーク電流を低減できる。
第1電極11は、金属層11a及び11bを含んでも良い。金属層11bは、金属層11aと絶縁部20との間に設けられている。第2電極12は、金属層12a及び12bを含んでも良い。金属層12bは、金属層12aと第1絶縁部21との間、及び金属層12aと絶縁部25との間に設けられている。金属層11a及び12aは、銅を含む。金属層11b及び12bは、タンタルを含む。金属層11b及び12bは、タンタルと、窒化タンタルと、の積層膜を含んでも良い。金属層11b及び12bが設けられることで、金属層11a及び12aに含まれる金属材料が隣接する絶縁部へ拡散することを抑制できる。
第1導電部51は、金属層51a及び51bを含んでも良い。金属層51bは、金属層51aと絶縁部20との間に設けられている。第2導電部52は、金属層52a及び52bを含んでも良い。金属層52bは、金属層52aと第1絶縁部21との間、及び金属層52aと第1導電部51との間に設けられている。第3導電部53は、金属層53a及び53bを含んでも良い。金属層53bは、金属層53aと第1絶縁部21との間、金属層53aと絶縁部25との間、及び金属層53aと第2導電部52との間に設けられている。金属層51a~53aは、銅を含む。金属層51b~53bは、タンタルを含む。金属層51b~53bは、タンタルと、窒化タンタルと、の積層膜を含んでも良い。金属層51b~53bが設けられることで、金属層51a~53aに含まれる金属材料が隣接する絶縁部へ拡散することを抑制できる。
図3は、図2のIII-III断面図である。
図3では、X-Y面における第2電極12の位置が、破線で表されている。また、X-Y面における空孔35の位置が、点線で表されている。
図3に表したように、Z方向から見たとき、空孔35は、第2電極12の外側に位置する。例えば、空孔35は、複数設けられている。複数の空孔35は、Z方向から見たとき、X-Y面に沿って第2電極12の周りに並んでいる。
例えば、破線で表される第2電極12の内周は、Z方向において第1絶縁領域21aと重なっている。破線で表される第2電極12の外周は、Z方向において空隙30と重なっている。アイソレータ100では、第1電極11と第2電極12がZ方向において対向している。このため、第2電極12と同様に、第1電極11の内周は、Z方向において第1絶縁領域21aと重なっている。第1電極11の外周は、Z方向において空隙30と重なっている。換言すると、第1絶縁領域21aの一部は、Z方向において、第1電極11の内周と第2電極12の内周との間に位置する。空隙30の一部は、Z方向において、第1電極11の外周と第2電極12の外周との間に位置する。
図4~図8は、第1実施形態に係るアイソレータの製造方法を表す断面図である。
図4~図8を参照して、第1実施形態に係るアイソレータの製造方法の一例を説明する。図4~図8は、図1のII-II線で示す位置における製造工程を表している。
基板5を用意する。基板5の上に、化学気相堆積(CVD)により絶縁部20を形成する。絶縁部20の上面に、反応性イオンエッチング(RIE)により、開口OP1及びOP2を形成する。開口OP1は、第1電極11に対応する位置に形成される。開口OP2は、第1導電部51に対応する位置に形成される。図4(a)に表したように、開口OP1及びOP2が形成された絶縁部20の上面に沿って、CVDにより金属層ML1を形成する。
金属層ML1の上に、スパッタリング及びめっきにより、開口OP1及びOP2を埋め込む別の金属層を形成する。絶縁部20の上面が露出するまで、化学機械研磨(CMP)を行う。図4(b)に表したように、金属層ML1及び別の金属層が複数に分断され、第1電極11及び第1導電部51が形成される。
第1電極11及び第1導電部51の上に、CVDにより絶縁層IL1を形成する。絶縁層IL1は、窒化シリコンを含む。絶縁層IL1の上に、CVDにより絶縁層IL2を形成する。絶縁層IL2の上に、犠牲層SLを形成する。図4(c)に表したように、犠牲層SLをパターニングする。犠牲層SLは、空隙30の位置及び形状に合わせてパターニングされている。パターニングされた犠牲層SLは、第1電極11の上に位置する。絶縁層IL2の上に、犠牲層SLを覆う絶縁層IL3を形成する。
絶縁層IL2、絶縁層IL3、及び犠牲層SLの材料は、後の工程において、絶縁層IL1及びIL2に対して犠牲層SLを選択的に除去できるように選択される。例えば、絶縁層IL2及びIL3は、酸化シリコンを含む。犠牲層SLは、シリコン及びゲルマニウムを含む。又は、犠牲層SLは、多孔質シリコンを含んでも良い。犠牲層SLは、炭素を含んでも良い。
RIEにより、絶縁層IL1~IL3を貫通し、第1導電部51に達する開口OP3を形成する。図5(a)に表したように、絶縁層IL3の上面及び開口OP3の内面に沿って、スパッタリングにより金属層ML2を形成する。
金属層ML2の上に、スパッタリング及びめっきにより、開口OP3を埋め込む別の金属層を形成する。絶縁層IL3の上面が露出するまで、CMPを行う。これにより、第2導電部52が形成される。図5(b)に表したように、絶縁層IL3及び第2導電部52の上に、CVDにより絶縁層IL4を形成する。
絶縁層IL4の上に、CVDにより絶縁層IL5を形成する。RIEにより、絶縁層IL4及びIL5を貫通する開口OP4及びOP5を形成する。このとき、絶縁層IL4は、ストッパとして機能する。開口OP4は、第2電極12に対応する位置に形成され、第1電極11の上に位置する。開口OP5は、第1導電部51に対応する位置に形成され、第2導電部52の上に位置する。開口OP5を通して第2導電部52が露出する。図6(a)に表したように、開口OP1の内面、開口OP2の内面、及び絶縁層IL5の上面に沿って、金属層ML3を形成する。
金属層ML3の上に、スパッタリング及びめっきにより、開口OP4及びOP5を埋め込む別の金属層を形成する。絶縁層IL5の上面が露出するまで、CMPを行う。これにより、金属層ML3及び別の金属層が複数に分断され、第2電極12及び第3導電部53が形成される。図6(b)に表したように、第2電極12及び第3導電部53の上に、CVDにより絶縁層IL6を形成する。
図6(b)に表したように、第2電極12の周りに、絶縁層IL3~IL6を貫通する複数の開口OP6を形成する。開口OP6を通して、犠牲層SLが露出する。化学ドライエッチング(CDE)、ウェットエッチングなどの等方性エッチングにより、犠牲層SLを除去する。ガス又は薬液は、開口OP6を通して犠牲層SLに供給される。絶縁層IL2及びIL3へのエッチングを抑制しつつ、犠牲層SLを選択的に除去することで、図7(a)に表したように、空隙30が形成される。
犠牲層SLが炭素を含む場合、犠牲層SLは、酸素プラズマを用いたアッシングにより除去できる。犠牲層SLを高エネルギーの酸素(酸素ラジカル)に暴露することで、炭素と酸素が反応して二酸化炭素として気化し、犠牲層SLが分解される。犠牲層SLをウェットエッチングにより除去する場合は、アミン系又はN-メチル-2-ピロリドン(NMP)の薬液が用いられる。
犠牲層SLがシリコン及びゲルマニウムを含む場合、犠牲層SLの除去には、アルゴンガス及び酸素ガスの混合ガス、アルゴンガス及び水素ガスの混合ガス、又はクロム酸-硫酸水溶液を用いることができる。犠牲層SLが多孔質シリコンを含む場合、犠牲層SLの除去には、フッ素、塩素、及び臭素からなる群より選択された少なくとも1つのガス、硝酸とフッ酸の混合液、あるいはクロム酸-硫酸水溶液を用いることができる。
図7(b)に表したように、CVDにより、絶縁層IL6の上に、開口OP6を塞ぐ絶縁層IL7を形成する。このとき、空隙30への材料の堆積が抑制されるように、絶縁層IL7を形成する。例えば、ステップカバレッジの悪い条件又は材料を用いることで、開口OP6の上端が塞がれやすくなり、空隙30への材料の堆積が抑制される。上端が塞がれた開口OP6は、空孔35として残存する。
絶縁層IL7の上に、パッド62、パッド66、及び不図示のパッド64を形成する。CVDにより各パッドを覆う絶縁層IL8を形成し、この絶縁層をパターニングする。図8に表したように、絶縁層IL8の上に、樹脂を塗布して硬化させることにより絶縁層IL9を形成する。各パッドにそれぞれ配線を接続する。以上の工程により、アイソレータ100が製造される。
図8における絶縁層IL1は、図2に表した絶縁層41及び44に対応する。絶縁層IL2は、第2絶縁領域21bに対応する。X-Y面に沿って空隙30に囲まれた絶縁層IL3の一部は、第1絶縁領域21aに対応する。空隙30よりも上方に位置する絶縁層IL3の別の一部は、第3絶縁領域21cに対応する。絶縁層IL4は、絶縁層42及び45に対応する。絶縁層IL5は、絶縁部25に対応する。絶縁層IL6は、絶縁層43及び46に対応する。絶縁層IL7及びIL8は、絶縁部27に対応する。絶縁層IL9は、絶縁部29に対応する。
第1実施形態の効果を説明する。
アイソレータについては、第1電極11と第2電極12との間の磁気的な結合がより大きく、第1電極11と第2電極12との間で信号を破損させることなく伝達できることが望ましい。すなわち、同相過渡電圧耐性(CMTI)が大きいことが望ましい。CMTIの向上のためには、第1電極11と第2電極12との間のZ方向における距離が短いことが好ましい。距離が短いほど、第1電極11と第2電極12との間の磁気的な結合が強くなる。一方で、距離が短いほど、第1電極11と第2電極12との間の容量が大きくなる。信号の伝達時、第1電極11及び第2電極12には、容量の起因するノイズが発生する。このため、容量が大きくなるほど、CMTIが低下する。
第1実施形態に係るアイソレータ100では、第1電極11と第2電極12との間に空隙30が設けられている。空隙30の比誘電率は、酸化シリコンや窒化シリコンなどの他の絶縁材料の比誘電率よりも小さい。空隙30が設けられることで、第1電極11と第2電極12との間の領域全体に絶縁材料が設けられている場合に比べて、第1電極11と第2電極12との間の容量が低下する。第1実施形態によれば、容量の増大を抑制しつつ、CMTIを向上できる。又は、CMTIを維持したまま、第1電極11及び第2電極12のそれぞれのX-Y面におけるサイズを小さくできる。これにより、アイソレータ100を小型化できる。
また、空隙30が設けられることで、第1電極11と第2電極12との間を流れるリーク電流の経路が狭くなる。このため、アイソレータ100におけるリーク電流を低減できる。
空隙30を設けた場合、アイソレータ100の強度が低下する可能性がある。この課題について、アイソレータ100では、第1電極11と第2電極12との間の第1絶縁部21が、第1絶縁領域21aを含む。第1絶縁領域21aが設けられることで、アイソレータ100の強度を向上できる。また、第1絶縁領域21aは、X-Y面に沿って空隙30の内側に位置する。この位置関係によれば、第1電極11と第2電極12との間の領域における強度を全体的に向上でき、当該領域における強度が局所的に大きく低下することを抑制できる。
好ましくは、第2電極12の一端と電気的に接続されたパッド62は、第1絶縁領域21aの上に位置する。例えば、配線63は、ワイヤボンディングにより形成される。配線63をパッド62に接合する際、パッド62は、下方に向けて押圧される。パッド62下の領域の強度が低いと、製造中のアイソレータ100が破損する可能性がある。パッド62が第1絶縁領域21aの上に設けられることで、配線63の接合時に押圧される領域の強度を向上できる。この結果、アイソレータ100の歩留まりを向上できる。
図9は、第1実施形態に係るアイソレータの特性を表す模式図である。
図9では、螺旋状の第2電極12が、模式的に板状に表されている。図9では、第2電極12の外周近傍における等電位線EPが表されている。
第1電極11に対して第2電極12に電圧が印加されたとき、図9に表したように、第2電極12外周の下端LEでは、等電位線EP同士の間隔が狭く、電界の集中が生じる。電界強度が高くなりすぎると、下端LE近傍で絶縁破壊が生じ、アイソレータ100が破壊される。
第3絶縁領域21cの比誘電率は、第2絶縁領域21bの比誘電率と同じでも良いが、第2絶縁領域21bの比誘電率よりも高いことが好ましい。第3絶縁領域21cの比誘電率が第2絶縁領域21bの比誘電率よりも高いと、第3絶縁領域21cにおける等電位線EPが、X-Y面に沿って広がり易くなる。これにより、第2電極12の下端LE近傍の電界強度を低減できる。電界の集中によってアイソレータ100が破壊される可能性を、低減できる。
例えば、第2絶縁領域21b及び第3絶縁領域21cは、酸素及びシリコンを含む。第3絶縁領域21cは、窒素をさらに含む。第2絶縁領域21bは、窒素を含んでいても良いし、窒素を含んでいなくても良い。第3絶縁領域21cにおける窒素濃度は、第2絶縁領域21bにおける窒素濃度よりも高い。これにより、第3絶縁領域21cの比誘電率を、第2絶縁領域21bの比誘電率よりも高くできる。窒素濃度は、例えば、二次イオン質量分析法(SIMS)、エネルギー分散型X線分光法(EDX)などにより比較できる。
図10は、第1実施形態に係るアイソレータの一部を表す断面図である。
図10に表したように、空隙30は、第1空間31及び第2空間32を含んでいても良い。第2空間32は、X-Y面に沿って第1空間31の周りに設けられている。すなわち、第1空間31は、空隙30の内周側に設けられる。第2空間32は、空隙30の外周側に設けられる。第2空間32のZ方向における寸法D2は、第1空間31のZ方向における寸法D1よりも長い。例えば、空孔35は、第2空間32と繋がっている。
図7(a)に表した工程において、犠牲層SLを除去する際、ガス又は薬液は開口OP6を通して供給される。このとき、ガス又は薬液によって絶縁層IL2及びIL3が僅かに除去される。犠牲層SLは、開口OP6に近い部分から順に除去される。絶縁層IL2及びIL3について、開口OP6に近い部分ほど、より長い時間ガス又は薬液に曝される。この結果、図10に表したように、Z方向における寸法が互いに異なる第1空間31及び第2空間32が形成される。
空隙30の外周側に第2空間32が設けられることで、下端LEの電界強度を低減できる。電界強度のさらなる低減のためには、第2空間32は、第2電極12の外周とZ方向において並ぶことが好ましい。また、空隙30の内周側に第1空間31が設けられることで、第1電極11と第2電極12との間の強度を高めることができる。例えば、配線63の接合時に押圧される領域の強度が、向上する。この結果、アイソレータ100の歩留まりを向上できる。
容量の低減及び強度の維持の観点から、空隙30のZ方向における寸法は、例えば、第1電極11と第2電極12との間の距離の0.15倍以上0.4倍以下が好ましい。空隙30のZ方向における寸法がX方向又はY方向において変化している場合は、最も長い寸法が上述した範囲にあることが好ましい。
例えば、第3絶縁領域21cのZ方向における長さは、第2絶縁領域21bのZ方向における長さよりも短い。すなわち、第2電極12と空隙30との間のZ方向における距離は、第1電極11と空隙30との間のZ方向における距離よりも短い。この場合、空隙30を形成するための開口OP6の深さを浅くできる。空隙30の形成が容易となり、アイソレータ100の歩留まりを向上できる。
第3絶縁領域21cのZ方向における長さは、第2絶縁領域21bのZ方向における長さよりも長くても良い。すなわち、第2電極12と空隙30との間のZ方向における距離は、第1電極11と空隙30との間のZ方向における距離よりも長くても良い。この場合、空隙30を第2電極12からより離すことができる。比誘電率の低い空隙30が第2電極12から離れることで、下端LE近傍の電界強度を低減できる。
空隙30及び空孔35は、アイソレータ100の外部の空間と繋がっていても良い。好ましくは、空隙30及び空孔35は、アイソレータ100の外部の空間とは分離されている。例えば、空隙30及び空孔35の圧力は、大気圧よりも低い。又は、空隙30及び空孔35における不活性ガスの濃度は、大気中の不活性ガスの濃度よりも高い。これにより、第1電極11と第2電極12との間に電圧が印加されたときに、空隙30及び空孔35で放電が生じることを抑制できる。不活性ガスは、例えば、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、及び窒素からなる群より選択された少なくとも1つのガスである。
(変形例)
図11~図14は、第1実施形態の変形例に係るアイソレータの一部を表す断面図である。
図11に表したアイソレータ110では、第2絶縁領域21b及び第3絶縁領域21cが設けられていない。第2電極12の下面は、空隙30に露出している。第1電極11の上面又は絶縁層41は、空隙30に露出している。
アイソレータ110によれば、アイソレータ100に比べて、第1電極11と第2電極12との間の容量をさらに低減できる。一方で、アイソレータ100によれば、アイソレータ110に比べて、強度を高めることができる。また、アイソレータ100によれば、アイソレータ110に比べて、空隙30において放電が生じる可能性を低減できる。
図12に表したアイソレータ120では、空隙30がX-Y面に沿って螺旋状に設けられている。図13に表したアイソレータ130では、空隙30が、第1絶縁領域21aから外側に向けて、X-Y面に沿って放射状に設けられている。アイソレータ120及び130において、空隙30同士の隙間には、第1絶縁部21の一部が設けられている。アイソレータ120及び130によれば、アイソレータ100に比べて、強度を高めることができる。一方で、アイソレータ100によれば、アイソレータ120及び130に比べて、第1電極11と第2電極12との間の容量を低減できる。
図14に表したアイソレータ140では、第1電極11及び第2電極12が、渦巻状では無く、平板状である。例えば、第1電極11と第2電極12は、第1電極11の上面と第2電極12の下面が平行となるように設けられる。
アイソレータ140は、磁界の変化に代えて、電界の変化を利用して信号を伝達する。具体的には、第2回路2が第2電極12へ電圧を印加すると、第1電極11と第2電極12との間に電界が発生する。第1電極11には、電界強度に応じた電荷が蓄積される。第1回路1は、このときの電荷の流れを検出し、検出結果に基づいて信号を生成する。これにより、第1電極11と第2電極12との間で、電流を遮断した状態で信号が伝達される。
アイソレータ140の構造は、第1電極11及び第2電極12に関する構造を除き、アイソレータ100と同様の構造を適用可能である。アイソレータ140によれば、アイソレータ100と同様に、第1電極11と第2電極12との間の容量の増大を抑制しつつ、CMTIを向上できる。又は、CMTIを維持したまま、第1電極11及び第2電極12のそれぞれのサイズを小さくできる。
図15は、第2実施形態に係るアイソレータを表す平面図である。
図16は、第2実施形態に係るアイソレータの断面構造を表す模式図である。
第2実施形態に係るアイソレータ200では、図15に表したように、配線61を介して、第1電極11の一端が導電体50と電気的に接続されている。第1電極11の他端は、配線60を介して第1回路1と電気的に接続されている。
図16に表したように、第1回路1は、基板5中に設けられている。第2回路2は、基板5から離れた基板6中に設けられている。パッド62は、配線63を介して、基板6の上に設けられたパッド68と電気的に接続されている。パッド64は、配線65を介して、基板6の上に設けられたパッド69と電気的に接続されている。第2回路2は、パッド68及び69と電気的に接続されている。
アイソレータ200において、基板5より上側の構造には、既に説明した各実施形態に係る構造を適用可能である。これにより、例えば、アイソレータ200のCMTIを向上できる。
図17は、第2実施形態の第1変形例に係るアイソレータを表す平面図である。
図18は、図17のXVIII-XVIII断面図である。図19は、図17のXIX-XIX断面図である。
図20は、第2実施形態の第1変形例に係るアイソレータの断面構造を表す模式図である。
第1変形例に係るアイソレータ210は、図17に表したように、第1構造体10-1及び第2構造体10-2を含む。
第1構造体10-1は、図17、図18、及び図20に表したように、電極11-1、電極12-1、絶縁部20a、絶縁部21-1、絶縁部25a、絶縁部27a、絶縁部29a、絶縁層41a~46a、導電体50a、パッド62a、パッド64a、及びパッド66aを含む。これらの構成要素の構造は、例えば図2に表した、第1電極11、第2電極12、絶縁部20、第1絶縁部21、絶縁部25、27、及び29、絶縁層41~46、導電体50、パッド62、パッド64、及びパッド66の構造とそれぞれ同様である。
第2構造体10-2は、図17、図19、及び図20に表したように、電極11-2、電極12-2、絶縁部20b、絶縁部21-2、絶縁部25b、絶縁部27b、絶縁部29b、絶縁層41b~46b、導電体50b、パッド62b、パッド64b、及びパッド66bを含む。これらの構成要素の構造は、例えば図2に表した、第1電極11、第2電極12、絶縁部20、第1絶縁部21、絶縁部25、27、及び29、絶縁層41~46、導電体50、パッド62、パッド64、及びパッド66の構造とそれぞれ同様である。
図17に表したように、パッド62aは、配線63によってパッド62bと電気的に接続されている。パッド64aは、配線65によってパッド64bと電気的に接続されている。
パッド66aは、配線67aによって別の導電部材と電気的に接続されている。パッド66bは、配線67bによって別の導電部材と電気的に接続されている。
図20に表したように、第1回路1は、基板5中に設けられている。第1構造体10-1は、基板5の上に設けられている。第2回路2は、基板6中に設けられている。第2構造体10-2は、基板6の上に設けられている。電極11-1の一端は導電体50aと電気的に接続されている。電極11-1の他端は第1回路1と電気的に接続されている。電極11-2の一端は導電体50bと電気的に接続されている。電極11-2の他端は第2回路2と電気的に接続されている。
アイソレータ210において、基板5より上側の構造及び基板6より上側の構造には、既に説明した各実施形態に係る構造を適用可能である。これにより、例えば、アイソレータ210のCMTIを向上できる。図17~図20に表したアイソレータ210では、一対の電極11-1及び電極12-1が、一対の電極11-2及び電極12-2と直列に接続されている。換言すると、第1回路1と第2回路2との間は、直列に接続された二対の電極によって、二重に絶縁されている。アイソレータ210によれば、一対の電極によって一重に絶縁された構造に比べて、絶縁信頼性を向上できる。
図21は、第2実施形態の第2変形例に係るアイソレータを表す平面図である。
図22は、第2実施形態の第2変形例に係るアイソレータの断面構造を表す模式図である。
第2実施形態の第2変形例に係るアイソレータ220は、図21及び図22に表したように、第1電極11の両端が第1回路1と電気的に接続されている点で、アイソレータ200と異なる。導電体50は、第1回路1及び第1電極11とは電気的に分離されている。導電体50が基準電位に設定されれば、第1回路1、第1電極11、及び導電体50の間の電気的な接続関係は、適宜変更可能である。
図23は、第2実施形態の第3変形例に係るアイソレータを表す模式図である。
第3変形例に係るアイソレータ230は、第1構造体10-1、第2構造体10-2、第3構造体10-3、第4構造体10-4を含む。第1構造体10-1は、電極11-1及び電極12-1を含む。第2構造体10-2は、電極11-2及び電極12-2を含む。第3構造体10-3は、電極11-3及び電極12-3を含む。第4構造体10-4は、電極11-4及び電極12-4を含む。それぞれの電極は、コイルである。第1回路1は、差動ドライバ回路1a、容量C1、及び容量C2を含む。第2回路2は、差動受信回路2a、容量C3、及び容量C4を含む。
例えば、差動ドライバ回路1a、容量C1、容量C2、電極11-1、電極11-2、電極12-1、及び電極12-2は、不図示の第1基板の上に形成される。電極11-1の一端は、第1の定電位に接続される。電極11-2の他端は、容量C1に接続される。電極11-2の一端は、第2の定電位に接続される。電極11-2の他端は、容量C2に接続する。
差動ドライバ回路1aの一方の出力は、容量C1に接続される。差動ドライバ回路1aの他方の出力は、容量C1に接続される。容量C1は、差動ドライバ回路1aと電極11-1との間に接続される。容量C2は、差動ドライバ回路1aと電極11-2との間に接続される。
絶縁部を挟んで電極11-1と電極12-1が積層される。別の絶縁部を挟んで電極11-2と電極12-2が積層される。電極12-1の一端は、電極12-2の一端と接続されている。
例えば、差動受信回路2a、容量C3、容量C4、電極11-3、電極11-4、電極12-3、及び電極12-4は、不図示の第2基板の上に形成される。電極11-3の一端は、第3の定電位に接続される。電極11-3の他端は、容量C3に接続される。電極11-4の一端は、第4の定電位に接続される。電極11-4の他端は、容量C4に接続される。
差動受信回路2aの一方の入力は、容量C3に接続される。差動受信回路2aの他方の入力は、容量C4に接続される。絶縁部を挟んで電極11-3と電極12-3が積層される。別の絶縁部を挟んで、電極11-4と電極12-4が積層される。電極12-3の一端は、電極12-4の一端と接続されている。
動作について説明する。アイソレータでは、変調された信号が伝送される。図23では、Vinが変調された信号を表す。信号の変調には、例えば、エッジトリガ方式、又はOn-Off Keying方式が用いられる。いずれの方法においても、Vinは、元の信号を高周波帯にシフトさせた信号である。
差動ドライバ回路1aは、Vinに応じて電極11-1及び電極11-2に互いに逆方向の電流i0を流す。電極11-1及び11-2は、互いに逆向きの磁界(H1)を発生する。電極11-1の巻数が電極11-2の巻数と同じときは、発生する磁界の大きさが互いに等しくなる。
磁界H1によって電極12-1に生じる誘導電圧は、磁界H1によって電極12-2に生じる誘導電圧と加算される。電極12-1及び12-2に、電流i1が流れる。電極12-1の他端は、電極12-3の他端とボンディングワイヤで接続されている。電極12-2の他端は、電極12-4の他端と別のボンディングワイヤで接続されている。ボンディングワイヤは、例えば金を含む。ボンディングワイヤの直径は、例えば30μmである。
電極12-1及び12-2で加算された誘導電圧は、電極12-3及び12-4に印加される。電極12-3及び12-4には、電流i1と同じ電流値の電流i2が流れる。電極12-3及び12-4は、互いに逆向きの磁界(H2)を発生する。電極12-3の巻数が電極12-4の巻数と同じときは、発生する磁界の大きさが互いに等しくなる。
磁界H2によって電極11-3に生じる誘導電圧の方向は、磁界H2によって電極11-4に生じる誘導電圧の方向と逆である。電極11-3及び11-4に電流i3が流れる。また、電極11-3に生じる誘導電圧の大きさは、電極11-4に生じる誘導電圧の大きさと同じである。差動受信回路2aには、電極11-3及び11-4がそれぞれ発生させる誘導電圧の加算が印加され、変調された信号が伝送される。
図24は、第3実施形態に係るパッケージを表す斜視図である。
図25は、第3実施形態に係るパッケージの断面構造を表す模式図である。
第3実施形態に係るパッケージ300は、図24に表したように、金属部材81a~81f、金属部材82a~82f、パッド83a~83f、パッド84a~84f、封止部90、及び複数のアイソレータ230を含む。
図示した例では、パッケージ300は、4つのアイソレータ230を含む。すなわち、図23に表した第1構造体10-1~第4構造体10-4の組が、4つ設けられている。
複数の第1構造体10-1及び複数の第2構造体10-2は、金属部材81aの一部の上に設けられている。例えば、複数の第1構造体10-1及び複数の第2構造体10-2は、1つの基板5の上に設けられている。基板5は、金属部材81aと電気的に接続されている。基板5中には、複数の第1回路1が設けられている。1つの第1回路1は、1つの第1構造体10-1と1つの第2構造体10-2の組に対応して設けられている。
複数の第3構造体10-3及び複数の第4構造体10-4は、金属部材82aの一部の上に設けられている。複数の第3構造体10-3及び複数の第4構造体10-4は、1つの基板6の上に設けられている。基板6は、金属部材82aと電気的に接続されている。基板6中には、複数の第2回路2が設けられている。1つの第2回路2は、1つの第3構造体10-3と1つの第4構造体10-4の組に対応して設けられている。
金属部材81aは、さらにパッド83aと電気的に接続されている。パッド83aは、各第1構造体10-1及び各第2構造体10-2の導電体50aと電気的に接続されている。金属部材82aは、さらにパッド84aと電気的に接続されている。パッド84aは、各第3構造体10-3及び各第4構造体10-4の導電体50bと電気的に接続されている。
金属部材81b~81eは、パッド83b~83eとそれぞれ電気的に接続されている。パッド83b~83eは、複数の第1回路1とそれぞれ電気的に接続されている。金属部材81fは、パッド83fと電気的に接続されている。パッド83fは、複数の第1回路1と電気的に接続されている。
金属部材82b~82eは、パッド84b~84eとそれぞれ電気的に接続されている。パッド84b~84eは、複数の第2回路2とそれぞれ電気的に接続されている。金属部材82fは、パッド84fと電気的に接続されている。パッド84fは、複数の第2回路2と電気的に接続されている。
封止部90は、金属部材81a~81f及び82a~82fのそれぞれの一部、パッド83a~83f、パッド84a~84f、及び複数のアイソレータ230を覆っている。
金属部材81a~81fは、端子T1a~T1fをそれぞれ有する。金属部材82a~82fは、端子T2a~T2fをそれぞれ有する。端子T1a~T1f及びT2a~T2fは、封止部90に覆われておらず、外部に露出している。
例えば、端子T1a及びT2aは、基準電位に接続される。端子T1b~T1eには、それぞれの第1回路1への信号が入力される。端子T2b~T2eには、それぞれの第2回路2からの信号が出力される。端子T1fは、複数の第1回路1を駆動させるための電源と接続される。端子T2fは、複数の第2回路2を駆動させるための電源と接続される。
第3実施形態によれば、パッケージ300におけるアイソレータのCMTIを向上できる。これにより、パッケージ300の特性を向上できる。ここでは、4つのアイソレータ230が設けられた例を説明したが、パッケージ300には、1つ以上の他のアイソレータが設けられても良い。
以上で説明した実施形態によれば、アイソレータの特性を改善できる。特性の改善は、例えば、第1電極11と第2電極12との間の容量の低下、CMTIの向上、第1電極11と第2電極12との間のリーク電流の低下、強度の向上、歩留まりの向上、又は破壊への耐性の向上などを含む。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1 第1回路、 2 第2回路、 5 基板、 11 第1電極、 11a,11b 金属層、 12 第2電極、 12a,12b 金属層、 20 絶縁部、 21 第1絶縁部、 21a 第1絶縁領域、 21b 第2絶縁領域、 21c 第3絶縁領域、 25,27,29 絶縁部、 30 空隙、 31 第1空間、 32 第2空間、 35 空孔、 41~46 絶縁層、 50 導電体、 51 第1導電部、 51a,51b 金属層、 52 第2導電部、 52a,52b 金属層、 53 第3導電部、 53a,53b 金属層、 60,61,63,65,67 配線、 62,64,66 パッド、 100~140 アイソレータ、 EP 等電位線、 IL1~IL9 絶縁層、 ML1~ML3 金属層、 OP1~OP6 開口、 SL 犠牲層

Claims (9)

  1. 第1電極と、
    前記第1電極の上に設けられ、前記第1電極とは電気的に分離された第2電極と、
    前記第1電極と前記第2電極との間に設けられた空隙と、第1絶縁領域と、を含み、前記空隙は前記第1電極から前記第2電極に向かう第1方向に垂直な第1面に沿って前記第1絶縁領域の周りに設けられた、第1絶縁部と、
    を備えたアイソレータ。
  2. 前記第2電極と電気的に接続されたパッドと、
    前記パッドに接合されたワイヤと、
    をさらに備え、
    前記パッドの少なくとも一部は、前記第1絶縁領域の上に位置する請求項記載のアイソレータ。
  3. 前記第1絶縁部は、
    前記空隙及び前記第1絶縁領域の下に設けられた第2絶縁領域と、
    前記空隙及び前記第1絶縁領域の上に設けられた第3絶縁領域と、
    をさらに含む、請求項又はに記載のアイソレータ。
  4. 前記第3絶縁領域の比誘電率は、前記第2絶縁領域の比誘電率よりも高い請求項記載のアイソレータ。
  5. 前記第3絶縁領域中には、前記第1方向に沿って延び、前記空隙とつながった空孔が設けられた請求項又は4に記載のアイソレータ。
  6. 前記第1方向から見たときに、前記空孔は、前記第2電極の周りにおいて複数設けられた請求項記載のアイソレータ。
  7. 前記空隙は、第1空間と、前記第1面に沿って前記第1空間の周りに設けられた第2空間と、を含み、
    前記第2空間の前記第1方向における寸法は、前記第1空間の前記第1方向における寸法よりも長い、請求項1~のいずれか1つに記載のアイソレータ。
  8. 前記第1電極と電気的に接続された第1回路と、
    前記第2電極と電気的に接続された第2回路と、
    をさらに備えた請求項1~のいずれか1つに記載のアイソレータ。
  9. 前記第1電極及び前記第2電極は、螺旋状に設けられた請求項1~のいずれか1つに記載のアイソレータ。
JP2020052523A 2020-03-24 2020-03-24 アイソレータ Active JP7244452B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020052523A JP7244452B2 (ja) 2020-03-24 2020-03-24 アイソレータ
CN202010855087.6A CN113451277A (zh) 2020-03-24 2020-08-24 隔离器
US17/004,986 US11509033B2 (en) 2020-03-24 2020-08-27 Isolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020052523A JP7244452B2 (ja) 2020-03-24 2020-03-24 アイソレータ

Publications (2)

Publication Number Publication Date
JP2021153237A JP2021153237A (ja) 2021-09-30
JP7244452B2 true JP7244452B2 (ja) 2023-03-22

Family

ID=77808403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020052523A Active JP7244452B2 (ja) 2020-03-24 2020-03-24 アイソレータ

Country Status (3)

Country Link
US (1) US11509033B2 (ja)
JP (1) JP7244452B2 (ja)
CN (1) CN113451277A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023141929A (ja) 2022-03-24 2023-10-05 株式会社東芝 アイソレータ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054800A (ja) 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及びリードフレーム
JP5135951B2 (ja) 2007-08-27 2013-02-06 Dic株式会社 エポキシ樹脂組成物、その硬化物、及び新規エポキシ樹脂
JP2015012614A (ja) 2013-06-28 2015-01-19 フリースケール セミコンダクター インコーポレイテッド ダイ間に用いる誘導通信デバイス及び方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274695B2 (ja) * 1991-11-15 2002-04-15 松下電工株式会社 平面型トランス
JPH11220310A (ja) * 1997-10-15 1999-08-10 Hitachi Metals Ltd 非可逆回路素子
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
EP0915513A1 (en) 1997-10-23 1999-05-12 STMicroelectronics S.r.l. High quality factor, integrated inductor and production method thereof
JP2007073600A (ja) * 2005-09-05 2007-03-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008009310A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 定着装置、画像形成装置、定着温度制御方法
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
EP1970991B1 (en) * 2007-01-18 2013-07-24 Murata Manufacturing Co. Ltd. Non-reversible circuit element
JP4955047B2 (ja) * 2009-11-02 2012-06-20 Smk株式会社 高周波結合器
JP2011233807A (ja) 2010-04-30 2011-11-17 Panasonic Corp 半導体装置およびその製造方法
US8466535B2 (en) 2011-08-12 2013-06-18 National Semiconductor Corporation Galvanic isolation fuse and method of forming the fuse
JP6034222B2 (ja) * 2012-12-27 2016-11-30 京セラ株式会社 弾性波素子、分波器および通信モジュール
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135951B2 (ja) 2007-08-27 2013-02-06 Dic株式会社 エポキシ樹脂組成物、その硬化物、及び新規エポキシ樹脂
JP2011054800A (ja) 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及びリードフレーム
JP2015012614A (ja) 2013-06-28 2015-01-19 フリースケール セミコンダクター インコーポレイテッド ダイ間に用いる誘導通信デバイス及び方法

Also Published As

Publication number Publication date
US20210305671A1 (en) 2021-09-30
JP2021153237A (ja) 2021-09-30
US11509033B2 (en) 2022-11-22
CN113451277A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
JP5054019B2 (ja) 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置
CN112103284B (zh) 芯片元件
JP7284121B2 (ja) アイソレータ
US20050073025A1 (en) Spiral inductor and transformer
CN102881680A (zh) 半导体器件及其制造方法
JP7189172B2 (ja) アイソレータ
JP7465321B2 (ja) アイソレータ
JP7244452B2 (ja) アイソレータ
JP2024097807A (ja) アイソレータ
KR101247425B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN112531011B (zh) 数字隔离器
CN114171868B (zh) 隔离器
US11380600B2 (en) Semiconductor apparatus
JP7332775B2 (ja) アイソレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230309

R150 Certificate of patent or registration of utility model

Ref document number: 7244452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150