JP2023141929A - アイソレータ - Google Patents

アイソレータ Download PDF

Info

Publication number
JP2023141929A
JP2023141929A JP2022048518A JP2022048518A JP2023141929A JP 2023141929 A JP2023141929 A JP 2023141929A JP 2022048518 A JP2022048518 A JP 2022048518A JP 2022048518 A JP2022048518 A JP 2022048518A JP 2023141929 A JP2023141929 A JP 2023141929A
Authority
JP
Japan
Prior art keywords
coil
wiring board
layer
wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022048518A
Other languages
English (en)
Inventor
祐介 今泉
Yusuke Imaizumi
佳 劉
Jia Liu
佳哉 田村
Yoshiya Tamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022048518A priority Critical patent/JP2023141929A/ja
Priority to CN202210904248.5A priority patent/CN116847544A/zh
Priority to US17/901,997 priority patent/US20230309228A1/en
Publication of JP2023141929A publication Critical patent/JP2023141929A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Near-Field Transmission Systems (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】絶縁耐圧を向上させることができるアイソレータを提供する。【解決手段】実施形態のアイソレータは、第１配線板３１と第２配線板３２を備える。第１配線板３１は、第１主面、第１主面の反対側の第２主面を有する絶縁層５３と、第１主面に設けられた第１コイル３１１と、第１主面に設けられ、第１コイル３１１に電気的に接続されたパッド３１２ａとを備える。第２配線板３２は、第３主面、第３主面の反対側の第４主面を有する絶縁層６３と、第３主面に設けられた第２コイル３２１と、第４主面に設けられ、第２コイル３２１に電気的に接続されたパッド３２２ａとを備える。第１コイル３１１と第２コイル３２１とが対向するように配置され、第２配線板３２の外形サイズは、第１配線板３１の外形サイズより小さい。【選択図】図４

Description

本発明の実施形態は、アイソレータに関する。
送信側回路と受信側回路との間を絶縁した状態で、送信側回路から受信側回路へ信号を伝送するアイソレータが知られている。
米国特許第９０３５４２２号明細書
絶縁耐圧を向上させることができるアイソレータを提供する。
実施形態のアイソレータは、第１配線板と第２配線板を備える。前記第１配線板は、第１主面、前記第１主面の反対側の第２主面を有する第１絶縁層と、前記第１主面に設けられた第１コイルと、前記第１主面に設けられ、前記第１コイルに電気的に接続された第１パッドとを備える。前記第２配線板は、第３主面、前記第３主面の反対側の第４主面を有する第２絶縁層と、前記第３主面に設けられた第２コイルと、前記第４主面に設けられ、前記第２コイルに電気的に接続された第２パッドとを備える。前記第１コイルと前記第２コイルとが対向するように配置され、前記第２配線板の外形サイズは、前記第１配線板の外形サイズより小さい。
実施形態のアイソレータを示す平面図である。 実施形態のアイソレータを示す側面図である。 実施形態のアイソレータにおける配線板の平面図である。 図３におけるＡ－Ａ線に沿った断面図である。 実施形態における配線板が含む第１配線板の平面図である。 実施形態における配線板が含む第２配線板の平面図である。 実施形態における第１、第２配線板及びこれらが貼合された配線板の平面図である。 実施形態と比較される構造の一例を示す図である。
以下、図面を参照して実施形態について説明する。以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、以下に示す実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、及び配置等を下記のものに特定するものではない。
実施形態のアイソレータについて説明する。実施形態では、信号を伝送するトランスがプリント配線板（または、プリント基板）に形成された構造を有するアイソレータについて説明する。アイソレータは、送信側回路（または、１次側回路）と受信側回路（または、２次側回路）との間を絶縁した状態で、磁界（または、磁気信号）の変化を利用して信号を伝送する。
図１は、実施形態のアイソレータを示す平面図である。図２は、実施形態のアイソレータを示す側面図である。
図１及び図２に示すように、アイソレータ１は、半導体チップ１０、半導体チップ２０、及びプリント配線板３０を備える。半導体チップ１０は、半導体基板に形成された第１回路１１を有する。第１回路１１は、例えば、送受信回路及び変復調回路を有する。半導体チップ２０は、半導体基板に形成された第２回路２１を有する。第２回路２１は、例えば、送受信回路及び変復調回路を有する。プリント配線板３０は、例えば、柔軟性を有するフレキシブルプリント配線板（ＦＰＣ：Flexible Printed Circuits）で構成される。例えば、アイソレータ１は、半導体チップ１０、半導体チップ２０、及び配線板３０が樹脂（不図示）によって封止された半導体パッケージにより構成される。以降、このフレキシブルプリント配線板で構成されたプリント配線板を、単に配線板と称す。配線板３０の詳細については後述する。
半導体チップ１０は、ダイパッド１２上に絶縁性の接着材１３にて固着されている。半導体チップ２０は、ダイパッド２２上に絶縁性の接着材２３にて固着されている。配線板３０は、半導体チップ１０及び半導体チップ２０上に設けられる。
半導体チップ１０と配線板３０との間には、ボンディングワイヤ１４が設けられる。半導体チップ１０の第１回路１１と配線板３０との間は、ボンディングワイヤ１４により電気的に接続される。半導体チップ２０と配線板３０との間には、ボンディングワイヤ２４が設けられる。半導体チップ２０の第２回路２１と配線板３０との間は、ボンディングワイヤ２４により電気的に接続される。
半導体チップ１０とリードフレーム１５との間には、ボンディングワイヤ１６が設けられる。半導体チップ１０の第１回路１１とリードフレーム１５との間は、ボンディングワイヤ１６により電気的に接続される。さらに、半導体チップ２０とリードフレーム２５との間には、ボンディングワイヤ２６が設けられる。半導体チップ２０の第２回路２１とリードフレーム２５との間は、ボンディングワイヤ２６により電気的に接続される。
以下に、アイソレータ１における配線板３０について説明する。
図３は、実施形態のアイソレータにおける配線板３０を示す平面図である。図４は、図３におけるＡ－Ａ線に沿った断面図であり、配線板３０の断面構造を示す。図３及び図４において、相互に直交し、かつ配線板３０の上面に平行な２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向（ＸＹ面）に対して直交する方向、すなわち配線板３０内の導体層及び絶縁層が積層された方向をＺ方向（または、積層方向）とする。
図３及び図４に示すように、配線板３０は、第１配線板３１、第２配線板３２、及び絶縁層（例えば、シリコンペースト材）３３を有する。第１配線板３１は、柔軟性を有するフレキシブル配線板で構成される。第２配線板３２も、同様に、柔軟性を有するフレキシブル配線板で構成される。
第１配線板３１上に、絶縁層３３を介して第２配線板３２が設けられる。第１配線板３１と第２配線板３２は、絶縁層３３により固着されている。また、Ｘ方向において、第２配線板３２の外形サイズは、第１配線板３１の外形サイズより小さい。さらに、Ｙ方向において、第２配線板３２の外形サイズは、第１配線板３１の外形サイズより小さい。言い換えると、Ｘ方向において、第２配線板３２の長さは、第１配線板３１の長さより短い。さらに、Ｙ方向において、第２配線板３２の長さは、第１配線板３１の長さより短い。なお、第１配線板３１及び第２配線板３２の断面構造については後述する。
図５及び図６に、第１配線板３１及び第２配線板３２の平面図をそれぞれ示す。これらの図は、絶縁層を透過して見た図である。
図５に示す第１配線板３１は、第１コイル３１１、パッド（または、端子）３１２ａ、３１２ｂ、及び配線層３１３ａ、３１３ｂを有する。パッド３１２ａは、配線層３１３ａを介して第１コイル３１１に電気的に接続される。さらに、第１コイル３１１は、配線層３１３ｂを介してパッド３１２ｂに電気的に接続される。
第１コイル３１１は、ＸＹ面に沿って螺旋状に巻かれた２つの導体（以下、螺旋状導体と記す）を含む。第１コイル３１１が含む２つの螺旋状導体は、所定のインダクタンスを有する。２つの螺旋状導体は、外周部の一端にて互いに接続される。一方の螺旋状導体の中央部の一端は、配線層３１３ａを介してパッド３１２ａに電気的に接続される。さらに、他方の螺旋状導体の中央部の一端は、配線層３１３ｂを介してパッド３１２ｂに電気的に接続される。
図６に示す第２配線板３２は、第２コイル３２１、パッド（または、端子）３２２ａ、３２２ｂ、及び配線層３２３ａ、３２３ｂを有する。パッド３２２ａは、配線層３２３ａを介して第２コイル３２１に電気的に接続される。さらに、第２コイル３２１は、配線層３２３ｂを介してパッド３２２ｂに電気的に接続される。
第２コイル３２１は、ＸＹ面に沿って螺旋状に巻かれた２つの螺旋状導体を含む。第２コイル３２１が含む２つの螺旋状導体は、所定のインダクタンスを有する。２つの螺旋状導体は、外周部の一端にて互いに接続される。一方の螺旋状導体の中央部の一端は、配線層３２３ａを介してパッド３２２ａに電気的に接続される。さらに、他方の螺旋状導体の中央部の一端は、配線層３２３ｂを介してパッド３２２ｂに電気的に接続される。
図７に示すように、第１配線板３１と第２配線板３２は貼合されて、配線板３０が形成される。
以下に、図４を参照して、配線板３０の断面構造について説明する。前述したように、第１配線板３１上に、絶縁層３３を介して第２配線板３２が設けられている。
先ず、第１配線板３１の構造を述べる。第１配線板３１は、２層の導体層を持つ多層配線構造（または、両面配線構造）を有する。すなわち、第１配線板３１は、絶縁層５１、接着材５２、配線層３１３ａ（及び３１３ｂ）を含む第１導体層、絶縁層５３、第１コイル３１１及びパッド３１２ａ（及び３１２ｂ）を含む第２導体層、接着材５４、及び絶縁層５５を有する。第１導体層は、配線層３１３ａ（及び３１３ｂ）を含む。第２導体層は、第１コイル３１１及びパッド３１２ａ（及び３１２ｂ）を含む。
これら絶縁層５１、接着材５２、配線層３１３ａ、絶縁層５３、第１コイル３１１及びパッド３１２ａ、接着材５４、及び絶縁層５５は、Ｚ方向に順に積層されている。詳述すると、絶縁層５１上には、配線層３１３ａが設けられる。配線層３１３ａ上には、絶縁層５３が設けられる。すなわち、絶縁層５１と絶縁層５３との間に配線層３１３ａが配置され、絶縁層５３と絶縁層５１間、及び配線層３１３ａと絶縁層５１間が接着材５２により固着されている。
絶縁層５３上には、第１コイル３１１及びパッド３１２ａが設けられる。第１コイル３１１上には、絶縁層５５が設けられる。パッド３１２ａ上の絶縁層５５は除去され、パッド３１２ａ上は開口されている。すなわち、絶縁層５３と絶縁層５５との間に第１コイル３１１及びパッド３１２ａが配置され、絶縁層５３と絶縁層５５間、及び第１コイル３１１と絶縁層５５間が接着材５４により固着されている。
第１コイル３１１は、例えば銅を含む。第１コイル３１１の厚さは、例えば、６μｍ～１２μｍ（６μｍ以上１２μｍ以下）である。第１コイル３１１は、例えば、絶縁層５３に固着された銅箔で形成されている。
配線層３１３ａは、螺旋状に巻かれた第１コイル３１１の中央部からパッド３１２ａまでＸ方向に延伸している。配線層３１３ａは、Ｚ方向に積層された導体層３１３ａａ及び導体層３１３ａｂを有する。例えば、導体層３１３ａａ及び３１３ａｂは銅を含む。導体層３１３ａａは、絶縁層５３に固着された銅箔で形成され、導体層３１３ａｂはメッキにより形成される。第１コイル３１１と配線層３１３ａとの間には、絶縁層５３を貫通するビア３１３ａｃが設けられる。
パッド３１２ａは、Ｚ方向に積層された導体層３１２ａａ及び導体層３１２ａｂを有する。例えば、導体層３１２ａａは銅を含む。導体層３１２ａｂは、積層されたニッケル、パラジウム、及び金を含む。導体層３１２ａａは、絶縁層５３に固着された銅箔で形成され、導体層３１２ａｂはメッキにより形成される。パッド３１２ａと配線層３１３ａとの間には、絶縁層５３を貫通するビア３１２ａｃが設けられる。
導体層３１３ａｂ、ビア３１２ａｃ、及びビア３１３ａｃは、例えば、同一工程のメッキにより形成され、一体化されている。これにより、パッド３１２ａは、ビア３１２ａｃ、配線層３１３ａ、ビア３１３ａｃを介して第１コイル３１１に電気的に接続される。
絶縁層５１、５３及び５５は、例えば、ポリイミドあるいはポリイミド化合物を含む。絶縁層５１の厚さは、例えば、６μｍ～２５μｍ（６μｍ以上２５μｍ以下）である。絶縁層５３の厚さは、例えば、６μｍ～２５μｍ（６μｍ以上２５μｍ以下）である。絶縁層５５の厚さは、例えば、６μｍ～２５μｍ（６μｍ以上２５μｍ以下）である。
次に、第２配線板３２の構造を述べる。第２配線板３２は、第１配線板３１と同様に、２層の導体層を持つ多層配線構造（または、両面配線構造）を有する。すなわち、第２配線板３２は、絶縁層６１、接着材６２、第３導体層、絶縁層６３、第４導体層、パッド３２２ａ（及び３２２ｂ）、接着材６４、及び絶縁層６５を有する。第３導体層は、第２コイル３２１を含む。第４導体層は、配線層３２３ａ（及び３２３ｂ）を含む。
これら絶縁層６１、接着材６２、第２コイル３２１、絶縁層６３、配線層３２３ａ、接着材６４、及び絶縁層６５は、Ｚ方向に順に積層されている。詳述すると、絶縁層６１上には、第２コイル３２１が設けられる。第２コイル３２１上には、絶縁層６３が設けられる。すなわち、絶縁層６１と絶縁層６３との間に第２コイル３２１が配置され、絶縁層６３と絶縁層６１間、及び第２コイル３２１と絶縁層６１間が接着材６２により固着されている。
絶縁層６３上には、配線層３２３ａが設けられる。配線層３２３ａ上には、絶縁層６５が設けられる。また、配線層３２３ａ上には、パッド３２２ａが設けられる。パッド３２２ａ上の絶縁層６５は除去され、パッド３２２ａ上は開口されている。すなわち、絶縁層６３と絶縁層６５との間に配線層３２３ａが配置され、絶縁層６３と絶縁層６５間、及び配線層３２３ａと絶縁層６５間が接着材６４により固着されている。
第２コイル３２１は、例えば銅を含む。第２コイル３２１の厚さは、例えば、６μｍ～１２μｍ（６μｍ以上＊１２μｍ以下）である。第２コイル３２１は、例えば、絶縁層６３に固着された銅箔で形成されている。
配線層３２３ａは、螺旋状に巻かれた第２コイル３２１の中央部からパッド３２２ａまでＸ方向に延伸している。配線層３２３ａは、Ｚ方向に積層された導体層３２３ａａ及び導体層３２３ａｂを有する。例えば、導体層３２３ａａ及び３２３ａｂは銅を含む。導体層３２３ａａは、絶縁層６３に固着された銅箔で形成され、導体層３２３ａｂはメッキにより形成される。第２コイル３２１と配線層３２３ａとの間には、絶縁層６３を貫通するビア３２３ａｃが設けられる。
パッド３２２ａは、導体層、例えば、積層されたニッケル、パラジウム、及び金を含む。パッド３２２ａは、例えばメッキにより形成される。
導体層３２３ａｂ、及びビア３２３ａｃは、例えば、同一工程のメッキにより形成され、一体化されている。これにより、パッド３２２ａは、配線層３２３ａ及びビア３２３ａｃを介して第２コイル３２１に電気的に接続される。
絶縁層６１、６３及び６５は、例えば、ポリイミドあるいはポリイミド化合物を含む。絶縁層６１の厚さは、例えば、６μｍ～２５μｍ（６μｍ以上２５μｍ以下）である。絶縁層６３の厚さは、例えば、６μｍ～２５μｍ（６μｍ以上２５μｍ以下）である。絶縁層６５の厚さは、例えば、６μｍ～２５μｍ（６μｍ以上２５μｍ以下）である。
また、図４に示すように、第１配線板３１の第１コイル３１１と第２配線板３２の第２コイル３２１とが対向するように配置されている。第１コイル３１１と第２コイル３２１との間には、絶縁層５５、３３及び６１が配置されている。第１コイル３１１と第２コイル３２１間の絶縁層５５、３３及び６１の厚さは、例えば、１３μｍ～８０μｍ（１３μｍ以上８０μｍ以下）である。これにより、第１コイル３１１と第２コイル３２１間は、十分な絶縁状態にある。
例えば、第１コイル３１１が１次側コイル、第２コイル３２１が２次側コイルであり、これら第１コイル３１１と第２コイル３２１によりトランスが構成されている。第１コイル３１１に流れる電流によって、第２コイル３２１に誘導起電力が発生し、第２コイル３２１に電流が流れる。これにより、第１コイル３１１と第２コイル３２１間を絶縁状態に保ったままで、第１コイル３１１に流れる電流に応じた電流を、第２コイル３２１に発生させることができる。
なお、実施形態の構成は、以下のように表現することも可能である。
実施形態のアイソレータは、第１配線板３１と第２配線板３２を備える。第１配線板３１は、第１主面、第１主面の反対側の第２主面を有する絶縁層５３と、第１主面に設けられた第１コイル３１１と、第１主面に設けられ、第１コイル３１１に電気的に接続されたパッド３１２ａとを備える。第２配線板３２は、第３主面、第３主面の反対側の第４主面を有する絶縁層６３と、第３主面に設けられた第２コイル３２１と、第４主面に設けられ、第２コイル３２１に電気的に接続されたパッド３２２ａとを備える。第１コイル３１１と第２コイル３２１とが対向するように配置され、第２配線板３２の外形サイズは、第１配線板３１の外形サイズより小さい。
第１配線板３１のパッド３１２ａは、第１コイル３１１と第２コイル３２１との間の高さに配置されている。
絶縁層５３の第１主面からパッド３１２ａまでの距離は、絶縁層５３の第１主面からパッド３２２ａまでの距離より短い。
絶縁層５３の第１主面は、絶縁層６３の第３主面と重ならない領域を有し、パッド３１２ａは前記領域に配置されている。
第１配線板３１は、第２主面に設けられた配線層３１３ａを備え、パッド３１２ａは、配線層３１３ａを介して第１コイル３１１に電気的に接続される。第２配線板３２は、第４主面に設けられた配線層３２３ａを備え、パッド３２２ａは、配線層３２３ａを介して第２コイル３２１に電気的に接続される。
第１配線板３１は、絶縁層５３内に設けられ、第１コイル３１１と配線層３１３ａとの間を接続するビア３１３ａｃと、絶縁層５３内に設けられ、パッド３１２ａと配線層３１３ａとの間を接続するビア３１２ａｃとを有する。第２配線板３２は、絶縁層６３内に設けられ、第２コイル３２１と配線層３２３ａとの間を接続するビア３２３ａｃを有する。
第１配線板３１は、第１コイル３１１及び配線層３１３ａを挟む絶縁層５１と絶縁層５５を備え、第２配線板３２は、第２コイル３２１及び配線層３２３ａを挟む絶縁層６１と絶縁層６５を備える。
実施形態のアイソレータ１の動作について説明する。ここでは、例えば半導体チップ１０の第１回路１１から送信された電気信号が、配線板３０の第１コイル３１１及び第２コイル３２１を介して、半導体チップ２０の第２回路２１へ伝送されるまでの動作を説明する。この場合、第１回路１１は、送信回路及び変調回路として働き、第２回路２１は、受信回路及び復調回路として働く。
先ず、半導体チップ１０の第１回路１１が含む変調回路は、入力段に接続された回路から電気信号としての第１信号を受け取る。変調回路は、第１信号を変調して第２信号に変換し、第２信号を第１回路１１の送信回路に出力する。送信回路は、第２信号を、ボンディングワイヤ１４及び配線層３１３ａを介して、第１コイル３１１に送信する。第１コイル３１１は、受信した第２信号を、磁気信号としての第３信号に変換する。
第３信号は、第２コイル３２１により、電気信号としての第４信号に変換される。第４信号は、配線層３２３ａ及びボンディングワイヤ２４を介して、半導体チップ２０の第２回路２１が含む受信回路に受信される。受信回路は、受信した第４信号を第２回路２１の復調回路に出力する。復調回路は、第４信号を復調して第５信号に変換し、第５信号を第２回路２１の出力段に接続された回路に出力する。この第５信号は、第１回路１１の変調回路により変調される前の第１信号に対応する信号である。
これにより、半導体チップ１０の第１回路１１と半導体チップ２０の第２回路２１とが絶縁された状態で、半導体チップ１０の第１回路１１から送信された電気信号が、配線板３０の第１コイル３１１及び第２コイル３２１を介して、半導体チップ２０の第２回路２１へ伝送される。
本実施形態によれば、絶縁耐圧を向上させることができるアイソレータを提供できる。
以下に、本実施形態の効果について説明する。図８に、本実施形態と比較される構造の一例を示す。例えば、４層の導体層を持つ４層構造の配線板１００でトランスを形成する場合、１層目の導体層Ｌ１が引き出し配線Ｗ１、２層目の導体層Ｌ２が第１コイルＣ１、３層目の導体層Ｌ３が第２コイルＣ２、４層目の導体層Ｌ４が引き出し配線Ｗ２という構造を持つ。
このような構造では、配線板１００と半導体チップあるいは他の配線板とを接続するためのパッドＰ１、Ｐ２を配線板１００に設ける場合、組み立てを容易にするために、パッドＰ１、Ｐ２は同じ表層、例えば４層目の導体層Ｌ４に設けるのが望ましい。この場合、導体層Ｌ１の引き出し配線Ｗ１と導体層Ｌ４のパッドＰ２とを接続する貫通ビアＰＶを設ける構造となる。このような構造を有する配線板では、第２コイルＣ２と貫通ビアＰＶとの距離が近いと、第２コイルＣ２と貫通ビアＰＶ間の絶縁性が保てず、放電が発生する場合がある。
これに対して、本実施形態の構成によれば、１層目の導体層と２層目の導体層を接続するビア、及び３層目の導体層と４層目の導体層を接続するビアを設けているが、１層目の導体層と４層目の導体層を接続する貫通ビアを設けない構造を備えているため、コイルと貫通ビアとの間に絶縁耐圧の問題が発生することはない。これにより、送信側回路と受信側回路との間の絶縁耐圧を向上できる。したがって、実施形態では、絶縁耐圧を向上させることができるアイソレータを提供できる。
本実施形態の構成によれば、１層目の導体層から４層目の導体層に至る貫通ビアを設けないことにより、Ｘ方向（あるいは、配線層３１３ａの延伸方向）の耐電圧の弱さを低減できる。これにより、Ｘ方向における配線板３０の長さを短くでき、配線板３０の小型化が可能である。
さらに、本実施形態の構成によれば、４層の導体層を持つ４層構造の配線板を用いず、２層の導体層を持つ２層構造の配線板３１及び３２を用いて、第１コイル３１１及び第２コイル３２１を有する配線板３０を形成している。２層構造の配線板は、４層構造の配線板と比べて構造及び製造工程が簡素であるため、設計ルールが緩和され、配線層のライン及びスペースを小さくすることができる。これにより、配線板３０の小型化が可能である。さらに、配線板３０に関する設計の自由度も向上できる。
以上述べたように、本実施形態によれば、送信側回路と受信側回路との間の絶縁耐圧を向上させることができるアイソレータを提供できる。さらに、アイソレータの小型化が可能である。
前述の実施形態では、トランスを有する配線板として、柔軟な基板から形成されたフレキシブルプリント配線板を用いた例を説明したが、フレキシブルプリント配線板に限らず、硬質な基板から形成されたリジッドプリント配線板を用いることもできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…アイソレータ、１０…半導体チップ、１１…第１回路、１２…ダイパッド、１３…接着材、１４…ボンディングワイヤ、１５…リードフレーム、１６…ボンディングワイヤ、２０…半導体チップ、２１…第２回路、２２…ダイパッド、２３…接着材、２４…ボンディングワイヤ、２５…リードフレーム、２６…ボンディングワイヤ、３０…プリント配線板、３１…第１配線板、３２…第２配線板、３３…絶縁層、５１…絶縁層、５２…接着材、５３…絶縁層、５４…接着材、５５…絶縁層、６１…絶縁層、６２…接着材、６３…絶縁層、６４…接着材、６５…絶縁層、３１１…第１コイル、３１２ａ…パッド、３１２ａａ…導体層、３１２ａｂ…導体層、３１２ａｃ…ビア、３１２ｂ…パッド、３１３ａ…配線層、３１３ａａ…導体層、３１３ａｂ…導体層、３１３ａｃ…ビア、３１３ｂ…配線層、３２１…第２コイル、３２２ａ…パッド、３２２ｂ…パッド、３２３ａ…配線層、３２３ａａ…導体層、３２３ａｂ…導体層、３２３ａｃ…ビア、３２３ｂ…配線層。

Claims (15)

  1. 第１主面、前記第１主面の反対側の第２主面を有する第１絶縁層と、前記第１主面に設けられた第１コイルと、前記第１主面に設けられ、前記第１コイルに電気的に接続された第１パッドとを備えた第１配線板と、
    第３主面、前記第３主面の反対側の第４主面を有する第２絶縁層と、前記第３主面に設けられた第２コイルと、前記第４主面に設けられ、前記第２コイルに電気的に接続された第２パッドとを備えた第２配線板と、
    を具備し、
    前記第１コイルと前記第２コイルとが対向するように配置され、
    前記第２配線板の外形サイズは、前記第１配線板の外形サイズより小さいアイソレータ。
  2. 前記第１配線板の前記第１パッドは、前記第１コイルと前記第２コイルとの間の高さに配置されている請求項１に記載のアイソレータ。
  3. 前記第１絶縁層の前記第１主面から前記第１パッドまでの距離は、前記第１絶縁層の前記第１主面から前記第２パッドまでの距離より短い請求項１に記載のアイソレータ。
  4. 前記第１絶縁層の前記第１主面は、前記第２絶縁層の前記第３主面と重ならない領域を有し、前記第１パッドは前記領域に配置されている請求項１に記載のアイソレータ。
  5. 前記第１コイルと前記第２コイルとの間に設けられた第３絶縁層をさらに具備し、
    前記第３絶縁層は、ポリイミドを含む請求項１に記載のアイソレータ。
  6. 前記第１配線板は、前記第２主面に設けられた第１配線層を備え、前記第１パッドは、前記第１配線層を介して前記第１コイルに電気的に接続され、
    前記第２配線板は、前記第４主面に設けられた第２配線層を備え、前記第２パッドは、前記第２配線層を介して前記第２コイルに電気的に接続される請求項１に記載のアイソレータ。
  7. 前記第１配線層は第１方向に延伸し、
    前記第２配線層は前記第１方向に延伸し、
    前記第１方向において、前記第２配線板の長さは、前記第１配線板の長さより短い請求項６に記載のアイソレータ。
  8. 前記第１配線板は、前記第１絶縁層内に設けられ、前記第１コイルと前記第１配線層との間を接続する第１ビアと、前記第１絶縁層内に設けられ、前記第１パッドと前記第１配線層との間を接続する第２ビアとを有し、
    前記第２配線板は、前記第２絶縁層内に設けられ、前記第２コイルと前記第２配線層との間を接続する第３ビアを有する請求項６に記載のアイソレータ。
  9. 前記第１配線板は、前記第１コイル及び第１配線層を挟む第４絶縁層と第５絶縁層を備え、
    前記第２配線板は、前記第２コイル及び第２配線層を挟む第６絶縁層と第７絶縁層を備える請求項６に記載のアイソレータ。
  10. 前記第１コイル、前記第２コイル、前記第１配線層、及び前記第２配線層は銅を含む請求項６に記載のアイソレータ。
  11. 前記第１コイル及び前記第２コイルの各々の厚さは、６μｍ以上１２μｍ以下である請求項１に記載のアイソレータ。
  12. 前記第１コイル及び前記第２コイルは銅を含む請求項１に記載のアイソレータ。
  13. 前記第１配線板及び前記第２配線板は、フレキシブルプリント配線板である請求項１に記載のアイソレータ。
  14. 前記第１配線板の前記第１パッドに第１ワイヤを介して接続された第１半導体チップと、
    前記第２配線板の前記第２パッドに第２ワイヤを介して接続された第２半導体チップと、
    をさらに具備する請求項１に記載のアイソレータ。
  15. 前記第１半導体チップは送信回路を有し、
    前記第２半導体チップは受信回路を有し、
    前記第１パッドは前記送信回路に電気的に接続され、
    前記第２パッドは前記受信回路に電気的に接続されている請求項１４に記載のアイソレータ。
JP2022048518A 2022-03-24 2022-03-24 アイソレータ Pending JP2023141929A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022048518A JP2023141929A (ja) 2022-03-24 2022-03-24 アイソレータ
CN202210904248.5A CN116847544A (zh) 2022-03-24 2022-07-29 隔离器
US17/901,997 US20230309228A1 (en) 2022-03-24 2022-09-02 Isolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022048518A JP2023141929A (ja) 2022-03-24 2022-03-24 アイソレータ

Publications (1)

Publication Number Publication Date
JP2023141929A true JP2023141929A (ja) 2023-10-05

Family

ID=88096888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022048518A Pending JP2023141929A (ja) 2022-03-24 2022-03-24 アイソレータ

Country Status (3)

Country Link
US (1) US20230309228A1 (ja)
JP (1) JP2023141929A (ja)
CN (1) CN116847544A (ja)

Also Published As

Publication number Publication date
CN116847544A (zh) 2023-10-03
US20230309228A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
US7741943B2 (en) Miniature transformers adapted for use in galvanic isolators and the like
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
JP4654228B2 (ja) 改善されたガルバニックアイソレータ
US6438000B1 (en) Noise-cut filter
TW200414839A (en) Semiconductor package, method of production of same, and semiconductor device
JP2009302418A (ja) 回路装置及びその製造方法
JP5711572B2 (ja) アイソレータ用回路基板、アイソレータおよびそれらの製造方法
JP2008109094A (ja) 素子搭載用基板および半導体モジュール
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
JP2023141929A (ja) アイソレータ
JP2023065654A (ja) インダクタ部品およびインダクタ部品内蔵基板
JP2009071253A (ja) アイソレータ
JP2021068825A (ja) インダクタアレイ部品およびインダクタアレイ部品内蔵基板
WO2017010010A1 (ja) 半導体素子
JP2004206736A (ja) 半導体装置及びその製造方法
JP2017045878A (ja) 半導体装置
US20230093818A1 (en) Semiconductor device
US20240096542A1 (en) Signal transmission device
US20240090120A1 (en) Isolator
JP2020013917A (ja) 配線基板
US20240087802A1 (en) Isolator
JP2010147171A (ja) 電子回路装置
JP2022131672A (ja) 配線基板
JP2024057304A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106