JP2008109094A - 素子搭載用基板および半導体モジュール - Google Patents

素子搭載用基板および半導体モジュール Download PDF

Info

Publication number
JP2008109094A
JP2008109094A JP2007226726A JP2007226726A JP2008109094A JP 2008109094 A JP2008109094 A JP 2008109094A JP 2007226726 A JP2007226726 A JP 2007226726A JP 2007226726 A JP2007226726 A JP 2007226726A JP 2008109094 A JP2008109094 A JP 2008109094A
Authority
JP
Japan
Prior art keywords
pair
electrodes
signal
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007226726A
Other languages
English (en)
Inventor
Shunichi Imaoka
俊一 今岡
Tetsuo Sawai
徹郎 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007226726A priority Critical patent/JP2008109094A/ja
Priority to US11/861,712 priority patent/US20080078571A1/en
Publication of JP2008109094A publication Critical patent/JP2008109094A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Abstract

【課題】差動信号の伝送特性に優れ、且つ、小型化された素子搭載用基板を提供する。
【解決手段】素子搭載用基板は、配線層８と、導電層２と導電層３に設けられ、互いに対向して平行に配置された信号配線２ａ，３ａと、配線層８の上面側に設けられた一対のパッド電極５ａ，５ｂと、配線層８の下面側に設けられた一対のパッド電極７ａ，７ｂと、各絶縁層を貫通して設けられ、上下の導電層間を電気的に接続する導体部１ｂ，４ｂ，６ｂと、配線層８の上面側に搭載された回路素子９と、この回路素子９に設けられ、一対のパッド電極５ａ，５ｂと導電部材１０ａ，１０ｂを介して接続された一対の信号電極９ａ，９ｂと、を備え、パッド電極５ａから信号配線２ａを介したパッド電極７ａまでの線路と、パッド電極５ｂから信号配線３ａを介したパッド電極７ｂまでの線路とにより等長な一対の差動伝送線路が構成される。
【選択図】図２

Description

本発明は、素子搭載用基板に関し、特に差動伝送線路を有する素子搭載用基板に関する。
電子機器に使用される回路装置の信号処理速度や転送速度などの高速化に伴い、データ転送として、従来のシングルエンド伝送方式から差動伝送方式が採用されるようになっている。差動伝送方式とは、１つの信号から正相信号と逆相信号の２相の信号を発生し、２本の信号線を用いて伝送する方式である。この方式では、正相信号と逆相信号の信号線間が電磁気的に結合するため、２相の信号線が互いに信号電流とリターン電流経路の関係となり、従来のシングルエンド伝送方式と比べて、差動モードの電磁放射ノイズを減らすことができ、且つ、高速に伝送することができる。
近年では、回路装置の小型化・高密度化に伴い、回路装置を構成する配線基板にもその小面積化が求められている。しかしながら、差動伝送方式を採用する場合には、１つの信号に対して２本の信号線を必要とするため、配線基板上に形成される信号関係の配線が２倍になり、従来のシングルエンド伝送方式よりも配線基板上の配線効率が悪くなるという問題がある。このような問題を克服するために、２つの信号線を積層した状態で、信号線を互いに対向させて平行に配置することにより差動伝送する方法が提案されている（例えば、特許文献１参照）。
特許文献１に開示される配線基板では、２つの信号配線（信号線）が配線基板内部で対向して平行に積層配置されるとともに、それぞれが埋め込みビアを介して配線基板の最上層に形成された接続パッド（電極パッド）と接続されている。さらに、こうした接続パッドを介して２つの集積回路チップ（回路素子）が配線基板の最上層に搭載され、互いに接続されている。
特開２００１−２１０９５９号公報
ところで、差動信号を伝送する信号線を実際の回路装置（素子搭載用基板）に採用する場合には、差動ペア内の正相信号と逆相信号の電気的等価性の確保のため、信号線を含む２つの伝送経路全体を等長な線路とする必要がある。しかしながら、上記配線基板では、埋め込みビアの線路長（ビア深さ）が２つの信号線で異なるため、信号線を含む全体の等長性が崩れ、これによる差動インピーダンスの不整合が生じる。このため、反射ノイズが発生して配線基板上の回路素子に誤動作を生じさせてしまうという問題点を有している。
本発明はこうした状況に鑑みてなされたものであり、その目的は、差動信号の伝送特性に優れ、且つ、小型化された素子搭載用基板を提供することにある。
上記課題を解決するために、本発明に係る素子搭載用基板は、導電層と絶縁層とが交互に複数積層された配線層と、配線層の一方の主面に設けられた一対の第１の電極と、配線層内の異なる導電層に設けられ、互いに対向して平行に配置された信号配線と、配線層の他方の主面に設けられた一対の第２の電極と、絶縁層を貫通して設けられ、第１の電極と信号配線との間および信号配線と第２の電極との間をそれぞれ電気的に接続する導体部と、を備え、第１の電極の一方から第２の電極の一方までの第１の線路と、第１の電極の他方から第２の電極の他方までの第２の線路とにより、等長な一対の差動伝送線路が構成されていることを特徴とする。
この発明によれば、配線層内において信号配線を互いに対向して平行に積層配置した状態で、素子搭載用基板の第１の電極と第２の電極との間におけるこうした信号配線を介した２つの線路を、一対の等長な差動伝送線路とすることが可能となる。このため、所定の信号を正確に伝送させ、搭載される回路素子を正常に作動させることが可能な素子搭載用基板とすることができる。また、信号配線を同一平面で平行に配置する場合に比べて信号配線の占有面積を削減できるので、こうした信号配線を有する素子搭載用基板の小型化を実現することが可能となる。
上記構成において、素子搭載用基板と、素子搭載用基板の配線層の一方の主面に設けられた回路素子とを備え、一対の第１の電極に回路素子の一対の信号電極がそれぞれ電気的に接続され、一対の第２の電極が外部引出電極として機能することを特徴とする。このようにすることで、素子搭載用基板に搭載された回路素子からの所定の信号を外部に正確に、且つ、高速に伝送させることができる。
本発明によれば、信号の伝送特性に優れ、且つ、小型化された素子搭載用基板が提供される。
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は本発明の第１の実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図である。図２（Ａ）は図１中のＸ−Ｘ線に沿った素子搭載用基板および半導体モジュールの断面図であり、図２（Ｂ）は図１中のＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図である。
第１の実施形態の素子搭載用基板１００は、導電層２，３，５，７および絶縁層１，４，６が交互に複数積層された配線層８と、導電層２と導電層３に設けられ、互いに対向して平行に配置された信号配線２ａ，３ａと、配線層８の上面側の導電層５に設けられた一対のパッド電極５ａ，５ｂと、配線層８の下面側の導電層７に設けられた一対のパッド電極７ａ，７ｂと、各絶縁層を貫通して設けられ、上下の導電層間を電気的に接続する導体部１ｂ，４ｂ，６ｂと、を備える。また、第１の実施形態の半導体モジュール１５０は、素子搭載用基板１００と、素子搭載用基板１００の配線層８の一方の主面である上面側に搭載された回路素子９と、この回路素子９に設けられ、一対のパッド電極５ａ，５ｂと導電部材１０ａ，１０ｂを介して接続された一対の信号電極９ａ，９ｂと、を備える。これにより、素子搭載用基板１００およびそれを備えた半導体モジュール１５０は、パッド電極５ａから信号配線２ａを介してのパッド電極７ａまでの線路と、パッド電極５ｂから信号配線３ａを介してのパッド電極７ｂまでの線路とにより一対の差動伝送線路が構成されている。
絶縁層１は導電層２と導電層３との間に設けられている。絶縁層１により導電層２と導電層３との間が電気的に絶縁されている。絶縁層１にはエポキシ樹脂を主成分とする膜が採用され、その厚さは、たとえば、約８０μｍである。ここで、エポキシ樹脂を主成分とする絶縁層１としては、編み込まれたガラス繊維に樹脂を含浸させたタイプの膜であってもよく、あるいは、絶縁層１に約２μｍ〜１０μｍ程度の直径を有するフィラーが添加された膜であってもよい。このフィラーとしては、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）、及び窒化ホウ素（ＢＮ）などがある。こうしたフィラーの重量充填率は約３０％〜約８０％が好適である。
導電層２および導電層３は絶縁層１の上下面にそれぞれ形成されている。導電層２および導電層３には、たとえば、銅（Ｃｕ）やアルミニウム（Ａｌ）などの金属が採用され、その厚さは、たとえば、約２０μｍである。導電層２は信号配線２ａおよびビアランド２ｂなどの所定の配線パターンに加工され、導電層３は信号配線３ａおよびビアランド３ｂなどの所定の配線パターンに加工されている。ここで、信号配線２ａと信号配線３ａとは、所定の領域Ａにおいて互いに対向して平行に配置され、差動信号を伝送する一対の信号配線を構成している。
導電層２と導電層３との間の絶縁層１には、その上面から下面にかけて接続孔１ａを有しており、その接続孔１ａ内には銅などからなる導体部１ｂが形成されている。この導体部１ｂは、所定の位置に配置され、絶縁層１の上下面に形成された導電層２と導電層３とを電気的に接続している。
絶縁層４は絶縁層１の上面において導電層２を覆うように形成されている。絶縁層４により導電層２と導電層５との間が電気的に絶縁されている。絶縁層４には、絶縁層１と同じ組成を有する材料が採用され、その膜厚は、たとえば、約６０μｍである。
導電層５は絶縁層４の上面に形成されている。導電層５には、導電層２，３と同じ金属が採用され、その膜厚は、たとえば、約２０μｍである。導電層５は一対のパッド電極５ａ，５ｂや配線部（図示せず）などの所定の配線パターンに加工されている。この一対のパッド電極５ａ，５ｂには回路素子９の一対の信号電極９ａ，９ｂが導電部材１０ａ，１０ｂを介して電気的に接続されている。
導電層２と導電層５との間の絶縁層４には、その上面から下面にかけて接続孔４ａを有しており、その接続孔４ａ内には銅などからなる導体部４ｂが形成されている。この導体部４ｂは、所定の位置に配置され、絶縁層４の上下面に形成された導電層２と導電層５とを電気的に接続している。
絶縁層６は絶縁層１の下面において導電層３を覆うように形成されている。絶縁層６により導電層３と導電層７との間が電気的に絶縁されている。絶縁層６には、絶縁層１と同じ組成を有する材料が採用され、その膜厚は、たとえば、約６０μｍである。
導電層７は絶縁層６の下面に形成されている。導電層７には、導電層２，３と同じ金属が採用され、その膜厚は、たとえば、約２０μｍである。導電層７は一対のパッド電極７ａ，７ｂや配線部（図示せず）などの所定の配線パターンに加工されている。ここでは、この一対のパッド電極７ａ，７ｂは回路素子９からの信号を外部へ伝送するための外部引出電極として機能する。
導電層３と導電層７との間の絶縁層６には、その下面から上面にかけて接続孔６ａを有しており、その接続孔６ａ内には銅などからなる導体部６ｂが形成されている。この導体部６ｂは、所定の位置に配置され、絶縁層６の上下面に形成された導電層３と導電層７とを電気的に接続している。
配線層８は上記した導電層２，３，５，７および絶縁層１，４，６により４層構造の配線層を構成して形成されている。
回路素子９は、たとえば、ＩＣチップやＬＳＩチップなどの半導体素子である。ここでは、その上面に一対の信号電極９ａ，９ｂを備えるＬＳＩチップを採用している。回路素子９は所定の領域の絶縁層４の上に接着層（図示せず）を介して装着されている。
導電部材１０ａ，１０ｂは、金線などが採用され、導電層５のパッド電極５ａ，５ｂと回路素子９の信号電極９ａ，９ｂとをそれぞれ電気的にワイヤボンディング接続している。なお、配線層８（絶縁層４）上に設けられた回路素子９を外界からの影響から保護するために、回路素子９を覆うようにエポキシ樹脂からなる封止樹脂層（図示せず）を形成するなどしてもよい。
本実施形態に係る素子搭載用基板１００においては、パッド電極５ａと信号配線２ａとの間を電気的に接続する導体部４ｂと、信号配線２ａとパッド電極７ａとの間を電気的に接続する導体部１ｂ，６ｂとの長さの和が、パッド電極５ｂと信号配線３ａとの間を電気的に接続する導体部１ｂ，４ｂと、信号配線３ａとパッド電極７ｂとの間を電気的に接続する導体部６ｂとの長さの和と等しくなるように構成されている。また、本実施形態に係る素子搭載用基板１００においては、信号配線２ａが配置された導電層２における信号配線２ａを含む配線長と、信号配線３ａが配置された導電層３における信号配線３ａを含む配線長とが等しく構成されている。
以上説明した本実施形態の素子搭載用基板およびそれを備える半導体モジュールによれば、以下のような効果を得ることができるようになる。
（１）配線層８内において信号配線２ａ，３ａを互いに対向して平行に積層配置した状態で、素子搭載用基板のパッド電極５ａ，５ｂとパッド電極７ａ，７ｂとの間におけるこうした信号配線２ａ，３ａを介した２つの線路を、一対の等長な差動伝送線路とすることが可能となる。これは、パッド電極５ａから信号配線２ａに至る線路長とパッド電極５ｂから信号配線３ａに至る線路長との差（導体部１ｂの深さに相当）が、信号配線２ａからパッド電極７ａに至る線路と信号配線３ａからパッド電極７ｂに至る線路長との差によって相殺されることによる。このため、差動インピーダンスの不整合を抑制することができるので、所定の信号を正確に伝送させ、搭載される回路素子を正常に作動させることが可能な素子搭載用基板とすることができる。
（２）信号配線２ａ，３ａを互いに対向して平行に積層配置したことで、信号配線を同一平面で平行に配置する場合に比べて信号配線の占有面積を削減できるので、こうした信号配線を有する素子搭載用基板の小型化を実現することが可能となる。
（３）回路素子９の一対の信号電極９ａ，９ｂを一対のパッド電極５ａ，５ｂにそれぞれ電気的に接続し、一対のパッド電極７ａ，７ｂを回路素子９の信号を外部に伝送するための外部引出電極として機能させたことで、素子搭載用基板に搭載された回路素子９からの所定の信号を外部に正確に、且つ、高速に伝送させることができる。
なお、上記実施形態では、４層構造の配線層８における例を示したが、本発明はこれに限らず、たとえば、２層構造あるいは５層構造以上の構造を有する配線層にも適用可能である。この場合、一対の信号配線を配線層内の異なる導電層間で互いに対向して平行に配置して設けるとともに、配線層の一方の主面に設けられた一対のパッド電極と、配線層の他方の主面に設けられた一対のパッド電極とを、各導電層を素子搭載用基板の鉛直方向に貫通して設けられた導体部を介して接続することで、同様の効果を享受することができる。
上記実施形態では、回路素子９を搭載した素子搭載用基板および半導体モジュールの例を示したが、本発明はこれに限らず、たとえば、回路素子９を搭載していない状態の素子搭載用基板であってもよい。
上記実施形態では、素子搭載用基板の一対のパッド電極７ａ，７ｂを外部引出電極として機能させた例を示したが、本発明はこれに限らず、たとえば、素子搭載用基板の下面に別の回路素子を搭載し、素子搭載用基板の一対のパッド電極７ａ，７ｂにこの回路素子の一対の信号電極をそれぞれ接続するようにしてもよい。このようにすることで、素子搭載用基板の上面の回路素子９と下面の回路素子との間で、所定の信号を正確に、且つ、高速に伝送させることができる。さらに、素子搭載用基板の上面側の回路素子９と下面側の回路素子とを重畳して配置した場合には、素子搭載用基板をさらに小型化することが可能となる。以下このような実施形態について詳述する。
（第２の実施形態）
図３は本発明の第２の実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図である。図４（Ａ）は図３中のＸ−Ｘ線に沿った素子搭載用基板および半導体モジュールの断面図であり、図４（Ｂ）は図３中のＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図である。
半導体モジュール２５０は、素子搭載用基板２００の配線層８の下面側の導電層７に複数のパッド電極７ｃが設けられている。本実施形態に係る回路素子１１は、ＢＧＡタイプのＩＣチップであり、平たいパッケージの下面に外部入出力用のパッド（不図示）が格子状に並んでおり、このパッドとパッド電極７ｃとが半田ボール１２を介して接続されている。図３、図４に示す半導体モジュール２５０では、パッド電極５ａから信号配線２ａを介してのパッド電極７ａまでの線路と、パッド電極５ｂから信号配線３ａを介してのパッド電極７ｂまでの線路とにより等長な一対の差動伝送線路が構成されている。なお、回路素子９および回路素子１１のパッド電極同士を等長な一対の差動伝達線路で接続してもよい。
（第３の実施形態）
図５は本発明の第３の実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図である。図６（Ａ）は図５中のＸ−Ｘ線に沿った素子搭載用基板および半導体モジュールの断面図であり、図６（Ｂ）は図５中のＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図である。
第３の実施形態に係る半導体モジュール３５０は、第１の実施形態に係る半導体モジュール１５０における回路素子９に加えて、回路素子９を搭載した面と反対側の面に更に回路素子１３を搭載している。なお、本実施形態に係る素子搭載用基板３００は、第１の実施形態に係る素子搭載用基板１００と実質的に同じなため、同一の要素には同一の符号を付して説明を適宜省略する。
回路素子１３は、たとえば、ＩＣチップやＬＳＩチップなどの半導体素子である。本実施形態では、回路素子１３の下面に複数対の信号電極１４ａ，１４ｂ，１５ａ，１５ｂを備えるＬＳＩチップを採用している。回路素子１３は所定の領域の絶縁層６の上に接着層（図示せず）を介して装着されている。
導電部材１６ａ，１６ｂは、金線などが採用され、導電層７のパッド電極７ａ，７ｂと回路素子１３の信号電極１４ａ，１４ｂとをそれぞれ電気的にワイヤボンディング接続している。また、導電部材１７ａ，１７ｂは、金線などが採用され、導電層７のパッド電極１８ａ，１８ｂと回路素子１３の信号電極１５ａ，１５ｂとをそれぞれ電気的にワイヤボンディング接続している。なお、配線層８（絶縁層６）上に設けられた回路素子１３を外界からの影響から保護するために、回路素子１３を覆うようにエポキシ樹脂からなる封止樹脂層（図示せず）を形成するなどしてもよい。
（第４の実施形態）
本実施形態では、上述の各実施形態で説明した半導体モジュールをマザーボードにはめ込んで実装する方法について説明する。図７は、第４の実施形態に係るマザーボードへの半導体モジュールの実装状態を示した模式図である。マザーボード４４０は、電子装置を構成するための複数の部品を積載可能に構成されている電子回路基板である。本実施形態に係るマザーボード４４０は、積載される半導体モジュール４５０が備える素子搭載用基板４００の一方の面に設けられている回路素子４１１と干渉しないように貫通孔４２０が形成されている。
半導体モジュール４５０における素子搭載用基板４００は、回路素子４０９と回路素子４１１とを電気的に接続する互いに等長な一対の差動伝送線路４０２と、回路素子４０９とマザーボード４４０とを電気的に接続する互いに等長な一対の差動伝送線路４０３とを有する。なお、図７に示すそれぞれの差動伝送線路４０２，４０３は、便宜上一本の線で示しているが、２本の配線で対をなしている点は前述の各実施形態で説明した素子搭載用基板と同様である。
（第５の実施形態）
本実施形態では、上述の各実施形態で説明した半導体モジュールをマザーボードに垂直に実装する方法について説明する。図８は、第５の実施形態に係るマザーボードへの半導体モジュールの実装状態を示した模式図である。本実施形態に係るマザーボード５４０は、実装される半導体モジュール５５０の端部が挿入され固定されるように構成されている挿入口５２０が形成されている。半導体モジュール５５０は、挿入口５２０に挿入された状態で端部に設けられている外部接続端子５２２がマザーボード５４０に形成されている不図示の電極と接触し、固定される。
半導体モジュール５５０における素子搭載用基板５００は、回路素子５０９と回路素子５１１とを電気的に接続する互いに等長な一対の差動伝送線路５０２，５０３と、回路素子５０９とマザーボード５４０とを電気的に接続する互いに等長な一対の差動伝送線路５０４と、回路素子５１１とマザーボード５４０とを電気的に接続する互いに等長な一対の差動伝送線路５０５とを有する。なお、図８に示すそれぞれの差動伝送線路５０２，５０３，５０４，５０５は、便宜上一本の線で示しているが、２本の配線で対をなしている点は前述の各実施形態で説明した素子搭載用基板と同様である。
以上、本発明を上述の各実施形態を参照して説明したが、本発明は上述の各実施形態に限定されるものではなく、各実施形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各種の設計変更等の変形を各実施形態に対して加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうる。
本発明の第１実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図。 （Ａ）、（Ｂ）図１中のＸ−Ｘ線およびＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図。 本発明の第２実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図。 （Ａ）、（Ｂ）図３中のＸ−Ｘ線およびＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図。 本発明の第３実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図。 （Ａ）、（Ｂ）図５中のＸ−Ｘ線およびＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図。 第４の実施形態に係るマザーボードへの半導体モジュールの実装状態を示した模式図。 第５の実施形態に係るマザーボードへの半導体モジュールの実装状態を示した模式図。
符号の説明
１ 絶縁層、 １ａ 接続孔、 １ｂ 導体部、 ２ 導電層、 ２ａ 信号配線、 ２ｂ ビアランド、 ３ 導電層、 ３ａ 信号配線、 ３ｂ ビアランド、 ４ 絶縁層、 ４ａ 接続孔、 ４ｂ 導体部、 ５ 導電層、 ５ａ パッド電極、 ５ｂ パッド電極、 ６ 絶縁層、 ６ａ 接続孔、 ６ｂ 導体部、 ７ 導電層、 ７ａ パッド電極、 ７ｂ パッド電極、 ７ｃ パッド電極、 ８ 配線層、 ９ 回路素子、 ９ａ 信号電極、 ９ｂ 信号電極、 １０ａ 導電部材、 １０ｂ 導電部材、 １００ 素子搭載用基板、 １５０ 半導体モジュール。

Claims (5)

  1. 導電層と絶縁層とが交互に複数積層された配線層と、
    前記配線層の一方の主面に設けられた一対の第１の電極と、
    前記配線層内の異なる導電層に設けられ、互いに対向して平行に配置された信号配線と、
    前記配線層の他方の主面に設けられた一対の第２の電極と、
    前記絶縁層を貫通して設けられ、前記第１の電極と前記信号配線との間および前記信号配線と前記第２の電極との間をそれぞれ電気的に接続する導体部と、
    を備え、
    前記第１の電極の一方から前記第２の電極の一方までの第１の線路と、前記第１の電極の他方から前記第２の電極の他方までの第２の線路とにより、等長な一対の差動伝送線路が構成されている素子搭載用基板。
  2. 前記第１の線路における前記導体部は、一方の主面から他方の主面に向かって絶縁層に一つずつ設けられており、前記第２の線路における前記導体部は、一方の主面から他方の主面に向かって絶縁層に一つずつ設けられていることを特徴とする請求項１に記載の素子搭載用基板。
  3. 導電層と絶縁層とが交互に複数積層された配線層と、
    前記配線層の一方の主面に設けられた一対の第１の電極と、
    前記配線層内の異なる導電層に設けられ、互いに対向して平行に配置された一対の信号配線と、
    前記配線層の他方の主面に設けられた一対の第２の電極と、
    前記絶縁層を貫通して設けられ、前記一対の第１の電極の一方と前記一対の信号配線の一方との間を電気的に接続する第１の導体部と、
    前記絶縁層を貫通して設けられ、前記一対の信号配線の一方と前記一対の第２の電極の一方との間を電気的に接続する第２の導体部と、
    前記絶縁層を貫通して設けられ、前記一対の第１の電極の他方と前記一対の信号配線の他方との間を電気的に接続する第３の導体部と、
    前記絶縁層を貫通して設けられ、前記一対の信号配線の他方と前記一対の第２の電極の他方との間を電気的に接続する第４の導体部と、
    を備え、
    前記一対の信号配線の一方が配置された導電層における前記一対の信号配線の一方を含む配線長と、前記一対の信号配線の他方が配置された導電層における前記一対の信号配線の他方を含む配線長とが等しく、
    配線層の主面と垂直な方向における前記第１の導体部と前記第２の導体部との長さの和が、配線層の主面と垂直な方向における前記第３の導体部と前記第４の導体部との長さの和と等しく、
    前記第１の電極の一方から前記第２の電極の一方までの第１の線路と、前記第１の電極の他方から前記第２の電極の他方までの第２の線路とにより、等長な一対の差動伝送線路が構成されている素子搭載用基板。
  4. 請求項１乃至３のいずれかに記載の素子搭載用基板と、
    前記素子搭載用基板の前記配線層の一方の主面に設けられた回路素子とを備え、
    前記一対の第１の電極に前記回路素子の一対の信号電極がそれぞれ電気的に接続され、前記一対の第２の電極が外部引出電極として機能することを特徴とする半導体モジュール。
  5. 請求項１乃至３のいずれかに記載の素子搭載用基板と、
    前記素子搭載用基板の前記配線層の一方の主面に設けられた第１の回路素子と、
    前記素子搭載用基板の前記配線層の他方の主面に設けられた第２の回路素子を備え、
    前記一対の第１の電極に前記第１の回路素子の一対の信号電極がそれぞれ電気的に接続され、前記一対の第２の電極に前記第２の回路素子の一対の信号電極がそれぞれ電気的に接続されていることを特徴とする半導体モジュール。
JP2007226726A 2006-09-29 2007-08-31 素子搭載用基板および半導体モジュール Ceased JP2008109094A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007226726A JP2008109094A (ja) 2006-09-29 2007-08-31 素子搭載用基板および半導体モジュール
US11/861,712 US20080078571A1 (en) 2006-09-29 2007-09-26 Device mounting board and semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006266887 2006-09-29
JP2007226726A JP2008109094A (ja) 2006-09-29 2007-08-31 素子搭載用基板および半導体モジュール

Publications (1)

Publication Number Publication Date
JP2008109094A true JP2008109094A (ja) 2008-05-08

Family

ID=39260011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007226726A Ceased JP2008109094A (ja) 2006-09-29 2007-08-31 素子搭載用基板および半導体モジュール

Country Status (2)

Country Link
US (1) US20080078571A1 (ja)
JP (1) JP2008109094A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087037A (ja) * 2008-09-29 2010-04-15 Kyocera Corp 差動伝送用多層配線基板
JP2010147792A (ja) * 2008-12-18 2010-07-01 Denso Corp 乗員保護システムのセンサ装置
JP2010177593A (ja) * 2009-01-30 2010-08-12 Furukawa Electric Co Ltd:The 並列伝送モジュール
JP2012222103A (ja) * 2011-04-07 2012-11-12 Nippon Telegr & Teleph Corp <Ntt> 安定化フィルタ
JP2013225544A (ja) * 2012-04-19 2013-10-31 Canon Inc プリント回路板
JP2021034536A (ja) * 2019-08-23 2021-03-01 日本特殊陶業株式会社 配線基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678712B (zh) * 2018-09-27 2019-12-01 創意電子股份有限公司 電路板結構以及其傳輸導線結構
US11751323B2 (en) * 2021-07-27 2023-09-05 Dell Products L.P. Quad-trace structures for high-speed signaling

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174644A (ja) * 1997-06-24 1999-03-16 Advantest Corp 多層プリント配線基板及びその自動配線方法
JP2000349192A (ja) * 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2004158553A (ja) * 2002-11-05 2004-06-03 Mitsubishi Electric Corp 半導体装置
JP2004289094A (ja) * 2003-01-29 2004-10-14 Kyocera Corp 配線基板
JP2004349406A (ja) * 2003-05-21 2004-12-09 Konica Minolta Business Technologies Inc 差動伝送回路と、当該差動伝送回路を用いた画像処理装置
JP2005159080A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 配線基板
JP2006128633A (ja) * 2004-09-28 2006-05-18 Canon Inc 多端子素子及びプリント配線板
JP2007149805A (ja) * 2005-11-25 2007-06-14 Funai Electric Co Ltd プリント配線板
JP2007288180A (ja) * 2006-03-24 2007-11-01 Kyocera Corp 配線構造、多層配線基板および電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3981076A (en) * 1974-11-27 1976-09-21 Commissariat A L'energie Atomique Method of connecting electronic microcomponents
US5334271A (en) * 1992-10-05 1994-08-02 W. L. Gore & Associates, Inc. Process for manufacture of twisted pair electrical cables having conductors of equal length
US5459284A (en) * 1993-08-31 1995-10-17 Motorola, Inc. Twisted-pair wire bond and method thereof
US5430247A (en) * 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6353539B1 (en) * 1998-07-21 2002-03-05 Intel Corporation Method and apparatus for matched length routing of back-to-back package placement
FI20020522A0 (fi) * 2002-03-19 2002-03-19 Nokia Corp Tehonhallintajärjestely

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174644A (ja) * 1997-06-24 1999-03-16 Advantest Corp 多層プリント配線基板及びその自動配線方法
JP2000349192A (ja) * 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
JP2004158553A (ja) * 2002-11-05 2004-06-03 Mitsubishi Electric Corp 半導体装置
JP2004289094A (ja) * 2003-01-29 2004-10-14 Kyocera Corp 配線基板
JP2004349406A (ja) * 2003-05-21 2004-12-09 Konica Minolta Business Technologies Inc 差動伝送回路と、当該差動伝送回路を用いた画像処理装置
JP2005159080A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 配線基板
JP2006128633A (ja) * 2004-09-28 2006-05-18 Canon Inc 多端子素子及びプリント配線板
JP2007149805A (ja) * 2005-11-25 2007-06-14 Funai Electric Co Ltd プリント配線板
JP2007288180A (ja) * 2006-03-24 2007-11-01 Kyocera Corp 配線構造、多層配線基板および電子装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087037A (ja) * 2008-09-29 2010-04-15 Kyocera Corp 差動伝送用多層配線基板
JP2010147792A (ja) * 2008-12-18 2010-07-01 Denso Corp 乗員保護システムのセンサ装置
JP4605484B2 (ja) * 2008-12-18 2011-01-05 株式会社デンソー 乗員保護システムのセンサ装置
US8194414B2 (en) 2008-12-18 2012-06-05 Denso Corporation Sensor device for occupant protection system
JP2010177593A (ja) * 2009-01-30 2010-08-12 Furukawa Electric Co Ltd:The 並列伝送モジュール
JP2012222103A (ja) * 2011-04-07 2012-11-12 Nippon Telegr & Teleph Corp <Ntt> 安定化フィルタ
JP2013225544A (ja) * 2012-04-19 2013-10-31 Canon Inc プリント回路板
US9345140B2 (en) 2012-04-19 2016-05-17 Canon Kabushiki Kaisha Printed circuit board
JP2021034536A (ja) * 2019-08-23 2021-03-01 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
US20080078571A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP6325605B2 (ja) 電子部品内蔵基板
US6777796B2 (en) Stacked semiconductor chips on a wiring board
KR100731235B1 (ko) 반도체 장치
JP2008109094A (ja) 素子搭載用基板および半導体モジュール
US20070194432A1 (en) Arrangement of non-signal through vias and wiring board applying the same
KR20170073512A (ko) 반도체 장치
JP2003110084A (ja) 半導体装置
US8110929B2 (en) Semiconductor module
JP2009141169A (ja) 半導体装置
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
JP5950683B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
JP2008124072A (ja) 半導体装置
KR100632469B1 (ko) 반도체 칩 패키지
KR20090118747A (ko) 관통 전극을 가지는 반도체 칩 패키지 및 인쇄회로기판
US7705445B2 (en) Semiconductor package with low and high-speed signal paths
CN101271879A (zh) 元件搭载用基板及半导体模块
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール
JP2008078314A (ja) 高速信号回路装置
KR102345061B1 (ko) 반도체 패키지
JP3687445B2 (ja) 半導体装置の製造方法
JP2005101186A (ja) 積層型半導体集積回路
US20090179326A1 (en) Semiconductor device package
CN115732460A (zh) 半导体器件
CN115104183A (zh) 电路结构和电子设备
JP2006086367A (ja) 半導体集積回路、半導体集積回路装置、及び半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20120925