JP3687445B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3687445B2 JP3687445B2 JP31879899A JP31879899A JP3687445B2 JP 3687445 B2 JP3687445 B2 JP 3687445B2 JP 31879899 A JP31879899 A JP 31879899A JP 31879899 A JP31879899 A JP 31879899A JP 3687445 B2 JP3687445 B2 JP 3687445B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- semiconductor
- hole
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法、コンピュータ、回路基板、電子機器に関し、特に複数の半導体チップをチップサイズで積層するのに好適なものに関する。
【０００２】
【従来の技術】
近年、半導体業界においては、半導体装置の小型化、軽量化を目的として、複数の半導体チップを１つのパッケージ内に実装するものが開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれてきた。以下、このような従来における半導体装置の具体的な例を図９、図１０を用いて説明する。
【０００３】
図９に示す半導体装置１は、複数の半導体チップ２ａ、２ｂを積層配置した構成となっている。前記半導体装置１においては、最下層の半導体チップ２ａをリジッド基板５上に配置し、最下層の半導体チップ２ａの上にサイズの小さい半導体チップ２ｂ、２ｃを順次積層配置している。そして、それぞれの半導体チップ２（２ａ〜２ｃ）の露出表面上には電極部３（３ａ〜３ｃ）が設けてある。それぞれの電極部３（３ａ〜３ｃ）がワイヤ４（４ａ〜４ｃ）にて電気的に接続され、これにより各々の半導体チップ２（２ａ〜２ｃ）間の電気的導通がなされている。また、リジッド基板５は図示しない外部基板に接続される電気リード部６に連結され、これにより半導体装置１の電気的導通がなされた構成となっている。なお、それぞれの半導体チップ２は、成形樹脂７により封止されている。
【０００４】
また図１０に示す半導体装置１０は、複数の半導体チップ１２（１２ａ〜１２ｃ）を積層配置した構成となっている。各々の半導体チップ１２は、半導体チップ１２間の間隔保持をするためのインターポーザ１３（１３ａ〜１３ｃ）と呼ばれるリジッド基板上にそれぞれ配置されている。前記インターポーザ１３の表面端部において導電バンプ１４（１４ａ〜１４ｃ）が設けてあり、積層したインターポーザ１３を貫通した構成となっている。それぞれの半導体チップ１２は導電バンプ１４とは配線１５（１５ａ〜１５ｃ）により接続され、これにより半導体装置１０の電気的導通がなされた構成となっている。
【０００５】
【発明が解決しようとする課題】
しかし、従来の半導体装置においては、以下のような問題があった。
【０００６】
まず、図９に示した前記半導体装置１においては、それぞれの半導体チップ２の電気的導通をとるための電極部３を、半導体チップ２の露出表面上に設ける必要があった。このため、上位に配置する半導体チップのサイズを下位の半導体チップのサイズに比して小さくしなければならなかった。従って、このような条件を満たさない半導体チップを積層配置する場合には不適であり、用途が大幅に制限されるという問題があった。
【０００７】
また、図１０に示した前記半導体装置１０においては、各々の半導体チップ１２をインターポーザ１３上に配置していた。このため、半導体装置１０の実装領域（実装面積や実装高さ）がインターポーザ１３分だけ大きくなってしまい、実装領域を低減させる観点から改善が求められていた。さらに、前記半導体装置１０においては、それぞれの半導体チップ１２の電気的導通を図る導電バンプが、それぞれのインターポーザ１３において同一箇所に設けている。このため、半導体チップ１２の電極部が同一の位置にある場合にはよいが、半導体チップ１２の電極部がそれぞれ異なる位置にある場合には、電極部から導電バンプ１４までを接続する配線１５の長さが極端に長くなってしまうことがあり、このためそれぞれの半導体チップが異なる位置に電極部を有する場合にも、好ましく積層配置できるものが求められていた。
【０００８】
そこで、本発明は、前記従来技術の欠点を解消するためになされたもので、半導体チップのサイズに制約されずに積層配置をすることができ、また積層配置間隔を半導体チップサイズで行わせることを可能として、実装領域（実装面積や実装高さ）のコンパクト化を図ることができ、また異なる位置に電極部を有する半導体チップを積層配置する場合にも、好ましく用いることができる半導体装置及びその製造方法、コンピュータ、回路基板ならびに電子機器を提供することを目的としている。
【００１０】
上記構成においては、上位の半導体チップの貫通孔を、下位の半導体チップの電極部に対向する面に形成し、当該貫通孔を介して電気的に接続するものである。このため、それぞれ異なるパターンを有する半導体チップの電気的導通をとる場合にも好ましく用いることができる。また、半導体チップの貫通孔を介して電気的導通をとっているため、半導体チップの電極部を外部に露出させる必要がない。このため、半導体チップのサイズにかかわらず、積層配置を行うことができる。また、貫通孔の側壁に絶縁膜を有しているため、半導体チップ間におけるリーク電流を防止することができる。このため、インターポーザなどにより間隔保持を行う必要がなく、半導体チップを半導体チップのサイズ間隔で積層配置することができる。従って、半導体装置の実装領域（実装面積や実装高さ）を低減させることができる。
【００１５】
また、半導体チップが複数層積層する際に、各々の半導体チップにおける電極部、
下位の半導体チップにおける電極部に対向する位置に、上位の半導体チップに貫通孔を設け、上位の半導体チップにおける電極部から貫通孔の上面部とを接続する横方向の導電部材を形成し、下位の半導体チップにおける前記電極部から前記貫通孔を貫通して上面を臨ませてなる縦方向の導電部材を形成し、当該縦方向の導電部材の上面部に異方性導電接着材料を設けて、横方向の導電部材を縦方向の導電部材に熱圧着させて、半導体装置を製造する構成とした。
【００１９】
【発明の実施の形態】
以下に本発明に係る半導体装置及びその製造方法、コンピュータ、回路基板ならび電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００２０】
図１は本発明の第１の実施形態における半導体装置２０を示す説明図である。本実施形態における半導体装置２０は、図１に示すように、半導体チップ２２ａ〜２２ｄを積層配置してなっている。前記半導体チップ２２の電極部２３、２４はそれぞれ異なる位置に設けられている。本実施形態においては、下位の半導体チップ２２の電極部２３と上位の半導体チップ２２の電極部２４と順次接続してマルチチップモジュールとした場合について説明する。なお、本実施形態においては半導体チップ２２ａ〜２２ｄのサイズが等しい場合について説明するが、これに限られるものではない。
【００２１】
本実施形態における半導体装置２０は、下位の半導体チップ２２の電極部２３と、上位の半導体チップ２２の電極部２４とを、上位の半導体チップ２２に設けた貫通孔２６を介して接続している。まず、最も下位の半導体チップ２２ａとその上位の半導体チップ２２ｂとの導通箇所について説明する。本実施形態においては、上位の半導体チップ２２ｂには貫通孔２６ｂを設けてなり、当該貫通孔２６ｂの空間面は下位の半導体チップ２２ａの電極部２３ａに対向している。本実施形態においては、前記貫通孔２６ｂを上述した位置に設けることにより、半導体チップ２２に形成されたパターンが異なる場合にも、導電経路を確保することができる。
【００２２】
本実施形態においては、上下に積層配置した半導体チップ２２ａ、２２ｂのそれぞれの電極部２３ａ、２４ｂを、前記貫通孔２６ｂを介して導電部材により接続している。本実施形態においては前記導電部材を、前記貫通孔２６ｂを貫通して上面より臨ませる縦方向の導電部材と、当該縦方向の導電部材と上位の半導体チップ２２ｂの電極部２４ｂとを接続する横方向の導電部材、とから形成している。前記縦方向の導電部材は、バンプ（以下「スタッドバンプ」と呼ぶ）２８ａにて形成するとともに、横方向の導電部材を金属メッキ３０ｂにて形成している。
【００２３】
また、本実施形態においては、貫通孔２６ｂの側壁部に絶縁膜３２を形成して、電極部２３ａ、２４ｂ間を導通させる導電経路２８ａ、３０ｂと半導体チップ２２ａ、２２ｂ内に形成した回路との短絡を防止している。本実施形態においては、絶縁膜３２を貫通孔２６ｂの側壁部に形成したが、半導体チップ２２ａ、２２ｂ内における回路との短絡を防止できればこの位置に限られず、例えばスタッドバンプ３２側の側壁部に形成してもよい。また、貫通孔２６ｂとスタッドバンプ２８ａとの間に空壁を設けることにより回路への短絡防止を行わせてもよい。
【００２４】
次に、半導体チップ２２ｂと半導体チップ２２ｃとの導通経路について説明する。この場合、半導体チップ２２ｂが下位となり、半導体チップ２２ｃが上位となる。半導体チップ２２ａ、２２ｂの導通経路と同様に、半導体チップ２２ｃの貫通孔２６ｃは、半導体チップ２２ｂの電極部２３ｂに対向しており、貫通孔２６ｃ内の電極部２３ｂ上にスタッドバンプ２８ｂを有している。そして、スタッドバンプ２８ｂの上部と電極部２４ｃとをメッキ３０ｃにて接続している。同様に、半導体チップ２２ｃ、２２ｄ間においても、電極部２３ｃ、２４ｄ間を導電部材２８ｃ、３０ｄにて導通させている。このようにすることにより、積層配置した半導体チップを一つのマルチチップモジュールである半導体装置２０とすることができる。
【００２５】
なお、本実施形態における半導体装置２０においては、縦方向の導電部材をスタッドバンプ２８、横方向の導電部材を金属メッキ３０としたが、導電部材の材質としてはこれに限られない。例えば、横方向の導電部材をバンプとし、スタッドバンプ２８の先端部に異方性導電部材を形成した構成も好ましい。これについては半導体装置２０の製造方法において後述する。
【００２６】
本実施形態における半導体装置２０の製造方法について図２及び図３を用いて説明する。図２及び図３は本実施形態における半導体装置２０の製造方法を示す説明図である。
【００２７】
まず、図２（ａ）に示すように半導体チップ２２ａ、半導体チップ２２ｂを積層配置することにより、半導体装置２０を構成させるものである。半導体チップ２２ａ、２２ｂには、それぞれ電極部２４ａ、２４ｂが異なった位置に設けられている。
【００２８】
そして、図２（ｂ）に示すように、上位の半導体チップ２２ｂに貫通孔２６ｂを形成させる。上記貫通孔２６ｂは、下位の半導体チップ２２ａの電極部２４ａに対向する位置に形成させるものである。前記貫通孔２６ｂは、レーザ光線を照射することにより形成することができる。この場合、貫通孔２６ｂを迅速に設けることができる。加えて、半導体チップ２２ｂが厚い場合でも、容易に貫通孔２６ｂを設けることができる。また、前記貫通孔２６ｂは、エッチングにより形成することができる。この場合、微小な貫通孔２６ｂを設けることが容易にできる。
【００２９】
そして、図２（ｃ）に示すように本実施形態においては、貫通孔２６ｂの側壁に絶縁膜３２ｂを形成させる。この絶縁膜３２ｂにより短絡を防止させるものである。このような絶縁膜３２ｂは、絶縁性のある膜であればどのような材質であってもよいが、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ２）が好ましい。また、Ｐ型原子をドープすることによりＰ型層を形成し、絶縁膜３２としてもよい。
【００３０】
そして、図２（ｄ）に示したように、半導体チップ２２ｂを半導体チップ２２ａの上に積層配置して、貫通孔２６ｂ内にスタッドバンプ２８ａを形成させる。なお、このようなスタッドバンプ２８（２８ａ〜２８ｃ）の材質としては、金やハンダなどの導電部材が好適である。
【００３１】
それから、図３（ａ）に示すようにフォトレジスト３４を上位の半導体チップ２２ｂの能動面上に塗布し、図示しない現像工程によりフォトレジスト３２の一部を除去して、上位の半導体チップ２２ｂの電極部２４ｂとスタッドバンプ２８ａの先端面とを含む領域を露出させる。
【００３２】
そして、図３（ｂ）に示すように、露出した半導体チップ２２ｂの能動面上に、金属メッキ３０ｂをメッキ法により形成させる。これにより、上下の半導体チップ２２ａ、２２ｂの電極部２４ａ、２４ｂとを導電部材２８、３０により電気的に接続することができる。
【００３３】
そして、図３（ｃ）に示すように、半導体チップ２２ｂ上に残ったフォトレジスト３４を露光することにより除去して、導電経路を形成させる。このようにして、半導体装置２０を形成することができる。
【００３４】
本発明における半導体装置２０を以下のように製造してもよい。なお、先に説明した部分と重複する工程については省略する。図４は、半導体装置２０の変形例の製造方法を示す説明図である。この場合、図２（ａ）〜図２（ｃ）までは、上述したのと同様に行う。それから、図４（ａ）に示すように、貫通孔２６ｂ上面と電極部２４ｂ間（先の金属メッキ配置位置）を接続する導電バンプ３１ｂを形成する。このような導電バンプ３１ｂとしては、金、アルミなどで形成したバンプを好ましく用いることができる。
【００３５】
そして、図４（ｂ）に示すように、半導体チップ２２ａの電極部２３ａ上にスタッドバンプ２８ａを設ける。本実施形態においては、スタッドバンプ２８ａの先端部に異方性導電接着材料３６ｂを設けている。異方性接着材料３６ｂは、粘着性を有する樹脂中に導電粒子を練りこんだものであり、対象物と圧接することにより導通を確保させて接着することができるものである。このような異方性導電接着材料３６ｂとしては、シート状のもの（ＡＣＦ）でも、ペースト状のもの（ＡＣＰ）でもよい。
【００３６】
それから、図４（ｃ）に示すように、スタッドバンプ２８ａを有する半導体チップ２２ａの上に、導電バンプ３１ｂを有した半導体チップ２２ｂを積層配置する。スタッドバンプ２８ａは、貫通孔２６ｂ内に案内されて先端部を前記導電バンプ３１ｂに接着される。上述したように、スタッドバンプ２８ａの先端部には異方性導電接着材料３６ｂが形成してある。異方性導電接着材料３６ｂが、導電バンプ３１ｂに圧着されることにより、スタッドバンプ２８ａと導電バンプ３１ｂの接着が確保されるとともに、接着材料３６ｂ中の導電粒子によりスタッドバンプ２８ａと導電バンプ３１ｂとの電気的導通を確保することができる。なお、導電部材３０との接着材料としてはこれに限らず、フッ化処理した固体接合にて行っても良い。
【００３７】
このように本実施形態における半導体装置２０及びその製造方法においては、半導体チップ２２に設けた貫通孔２６を介して上下の半導体チップ２２、２２の電気的導通をとる構成としたことにより、インターポーザを介在させる必要がなく、ベアチップ間隔にて半導体チップ２２を積層配置することができる。このため、半導体装置２０の実装領域（実装面積及び実装高さ）をベアチップサイズに減少させることができるとともに、コストの低減を図ることができる。また、本実施形態においては、貫通孔２６の位置を下の半導体チップ２２の電極部２４に対向させているため、電極部２４が異なる位置にある半導体チップ２２どうしにおいても好適に接続して半導体装置２０を形成することができる。
【００３８】
図５には、本発明の実施の形態に係る半導体装置１１００を実装した回路基板１０００を示している。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを電気的に接続することでそれらの電気的導通が図られる。
【００３９】
なお、半導体装置１１００は、実装面積をベア半導体チップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００４０】
そして、この回路基板１０００を備える電子機器として、図６にノート型パーソナルコンピュータ１２００を示している。前記ノート型パーソナルコンピュータ１２００は、高機能化を図った回路基板１０００を備えているため、性能を向上させることができる。なお、回路基板１０００を備える電子機器としては上記したノート型パーソナルコンピュータ１２００に限らず、例えば図７に示した携帯電話１３００を好ましく用いることができる。
【００４１】
さらに、本発明に係る半導体装置を、１つのシステムを１パッケージ化する「システム・イン・パッケージ」に応用すれば、実装面積がチップサイズで済むシステムとして利用することができる。例えば、図８に示すように、積層される半導体チップをマイクロプロセッサ２００と、スタティック・ランダム・アクセス・メモリ２１０を含むものとし、さらに、ダイナミック・ランダム・アクセス・メモリ２２０を必要枚数積層すれば、１つのコンピュータ３００とすることができる。
【００４２】
【発明の効果】
以上説明したように、本発明においては、上位の半導体チップの貫通孔を、下位の半導体チップの電極部に対向する面に形成し、当該貫通孔を介して電気的に接続するものであるため、それぞれ異なるパターンを有する半導体チップの電気的導通をとる場合にも好ましく用いることができる。
【００４３】
また、半導体チップの貫通孔を介して電気的導通をとっているため、半導体チップの電極部を外部に露出させる必要がない。このため、半導体チップのサイズにかかわらず、半導体チップを積層配置して半導体装置を形成することができる。
【００４４】
また、半導体チップ内において半導体チップ間の導通をとっているため、インターポーザを必要とせず、半導体チップを半導体チップのサイズ間隔で積層配置することができる。従って、半導体装置の小型化に寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【００４５】
【図面の簡単な説明】
【図１】本発明の実施形態における半導体装置を示す概略説明図である。
【図２】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図３】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図４】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図５】本発明の実施形態に係る半導体装置及び回路基板の説明図である。
【図６】本発明の実施形態に係るパーソナルコンピュータの説明図である。
【図７】本発明の実施形態に係る携帯電話の説明図である。
【図８】本発明の実施形態に係る半導体装置よりなるコンピュータの説明図である。
【図９】従来における半導体装置の説明図である。
【図１０】従来における半導体装置の説明図である。
【符号の説明】
１ 半導体装置
２ 半導体チップ
３ 電極部
４ ワイヤ
５ リジッド基板
６ 電気リード部
７ 成形樹脂
１０ 半導体装置
１２ 半導体チップ
１３ インターポーザ
１４ 導電バンプ
１５ 配線
２０ 半導体装置
２２ 半導体チップ
２３ 電極部
２４ 電極部
２６ 貫通孔
２８ スタッドバンプ
３０ 導電メッキ
３１ 導電バンプ
３２ 絶縁膜
３４ フォトレジスト
３６ 異方性導電部材
２００ マイクロプロセッサ
２１０ スタティック・ランダム・アクセス・メモリ
２２０ ダイナミック・ランダム・アクセス・メモリ
３００ コンピュータ
１０００ 回路基板
１１００ 半導体装置
１２００ パーソナルコンピュータ
１３００ 携帯電話
【発明の属する技術分野】
本発明は半導体装置及びその製造方法、コンピュータ、回路基板、電子機器に関し、特に複数の半導体チップをチップサイズで積層するのに好適なものに関する。
【０００２】
【従来の技術】
近年、半導体業界においては、半導体装置の小型化、軽量化を目的として、複数の半導体チップを１つのパッケージ内に実装するものが開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれてきた。以下、このような従来における半導体装置の具体的な例を図９、図１０を用いて説明する。
【０００３】
図９に示す半導体装置１は、複数の半導体チップ２ａ、２ｂを積層配置した構成となっている。前記半導体装置１においては、最下層の半導体チップ２ａをリジッド基板５上に配置し、最下層の半導体チップ２ａの上にサイズの小さい半導体チップ２ｂ、２ｃを順次積層配置している。そして、それぞれの半導体チップ２（２ａ〜２ｃ）の露出表面上には電極部３（３ａ〜３ｃ）が設けてある。それぞれの電極部３（３ａ〜３ｃ）がワイヤ４（４ａ〜４ｃ）にて電気的に接続され、これにより各々の半導体チップ２（２ａ〜２ｃ）間の電気的導通がなされている。また、リジッド基板５は図示しない外部基板に接続される電気リード部６に連結され、これにより半導体装置１の電気的導通がなされた構成となっている。なお、それぞれの半導体チップ２は、成形樹脂７により封止されている。
【０００４】
また図１０に示す半導体装置１０は、複数の半導体チップ１２（１２ａ〜１２ｃ）を積層配置した構成となっている。各々の半導体チップ１２は、半導体チップ１２間の間隔保持をするためのインターポーザ１３（１３ａ〜１３ｃ）と呼ばれるリジッド基板上にそれぞれ配置されている。前記インターポーザ１３の表面端部において導電バンプ１４（１４ａ〜１４ｃ）が設けてあり、積層したインターポーザ１３を貫通した構成となっている。それぞれの半導体チップ１２は導電バンプ１４とは配線１５（１５ａ〜１５ｃ）により接続され、これにより半導体装置１０の電気的導通がなされた構成となっている。
【０００５】
【発明が解決しようとする課題】
しかし、従来の半導体装置においては、以下のような問題があった。
【０００６】
まず、図９に示した前記半導体装置１においては、それぞれの半導体チップ２の電気的導通をとるための電極部３を、半導体チップ２の露出表面上に設ける必要があった。このため、上位に配置する半導体チップのサイズを下位の半導体チップのサイズに比して小さくしなければならなかった。従って、このような条件を満たさない半導体チップを積層配置する場合には不適であり、用途が大幅に制限されるという問題があった。
【０００７】
また、図１０に示した前記半導体装置１０においては、各々の半導体チップ１２をインターポーザ１３上に配置していた。このため、半導体装置１０の実装領域（実装面積や実装高さ）がインターポーザ１３分だけ大きくなってしまい、実装領域を低減させる観点から改善が求められていた。さらに、前記半導体装置１０においては、それぞれの半導体チップ１２の電気的導通を図る導電バンプが、それぞれのインターポーザ１３において同一箇所に設けている。このため、半導体チップ１２の電極部が同一の位置にある場合にはよいが、半導体チップ１２の電極部がそれぞれ異なる位置にある場合には、電極部から導電バンプ１４までを接続する配線１５の長さが極端に長くなってしまうことがあり、このためそれぞれの半導体チップが異なる位置に電極部を有する場合にも、好ましく積層配置できるものが求められていた。
【０００８】
そこで、本発明は、前記従来技術の欠点を解消するためになされたもので、半導体チップのサイズに制約されずに積層配置をすることができ、また積層配置間隔を半導体チップサイズで行わせることを可能として、実装領域（実装面積や実装高さ）のコンパクト化を図ることができ、また異なる位置に電極部を有する半導体チップを積層配置する場合にも、好ましく用いることができる半導体装置及びその製造方法、コンピュータ、回路基板ならびに電子機器を提供することを目的としている。
【００１０】
上記構成においては、上位の半導体チップの貫通孔を、下位の半導体チップの電極部に対向する面に形成し、当該貫通孔を介して電気的に接続するものである。このため、それぞれ異なるパターンを有する半導体チップの電気的導通をとる場合にも好ましく用いることができる。また、半導体チップの貫通孔を介して電気的導通をとっているため、半導体チップの電極部を外部に露出させる必要がない。このため、半導体チップのサイズにかかわらず、積層配置を行うことができる。また、貫通孔の側壁に絶縁膜を有しているため、半導体チップ間におけるリーク電流を防止することができる。このため、インターポーザなどにより間隔保持を行う必要がなく、半導体チップを半導体チップのサイズ間隔で積層配置することができる。従って、半導体装置の実装領域（実装面積や実装高さ）を低減させることができる。
【００１５】
また、半導体チップが複数層積層する際に、各々の半導体チップにおける電極部、
下位の半導体チップにおける電極部に対向する位置に、上位の半導体チップに貫通孔を設け、上位の半導体チップにおける電極部から貫通孔の上面部とを接続する横方向の導電部材を形成し、下位の半導体チップにおける前記電極部から前記貫通孔を貫通して上面を臨ませてなる縦方向の導電部材を形成し、当該縦方向の導電部材の上面部に異方性導電接着材料を設けて、横方向の導電部材を縦方向の導電部材に熱圧着させて、半導体装置を製造する構成とした。
【００１９】
【発明の実施の形態】
以下に本発明に係る半導体装置及びその製造方法、コンピュータ、回路基板ならび電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００２０】
図１は本発明の第１の実施形態における半導体装置２０を示す説明図である。本実施形態における半導体装置２０は、図１に示すように、半導体チップ２２ａ〜２２ｄを積層配置してなっている。前記半導体チップ２２の電極部２３、２４はそれぞれ異なる位置に設けられている。本実施形態においては、下位の半導体チップ２２の電極部２３と上位の半導体チップ２２の電極部２４と順次接続してマルチチップモジュールとした場合について説明する。なお、本実施形態においては半導体チップ２２ａ〜２２ｄのサイズが等しい場合について説明するが、これに限られるものではない。
【００２１】
本実施形態における半導体装置２０は、下位の半導体チップ２２の電極部２３と、上位の半導体チップ２２の電極部２４とを、上位の半導体チップ２２に設けた貫通孔２６を介して接続している。まず、最も下位の半導体チップ２２ａとその上位の半導体チップ２２ｂとの導通箇所について説明する。本実施形態においては、上位の半導体チップ２２ｂには貫通孔２６ｂを設けてなり、当該貫通孔２６ｂの空間面は下位の半導体チップ２２ａの電極部２３ａに対向している。本実施形態においては、前記貫通孔２６ｂを上述した位置に設けることにより、半導体チップ２２に形成されたパターンが異なる場合にも、導電経路を確保することができる。
【００２２】
本実施形態においては、上下に積層配置した半導体チップ２２ａ、２２ｂのそれぞれの電極部２３ａ、２４ｂを、前記貫通孔２６ｂを介して導電部材により接続している。本実施形態においては前記導電部材を、前記貫通孔２６ｂを貫通して上面より臨ませる縦方向の導電部材と、当該縦方向の導電部材と上位の半導体チップ２２ｂの電極部２４ｂとを接続する横方向の導電部材、とから形成している。前記縦方向の導電部材は、バンプ（以下「スタッドバンプ」と呼ぶ）２８ａにて形成するとともに、横方向の導電部材を金属メッキ３０ｂにて形成している。
【００２３】
また、本実施形態においては、貫通孔２６ｂの側壁部に絶縁膜３２を形成して、電極部２３ａ、２４ｂ間を導通させる導電経路２８ａ、３０ｂと半導体チップ２２ａ、２２ｂ内に形成した回路との短絡を防止している。本実施形態においては、絶縁膜３２を貫通孔２６ｂの側壁部に形成したが、半導体チップ２２ａ、２２ｂ内における回路との短絡を防止できればこの位置に限られず、例えばスタッドバンプ３２側の側壁部に形成してもよい。また、貫通孔２６ｂとスタッドバンプ２８ａとの間に空壁を設けることにより回路への短絡防止を行わせてもよい。
【００２４】
次に、半導体チップ２２ｂと半導体チップ２２ｃとの導通経路について説明する。この場合、半導体チップ２２ｂが下位となり、半導体チップ２２ｃが上位となる。半導体チップ２２ａ、２２ｂの導通経路と同様に、半導体チップ２２ｃの貫通孔２６ｃは、半導体チップ２２ｂの電極部２３ｂに対向しており、貫通孔２６ｃ内の電極部２３ｂ上にスタッドバンプ２８ｂを有している。そして、スタッドバンプ２８ｂの上部と電極部２４ｃとをメッキ３０ｃにて接続している。同様に、半導体チップ２２ｃ、２２ｄ間においても、電極部２３ｃ、２４ｄ間を導電部材２８ｃ、３０ｄにて導通させている。このようにすることにより、積層配置した半導体チップを一つのマルチチップモジュールである半導体装置２０とすることができる。
【００２５】
なお、本実施形態における半導体装置２０においては、縦方向の導電部材をスタッドバンプ２８、横方向の導電部材を金属メッキ３０としたが、導電部材の材質としてはこれに限られない。例えば、横方向の導電部材をバンプとし、スタッドバンプ２８の先端部に異方性導電部材を形成した構成も好ましい。これについては半導体装置２０の製造方法において後述する。
【００２６】
本実施形態における半導体装置２０の製造方法について図２及び図３を用いて説明する。図２及び図３は本実施形態における半導体装置２０の製造方法を示す説明図である。
【００２７】
まず、図２（ａ）に示すように半導体チップ２２ａ、半導体チップ２２ｂを積層配置することにより、半導体装置２０を構成させるものである。半導体チップ２２ａ、２２ｂには、それぞれ電極部２４ａ、２４ｂが異なった位置に設けられている。
【００２８】
そして、図２（ｂ）に示すように、上位の半導体チップ２２ｂに貫通孔２６ｂを形成させる。上記貫通孔２６ｂは、下位の半導体チップ２２ａの電極部２４ａに対向する位置に形成させるものである。前記貫通孔２６ｂは、レーザ光線を照射することにより形成することができる。この場合、貫通孔２６ｂを迅速に設けることができる。加えて、半導体チップ２２ｂが厚い場合でも、容易に貫通孔２６ｂを設けることができる。また、前記貫通孔２６ｂは、エッチングにより形成することができる。この場合、微小な貫通孔２６ｂを設けることが容易にできる。
【００２９】
そして、図２（ｃ）に示すように本実施形態においては、貫通孔２６ｂの側壁に絶縁膜３２ｂを形成させる。この絶縁膜３２ｂにより短絡を防止させるものである。このような絶縁膜３２ｂは、絶縁性のある膜であればどのような材質であってもよいが、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ２）が好ましい。また、Ｐ型原子をドープすることによりＰ型層を形成し、絶縁膜３２としてもよい。
【００３０】
そして、図２（ｄ）に示したように、半導体チップ２２ｂを半導体チップ２２ａの上に積層配置して、貫通孔２６ｂ内にスタッドバンプ２８ａを形成させる。なお、このようなスタッドバンプ２８（２８ａ〜２８ｃ）の材質としては、金やハンダなどの導電部材が好適である。
【００３１】
それから、図３（ａ）に示すようにフォトレジスト３４を上位の半導体チップ２２ｂの能動面上に塗布し、図示しない現像工程によりフォトレジスト３２の一部を除去して、上位の半導体チップ２２ｂの電極部２４ｂとスタッドバンプ２８ａの先端面とを含む領域を露出させる。
【００３２】
そして、図３（ｂ）に示すように、露出した半導体チップ２２ｂの能動面上に、金属メッキ３０ｂをメッキ法により形成させる。これにより、上下の半導体チップ２２ａ、２２ｂの電極部２４ａ、２４ｂとを導電部材２８、３０により電気的に接続することができる。
【００３３】
そして、図３（ｃ）に示すように、半導体チップ２２ｂ上に残ったフォトレジスト３４を露光することにより除去して、導電経路を形成させる。このようにして、半導体装置２０を形成することができる。
【００３４】
本発明における半導体装置２０を以下のように製造してもよい。なお、先に説明した部分と重複する工程については省略する。図４は、半導体装置２０の変形例の製造方法を示す説明図である。この場合、図２（ａ）〜図２（ｃ）までは、上述したのと同様に行う。それから、図４（ａ）に示すように、貫通孔２６ｂ上面と電極部２４ｂ間（先の金属メッキ配置位置）を接続する導電バンプ３１ｂを形成する。このような導電バンプ３１ｂとしては、金、アルミなどで形成したバンプを好ましく用いることができる。
【００３５】
そして、図４（ｂ）に示すように、半導体チップ２２ａの電極部２３ａ上にスタッドバンプ２８ａを設ける。本実施形態においては、スタッドバンプ２８ａの先端部に異方性導電接着材料３６ｂを設けている。異方性接着材料３６ｂは、粘着性を有する樹脂中に導電粒子を練りこんだものであり、対象物と圧接することにより導通を確保させて接着することができるものである。このような異方性導電接着材料３６ｂとしては、シート状のもの（ＡＣＦ）でも、ペースト状のもの（ＡＣＰ）でもよい。
【００３６】
それから、図４（ｃ）に示すように、スタッドバンプ２８ａを有する半導体チップ２２ａの上に、導電バンプ３１ｂを有した半導体チップ２２ｂを積層配置する。スタッドバンプ２８ａは、貫通孔２６ｂ内に案内されて先端部を前記導電バンプ３１ｂに接着される。上述したように、スタッドバンプ２８ａの先端部には異方性導電接着材料３６ｂが形成してある。異方性導電接着材料３６ｂが、導電バンプ３１ｂに圧着されることにより、スタッドバンプ２８ａと導電バンプ３１ｂの接着が確保されるとともに、接着材料３６ｂ中の導電粒子によりスタッドバンプ２８ａと導電バンプ３１ｂとの電気的導通を確保することができる。なお、導電部材３０との接着材料としてはこれに限らず、フッ化処理した固体接合にて行っても良い。
【００３７】
このように本実施形態における半導体装置２０及びその製造方法においては、半導体チップ２２に設けた貫通孔２６を介して上下の半導体チップ２２、２２の電気的導通をとる構成としたことにより、インターポーザを介在させる必要がなく、ベアチップ間隔にて半導体チップ２２を積層配置することができる。このため、半導体装置２０の実装領域（実装面積及び実装高さ）をベアチップサイズに減少させることができるとともに、コストの低減を図ることができる。また、本実施形態においては、貫通孔２６の位置を下の半導体チップ２２の電極部２４に対向させているため、電極部２４が異なる位置にある半導体チップ２２どうしにおいても好適に接続して半導体装置２０を形成することができる。
【００３８】
図５には、本発明の実施の形態に係る半導体装置１１００を実装した回路基板１０００を示している。回路基板１０００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１００の外部電極とを電気的に接続することでそれらの電気的導通が図られる。
【００３９】
なお、半導体装置１１００は、実装面積をベア半導体チップにて実装する面積にまで小さくすることができるので、この回路基板１０００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００４０】
そして、この回路基板１０００を備える電子機器として、図６にノート型パーソナルコンピュータ１２００を示している。前記ノート型パーソナルコンピュータ１２００は、高機能化を図った回路基板１０００を備えているため、性能を向上させることができる。なお、回路基板１０００を備える電子機器としては上記したノート型パーソナルコンピュータ１２００に限らず、例えば図７に示した携帯電話１３００を好ましく用いることができる。
【００４１】
さらに、本発明に係る半導体装置を、１つのシステムを１パッケージ化する「システム・イン・パッケージ」に応用すれば、実装面積がチップサイズで済むシステムとして利用することができる。例えば、図８に示すように、積層される半導体チップをマイクロプロセッサ２００と、スタティック・ランダム・アクセス・メモリ２１０を含むものとし、さらに、ダイナミック・ランダム・アクセス・メモリ２２０を必要枚数積層すれば、１つのコンピュータ３００とすることができる。
【００４２】
【発明の効果】
以上説明したように、本発明においては、上位の半導体チップの貫通孔を、下位の半導体チップの電極部に対向する面に形成し、当該貫通孔を介して電気的に接続するものであるため、それぞれ異なるパターンを有する半導体チップの電気的導通をとる場合にも好ましく用いることができる。
【００４３】
また、半導体チップの貫通孔を介して電気的導通をとっているため、半導体チップの電極部を外部に露出させる必要がない。このため、半導体チップのサイズにかかわらず、半導体チップを積層配置して半導体装置を形成することができる。
【００４４】
また、半導体チップ内において半導体チップ間の導通をとっているため、インターポーザを必要とせず、半導体チップを半導体チップのサイズ間隔で積層配置することができる。従って、半導体装置の小型化に寄与するとともに、半導体装置のコストダウンにも著しく寄与する。
【００４５】
【図面の簡単な説明】
【図１】本発明の実施形態における半導体装置を示す概略説明図である。
【図２】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図３】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図４】本発明の実施形態における半導体装置の製造方法を示す説明図である。
【図５】本発明の実施形態に係る半導体装置及び回路基板の説明図である。
【図６】本発明の実施形態に係るパーソナルコンピュータの説明図である。
【図７】本発明の実施形態に係る携帯電話の説明図である。
【図８】本発明の実施形態に係る半導体装置よりなるコンピュータの説明図である。
【図９】従来における半導体装置の説明図である。
【図１０】従来における半導体装置の説明図である。
【符号の説明】
１ 半導体装置
２ 半導体チップ
３ 電極部
４ ワイヤ
５ リジッド基板
６ 電気リード部
７ 成形樹脂
１０ 半導体装置
１２ 半導体チップ
１３ インターポーザ
１４ 導電バンプ
１５ 配線
２０ 半導体装置
２２ 半導体チップ
２３ 電極部
２４ 電極部
２６ 貫通孔
２８ スタッドバンプ
３０ 導電メッキ
３１ 導電バンプ
３２ 絶縁膜
３４ フォトレジスト
３６ 異方性導電部材
２００ マイクロプロセッサ
２１０ スタティック・ランダム・アクセス・メモリ
２２０ ダイナミック・ランダム・アクセス・メモリ
３００ コンピュータ
１０００ 回路基板
１１００ 半導体装置
１２００ パーソナルコンピュータ
１３００ 携帯電話
Claims (1)
- 半導体チップが複数層積層されてなり、各々の半導体チップにおける電極部を電気的に接続してなる半導体装置の製造方法において、
下位の半導体チップにおける電極部に対向する位置に、上位の半導体チップに貫通孔を設け、
上位の半導体チップにおける電極部から貫通孔の上面部とを接続する横方向の導電部材を形成し、
下位の半導体チップにおける前記電極部から前記貫通孔を貫通して上面を臨ませてなる縦方向の導電部材を形成し、
当該縦方向の導電部材の上面部に異方性導電接着材料を設けて、
横方向の導電部材を縦方向の導電部材に熱圧着させて、
半導体装置を製造することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31879899A JP3687445B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31879899A JP3687445B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135780A JP2001135780A (ja) | 2001-05-18 |
| JP3687445B2 true JP3687445B2 (ja) | 2005-08-24 |
Family
ID=18103072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31879899A Expired - Lifetime JP3687445B2 (ja) | 1999-11-09 | 1999-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687445B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3891292B2 (ja) | 2003-05-19 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2004342990A (ja) | 2003-05-19 | 2004-12-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP4175241B2 (ja) * | 2003-11-07 | 2008-11-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-11-09 JP JP31879899A patent/JP3687445B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135780A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9607947B2 (en) | Reliable microstrip routing for electronics components | |
| US7598617B2 (en) | Stack package utilizing through vias and re-distribution lines | |
| US9240377B2 (en) | X-line routing for dense multi-chip-package interconnects | |
| TWI479630B (zh) | 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置 | |
| TWI614865B (zh) | 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成 | |
| US20100052111A1 (en) | Stacked-chip device | |
| WO2015184948A1 (zh) | 一种芯片堆叠封装结构和电子设备 | |
| US7495327B2 (en) | Chip stacking structure | |
| TWI330872B (en) | Semiconductor device | |
| US7892888B2 (en) | Method and apparatus for stacking electrical components using via to provide interconnection | |
| JP2002305283A (ja) | ３次元マルチチップパッケージ及びその製造方法 | |
| JP2003110084A (ja) | 半導体装置 | |
| JPWO2005093834A1 (ja) | チップ積層型半導体装置 | |
| US20210249382A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
| CN108630646A (zh) | 电子封装件及其基板构造 | |
| KR20220134721A (ko) | 반도체 패키지 | |
| CN110364491A (zh) | 电子封装件及其制法 | |
| JP2015523740A (ja) | 再構成されたウェハレベル超小型電子パッケージ | |
| JP3687445B2 (ja) | 半導体装置の製造方法 | |
| JP2013219317A (ja) | 半導体基板、これを有する半導体チップおよび積層半導体パッケージ | |
| TWI643302B (zh) | 電子封裝件及其製法 | |
| KR20130044050A (ko) | 반도체 패키지 및 적층 반도체 패키지 | |
| TW201810458A (zh) | 封裝基板及其製法 | |
| JP2013197584A (ja) | 半導体基板、これを有する半導体チップおよび積層半導体パッケージ | |
| JP2005101186A (ja) | 積層型半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3687445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |