CN110364491A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN110364491A
CN110364491A CN201810376751.1A CN201810376751A CN110364491A CN 110364491 A CN110364491 A CN 110364491A CN 201810376751 A CN201810376751 A CN 201810376751A CN 110364491 A CN110364491 A CN 110364491A
Authority
CN
China
Prior art keywords
layer
packing piece
electronic
preparation
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810376751.1A
Other languages
English (en)
Inventor
赖厚任
江政嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN110364491A publication Critical patent/CN110364491A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电子封装件及其制法，包括于承载结构的第一侧上设置第一屏蔽层与第一电子元件，且于该承载结构的第二侧上设置第二电子元件与包覆该第二电子元件的封装层，再将第二屏蔽层设于该封装层上，以借由该第一屏蔽层与第二的设计，使该第一电子元件与第二的电磁辐射不会相互影响，以提升该电子封装件的可靠度。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体制程，尤指一种电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势，其中应用于晶片封装领域的技术包含有晶片尺寸构装(Chip Scale Package，简称CSP)、晶片直接贴附封装(Direct Chip Attached，简称DCA)或多晶片模组封装(Multi－Chip Module，简称MCM)等覆晶型态的封装模组，或将晶片立体堆迭化整合为三维积体电路(3D IC)晶片堆迭技术等。
图1为悉知3D IC晶片堆迭的半导体封装件1的剖面示意图，其包含有一硅中介板(Through Silicon interposer，简称TSI)10，该硅中介板10具有相对的置晶侧10a与转接侧10b、及连通该置晶侧10a与转接侧10b的多个导电硅穿孔(Through-silicon via，简称TSV)100，且该转接侧10b上形成有多个线路重布层(Redistribution layer，简称RDL)101，以将间距较小的半导体晶片19的电极垫190借由多个焊锡凸块102电性结合至该置晶侧10a上，再以底胶192包覆该些焊锡凸块102，且形成封装胶体18于该硅中介板10上，以覆盖该半导体晶片19，另于该线路重布层101上借由多个如凸块的导电元件103电性结合间距较大的封装基板17的焊垫170，并以底胶172包覆该些导电元件103。
此外，制作该半导体封装件1时，先将该半导体晶片19置放于该硅中介板10上，再将该硅中介板10以该些导电元件103接置于该封装基板17上，之后形成该封装胶体18。
此外，于后续应用该半导体封装件1的组装制程时，该半导体封装件1借由该封装基板17下侧结合至一电路板(图略)上，以利用该些导电硅穿孔100作为该半导体晶片19与该电路板之间讯号传递的介质。
然而，悉知半导体封装件1的制法中，当该半导体晶片19为细线宽线距的高接点(I/O)功能晶片时，需使用该硅中介板10作为该半导体晶片19与该封装基板17之间讯号传递的介质，因该硅中介板10需具备一定深宽比的控制(即该导电硅穿孔100的深宽比为100um/10um)，才能制作出适用的硅中介板10，因而往往需耗费大量制程时间及化学药剂的成本，进而提高制程难度及制作成本。
此外，因该半导体晶片19需借由该硅中介板10与该封装基板17转接至电路板上，且该封装基板17具有含玻纤材料的核心层，致使该封装基板17厚度相当厚，因而不利于终端电子产品的轻薄短小化。
又，当该半导体晶片19为细线宽线距的高接点(I/O)功能晶片时，需增加该硅中介板10的版面的面积，以将多个功能晶片接置于该硅中介板10的同一侧，致使相对应的封装基板17的版面的面积也随之增加，因而不利于终端电子产品的轻薄短小化。
此外，即便避免使用含玻纤材料的核心层的封装基板17，而将具高接点(I/O)功能晶片接置于线路层，以期达到减少整体厚度的目的，然而部分晶片经高频作动后会产生电磁辐射，且对于设置于该线路层两侧的晶片仅隔数层极薄的线路层，此电磁辐射将严重影响其它晶片的运作。
因此，如何克服上述悉知技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及其制法，以提升该电子封装件的可靠度。
本发明的电子封装件，包括：承载结构，其具有相对的第一侧与第二侧且包含有线路层；第一屏蔽层，其设于该承载结构的第一侧上；第一电子元件，其设于该承载结构的第一侧上并电性连接该线路层；第二电子元件，其设于该承载结构的第二侧上并电性连接该线路层；封装层，其设于该承载结构的第二侧上以包覆该第二电子元件；以及第二屏蔽层，其设于该封装层上。
本发明还提供一种电子封装件的制法，包括：提供一具有相对的第一侧及第二侧且包含有线路层的承载结构，，并于该承载结构的第一侧上设有第一屏蔽层与第一电子元件，且令该第一电子元件电性连接该线路层；设置第二电子元件于该承载结构的第二侧上，且令该第二电子元件电性连接该线路层；形成封装层于该承载结构的第二侧上，以包覆该第二电子元件；以及形成第二屏蔽层于该封装层上。
前述的电子封装件及其制法中，该第一屏蔽层未接触该第一电子元件。
前述的电子封装件及其制法中，该第一屏蔽层未电性连接该线路层。
前述的电子封装件及其制法中，该第一屏蔽层为利用沉积多个导电粒子的方式形成。
前述的电子封装件及其制法中，该第二屏蔽层未电性连接该线路层。
前述的电子封装件及其制法中，该第二屏蔽层电性连接该线路层。
前述的电子封装件及其制法中，该第二屏蔽层为利用沉积多个导电粒子的方式形成。
前述的电子封装件及其制法中，该封装层具有外露该第二侧的凹部，且该第二屏蔽层还设于该凹部中，使该第二屏蔽层设于该封装层的顶面与侧面上。
前述的电子封装件及其制法中，还包括于该承载结构的第一侧上以包覆层包覆该第一电子元件。
前述的电子封装件及其制法中，还包括形成导电元件于该第一屏蔽层上。
前述的电子封装件及其制法中，还包括形成导电元件于该线路层上以电性连接该线路层。
由上可知，本发明的电子封装件及其制法，主要借由该承载结构取代悉知硅中介板，以作为外部装置与该第一或第二电子元件之间讯号传递的介质，故相较于悉知技术，本发明无需制作TSV，因而大幅降低制程难度及制作成本。
此外，本发明是直接将高I/O功能的晶片(如该第一与第二电子元件)接置于该承载结构上，因而不需使用一含核心层的封装基板及一具有TSV的硅中介板，故相较于悉知技术，本发明的电子封装件的厚度可大幅减少。
又，当该第一与第二电子元件为细线宽线距的高接点功能晶片时，借由将该第一与第二电子元件分别接置于该承载结构的第一侧与第二侧的设计，以免增加该承载结构的版面的面积，故相较于悉知技术，本发明可利于终端电子产品的轻薄短小化。
另外，借由该第一与第二屏蔽层的设计，使该第一与第二电子元件的电磁辐射不会相互影响，因而能避免晶片运作不良的问题，进而能提升该电子封装件的可靠度。
附图说明
图1为悉知半导体封装件的剖面示意图；
图2A至图2G为本发明的电子封装件的制法的剖面示意图；
图2A’为图2A的局部制程的示意图；
图2C’为图2C的另一实施例的示意图；
图2E’为图2E的局部制程的示意图；以及
图2G’为图2G的另一实施例的示意图。
符号说明
1 半导体封装件
10 硅中介板
10a 置晶侧
10b 转接侧
100 导电硅穿孔
101 线路重布层
102 焊锡凸块
103,27,27’ 导电元件
17 封装基板
170 焊垫
172,192 底胶
18 封装胶体
19 半导体晶片
190,210 电极垫
2,2’ 电子封装件
2a 封装单元
20,20’ 包覆层
200 穿孔
21 第一电子元件
21a 作用面
21b 非作用面
22,22’ 第一屏蔽层
22a,26a 导电粒子
220 开口区
23 承载结构
23a 第一侧
23b 第二侧
230 介电层
231 线路层
232 导电盲孔
24 第二电子元件
240 导电凸块
25 封装层
25a 顶面
25c 侧面
250 凹部
26,260 第二屏蔽层
S 切割路径。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2G为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一埋设有多个第一电子元件21的包覆层20，再形成第一屏蔽层22于该包覆层20与该第一电子元件21上。
于本实施例中，形成该包覆层20的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)或封装材。
此外，该第一电子元件21为主动元件、被动元件或其组合者，其中，该主动元件例如为半导体晶片，而该被动元件例如为天线、电阻、电容及电感。例如，该第一电子元件21为半导体晶片，其具有相对的作用面21a与非作用面21b，且该作用面21a外露于该包覆层20并具有多个电极垫210。
又，利用如物理气相沉积(Physical vapor deposition，简称PVD)、化学气相沉积(Chemical Vapor Deposition，简称CVD)或溅射(sputtering)等沉积方式将多个导电粒子22a平贴形成于该包覆层20与该第一电子元件21的作用面21a上(如图2A’所示)，以令该些导电粒子22a作为该第一屏蔽层22。
如图2B所示，于该第一屏蔽层22上形成多个开口区220以令部分开口区220外露各该第一电子元件21的作用面21a，使该第一屏蔽层22未接触该第一电子元件21的作用面21a。
于本实施例中，借由蚀刻金属材的方式于该第一屏蔽层22上形成该些开口区220。
如图2C所示，形成一具有相对的第一侧23a及第二侧23b的承载结构23于该第一屏蔽层22与该第一电子元件21的作用面21a上。
于本实施例中，该承载结构23以其第一侧23a结合于该包覆层20上以接触结合该第一屏蔽层22与第一电子元件21，使该第一屏蔽层22夹设于该承载结构23的第一侧23a与该包覆层20之间。
此外，该承载结构23可利用线路重布层(Redistribution layer，简称RDL)制程形成。具体地，该承载结构23具有至少一介电层230以及形成于该介电层230中的至少一线路层231，且该线路层231透过导电盲孔232电性连接该第一电子元件21的电极垫210，而该第一屏蔽层22未电性连接该线路层231。或者，该第一屏蔽层22的开口区220也可对应外露各该电极垫210，使该第一屏蔽层22’接触部分该作用面21a而未接触该些电极垫210，如图2C’所示，以令该线路层231透过导电盲孔232电性连接该电极垫210。
如图2D所示，接续图2C的制程，设置多个第二电子元件24于该承载结构23的第二侧23b上，再形成一封装层25于该承载结构23的第二侧23b上，以令该封装层25包覆该些第二电子元件24。接着，形成多个凹部250于该封装层25上，以外露该承载结构23的第二侧23b的部分表面。
于本实施例中，该第二电子元件24为主动元件、被动元件或其组合者，其中，该主动元件例如为半导体晶片，而该被动元件例如为天线、电阻、电容及电感。
此外，该第二电子元件24借由多个导电凸块240以覆晶方式电性连接该线路层231；或者，该第二电子元件24也可以打线方式(图未示)电性连接该线路层231。应可理解地，有关该第二电子元件24电性连接该线路层231的方式的种类繁多，并不限于上述。
又，形成该封装层25的材质为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(expoxy)或封装材，且该封装层25与该包覆层20的材质可相同或不相同。
另外，于该封装层25上利用激光切割方式形成该凹部250，以分隔出多个封装单元2a。
如图2E所示，形成第二屏蔽层26,260于该封装层25的顶面25a与侧面25c上及该凹部250中。
于本实施例中，利用如物理气相沉积(PVD)、化学气相沉积(CVD)或溅射(sputtering)等沉积方式将多个导电粒子26a形成于该封装层25上及该凹部250中(如图2E’所示)，以令该些导电粒子26a作为该第二屏蔽层26,260，且该第二屏蔽层26,260未电性连接该线路层231。于另一实施例中，由于该第二屏蔽层26,260无法延伸至该承载结构23的侧面，故应可理解地，该凹部250中的第二屏蔽层260可依需求电性连接该线路层231外露于该第二侧23b的部分线路表面(图略)。
如图2F所示，于该包覆层20上形成多个导电元件27,27’，使部分该些导电元件27接触及电性连接该第一屏蔽层22。
于本实施例中，该导电元件27,27’为焊球、金属凸块或金属针。
此外，该导电元件27,27’的制程先于该包覆层20上形成多个外露该第一屏蔽层22与该线路层231的穿孔200，再于该穿孔200中形成该导电元件27，使部分该导电元件27延伸至该包覆层20中以电性连接(或接地)该第一屏蔽层22，且另一部分该导电元件27’穿过(未接触)该第一屏蔽层22(另一部分开口区220)以电性连接该线路层231。
如图2G所示，沿如图2F所示的切割路径S进行切单制程，以得到多个本发明的电子封装件2。
于本实施例中，该切割路径S可对应该凹部250，且该电子封装件2可借由该些导电元件27,27’结合至一如电路板的外部装置(图略)上。
此外，于形成该导电元件27,27’之前，可于该包覆层20’上进行整平制程，如图2G’所示，如研磨方式，使该第一电子元件21的非作用面21b外露(如齐平)该包覆层20’的表面，再进行切单制程，以得到多个本发明的电子封装件2’。
本发明的制法以该承载结构23取代悉知硅中介板，并利用该些导电元件27,27’作为外部装置(电路板)与该第一电子元件21或第二电子元件24之间讯号传递的介质，故相较于悉知技术，本发明的制法无需制作TSV，因而大幅降低制程难度及制作成本。
此外，本发明的制法为直接将高I/O功能的晶片(如该第一电子元件21与第二电子元件24)接置于该承载结构23上，因而不需使用一含核心层的封装基板及一具有TSV的硅中介板，故相较于悉知技术，本发明的制法能减少该电子封装件2,2’的厚度。
又，当该第一电子元件21与第二电子元件24为细线宽线距的高接点(I/O)功能晶片时，借由将该第一电子元件21与第二电子元件24分别接置于该承载结构23的第一侧23a与第二侧23b的设计，因而无需增加该承载结构23的版面的面积，进而有利于终端电子产品的轻薄短小化。
另外，借由该第二屏蔽层26,260包覆该封装层25，使该第二电子元件24(如晶片、天线等)的电磁辐射不会受外界影响，因而能避免晶片运作不良的问题，进而能提升该电子封装件2,2’的可靠度。另一方面，借由该第一屏蔽层22,22’环绕于该第一电子元件21以外的区域的设计，且该第一屏蔽层22,22’不接触该第一电子元件21的设计，使该第一与第二电子元件21,24(如晶片、天线等)的电磁辐射不会相互影响，因而能避免晶片运作不良的问题，进而能提升该电子封装件2,2’的可靠度。
本发明还提供一种电子封装件2,2’，包括：一承载结构23、一第一屏蔽层22,22’、至少一第一电子元件21、至少一第二电子元件24、一封装层25以及一第二屏蔽层26,260。
所述的承载结构23具有相对的第一侧23a与第二侧23b，且该承载结构23包含有至少一线路层231。
所述的第一屏蔽层22,22’平贴设于该承载结构23的第一侧23a上。
所述的第一电子元件21设于该承载结构23的第一侧23a上并电性连接该线路层231。
所述的第二电子元件24设于该承载结构23的第二侧23b上并电性连接该线路层231。
所述的封装层25设于该承载结构23的第二侧23b上以包覆该第二电子元件24。
所述的第二屏蔽层26,260设于该封装层25上。
于一实施例中，该第一屏蔽层22未接触该第一电子元件21。
于一实施例中，该第一屏蔽层22,22’未电性连接该线路层231。
于一实施例中，该第一屏蔽层22,22’为导电层。
于一实施例中，该第二屏蔽层26,260未电性连接该线路层231。
于一实施例中，该第二屏蔽层260电性连接该线路层231。
于一实施例中，该第二屏蔽层26为导电层。
于一实施例中，该第二屏蔽层26设于该封装层25的顶面25a与侧面25c上。
于一实施例中，所述的电子封装件2,2’还包括一包覆层20,20’，结合于该承载结构23的第一侧23a上以包覆该第一电子元件21，且该第一电子元件21的非作用面21b可依需求外露(或齐平)该包覆层20’的外表面。
于一实施例中，所述的电子封装件2,2’还包括多个导电元件27，形成于该第一屏蔽层22,22’上且贯穿过该包覆层20,20’并凸出该包覆层20,20’的表面。
于一实施例中，所述的电子封装件2,2’还包括多个导电元件27’，形成于该线路层231上以电性连接该线路层231，且贯穿过该包覆层20,20’与该第一屏蔽层22,22’并凸出该包覆层20,20’的表面。
综上所述，本发明的电子封装件及其制法，借由该承载结构取代悉知硅中介板，以作为外部装置与该第一或第二电子元件之间讯号传递的介质，故本发明无需制作TSV，因而大幅降低制程难度及制作成本。
此外，将高I/O功能的晶片(如该第一与第二电子元件)接置于该承载结构上，因而不需使用一含核心层的封装基板及一具有TSV的硅中介板，故可减少该电子封装件的厚度。
又，借由将该第一与第二电子元件分别接置于该承载结构的第一侧与第二侧的设计，因而无需增加该承载结构的版面的面积，进而有利于终端电子产品的轻薄短小化。
另外，借由该第二屏蔽层包覆该封装层及该第一屏蔽层环绕于该第一电子元件以外的区域的设计，使该第一与第二电子元件的电磁辐射不会相互影响，因而能避免晶片运作不良的问题，进而能提升该电子封装件的可靠度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，其特征在于，该电子封装件包括：
承载结构，其具有相对的第一侧与第二侧，且该承载结构包含有线路层；
第一屏蔽层，其设于该承载结构的第一侧上；
第一电子元件，其设于该承载结构的第一侧上并电性连接该线路层；
第二电子元件，其设于该承载结构的第二侧上并电性连接该线路层；
封装层，其设于该承载结构的第二侧上以包覆该第二电子元件；以及
第二屏蔽层，其设于该封装层上。
2.根据权利要求1所述的电子封装件，其特征在于，该第一屏蔽层未接触该第一电子元件。
3.根据权利要求1所述的电子封装件，其特征在于，该第一屏蔽层未电性连接该线路层。
4.根据权利要求1所述的电子封装件，其特征在于，该第二屏蔽层未电性连接该线路层。
5.根据权利要求1所述的电子封装件，其特征在于，该第二屏蔽层电性连接该线路层。
6.根据权利要求1所述的电子封装件，其特征在于，该第二屏蔽层设于该封装层的顶面与侧面上。
7.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括结合于该承载结构的第一侧上以包覆该第一电子元件的包覆层。
8.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该第一屏蔽层上的导电元件。
9.根据权利要求1所述的电子封装件，其特征在于，该电子封装件还包括形成于该线路层上以电性连接该线路层的导电元件。
10.一种电子封装件的制法，其特征在于，该制法包括：
提供一具有相对的第一侧及第二侧且包含有线路层的承载结构，并于该承载结构的第一侧上设有第一屏蔽层与第一电子元件，且令该第一电子元件电性连接该线路层；
设置第二电子元件于该承载结构的第二侧上，且令该第二电子元件电性连接该线路层；
形成封装层于该承载结构的第二侧上，以包覆该第二电子元件；以及
形成第二屏蔽层于该封装层上。
11.根据权利要求10所述的电子封装件的制法，其特征在于，该第一屏蔽层未接触该第一电子元件。
12.根据权利要求10所述的电子封装件的制法，其特征在于，该第一屏蔽层未电性连接该线路层。
13.根据权利要求10所述的电子封装件的制法，其特征在于，该第一屏蔽层为利用沉积多个导电粒子的方式形成。
14.根据权利要求10所述的电子封装件的制法，其特征在于，该第二屏蔽层未电性连接该线路层。
15.根据权利要求10所述的电子封装件的制法，其特征在于，该第二屏蔽层电性连接该线路层。
16.根据权利要求10所述的电子封装件的制法，其特征在于，该第二屏蔽层为利用沉积多个导电粒子的方式形成。
17.根据权利要求10所述的电子封装件的制法，其特征在于，该封装层具有外露该第二侧的凹部，且该第二屏蔽层还设于该凹部中。
18.根据权利要求10所述的电子封装件的制法，其特征在于，该制法还包括于该承载结构的第一侧上以包覆层包覆该第一电子元件。
19.根据权利要求10所述的电子封装件的制法，其特征在于，该制法还包括形成导电元件于该第一屏蔽层上。
20.根据权利要求10所述的电子封装件的制法，其特征在于，该制法还包括形成导电元件于该线路层上以电性连接该线路层。
CN201810376751.1A 2018-04-09 2018-04-25 电子封装件及其制法 Pending CN110364491A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107112081 2018-04-09
TW107112081A TWI647796B (zh) 2018-04-09 2018-04-09 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN110364491A true CN110364491A (zh) 2019-10-22

Family

ID=65804199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810376751.1A Pending CN110364491A (zh) 2018-04-09 2018-04-25 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN110364491A (zh)
TW (1) TWI647796B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11749576B2 (en) 2018-03-27 2023-09-05 Analog Devices International Unlimited Company Stacked circuit package with molded base having laser drilled openings for upper package
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI696255B (zh) * 2019-04-09 2020-06-11 矽品精密工業股份有限公司 電子封裝件及其製法
TWI816525B (zh) * 2022-08-25 2023-09-21 福懋科技股份有限公司 晶片封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919053A (zh) * 2008-05-19 2010-12-15 德州仪器公司 具有经集成法拉第屏蔽的集成电路封装
TW201216417A (en) * 2010-10-11 2012-04-16 Advanced Semiconductor Eng Semiconductor package having a double sided structure and wireless communication system using the same
US20130020685A1 (en) * 2011-07-18 2013-01-24 Samsung Electronics Co., Ltd. Substrates for semiconductor devices including internal shielding structures and semiconductor devices including the substrates
CN106960837A (zh) * 2015-10-19 2017-07-18 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107799479A (zh) * 2016-09-02 2018-03-13 矽品精密工业股份有限公司 电子封装件及其制法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI460843B (zh) * 2011-03-23 2014-11-11 Universal Scient Ind Shanghai 電磁屏蔽結構及其製作方法
TW201327769A (zh) * 2011-12-22 2013-07-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9913412B2 (en) * 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
US9269673B1 (en) * 2014-10-22 2016-02-23 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US9190367B1 (en) * 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US10784208B2 (en) * 2015-09-10 2020-09-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919053A (zh) * 2008-05-19 2010-12-15 德州仪器公司 具有经集成法拉第屏蔽的集成电路封装
TW201216417A (en) * 2010-10-11 2012-04-16 Advanced Semiconductor Eng Semiconductor package having a double sided structure and wireless communication system using the same
US20130020685A1 (en) * 2011-07-18 2013-01-24 Samsung Electronics Co., Ltd. Substrates for semiconductor devices including internal shielding structures and semiconductor devices including the substrates
CN106960837A (zh) * 2015-10-19 2017-07-18 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107799479A (zh) * 2016-09-02 2018-03-13 矽品精密工业股份有限公司 电子封装件及其制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US11749576B2 (en) 2018-03-27 2023-09-05 Analog Devices International Unlimited Company Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Also Published As

Publication number Publication date
TW201944549A (zh) 2019-11-16
TWI647796B (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
CN110364491A (zh) 电子封装件及其制法
CN106328632B (zh) 电子封装件及其制法
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
EP3399547A1 (en) Packaging structure, electronic device and packaging method
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2016213465A (ja) 積層電子デバイスとその製造方法
CN106206509B (zh) 电子封装件及其制法与基板结构
CN110233112A (zh) 电子封装件及其制法
WO2012037220A1 (en) Multi-function and shielded 3d interconnects
JP2008109046A (ja) 半導体パッケージおよび積層型半導体パッケージ
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
TW201640590A (zh) 電子封裝件及其製法
CN108630646A (zh) 电子封装件及其基板构造
CN108074905B (zh) 电子装置及其制法与基板结构
CN106469690B (zh) 电子封装件及其制法
TWI550814B (zh) 承載體、封裝基板、電子封裝件及其製法
CN105845638B (zh) 电子封装结构
CN107403785A (zh) 电子封装件及其制法
TWI621194B (zh) 測試介面板組件
US11901285B2 (en) Microelectronic arrangement and method for manufacturing the same
US20140117557A1 (en) Package substrate and method of forming the same
US11183483B2 (en) Multichip module and electronic device
CN109411418A (zh) 电子封装件及其制法
CN108305866A (zh) 电子封装件的制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191022