TWI696255B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI696255B
TWI696255B TW108112326A TW108112326A TWI696255B TW I696255 B TWI696255 B TW I696255B TW 108112326 A TW108112326 A TW 108112326A TW 108112326 A TW108112326 A TW 108112326A TW I696255 B TWI696255 B TW I696255B
Authority
TW
Taiwan
Prior art keywords
antenna
electronic
layer
circuit
package
Prior art date
Application number
TW108112326A
Other languages
English (en)
Other versions
TW202038422A (zh
Inventor
蔡文榮
陳敬佳
蔡瀛洲
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW108112326A priority Critical patent/TWI696255B/zh
Priority to CN201910313297.XA priority patent/CN111799181B/zh
Priority to US16/534,385 priority patent/US11114393B2/en
Application granted granted Critical
Publication of TWI696255B publication Critical patent/TWI696255B/zh
Publication of TW202038422A publication Critical patent/TW202038422A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Details Of Aerials (AREA)

Abstract

一種電子封裝件及其製法，係於一封裝結構中配置複數電子元件，再將至少一天線結構藉由複數導電元件堆疊於該封裝結構上，使該天線結構電性連接該複數電子元件之至少一者，俾藉由將複數不同射頻之電子元件設於單一封裝結構中，以於量產時，只需將不同天線型態之天線結構堆疊於該封裝結構上，即可產製各種頻率之射頻產品，而無需將每一種頻率之射頻晶片製作成獨立封裝模組，因而能降低生產成本，且能增加生產速度。

Description

電子封裝件及其製法
本發明係關於一種電子封裝件，特別是關於一種具有天線結構之電子封裝件及其製法。
現今無線通訊技術已廣泛應用於各式消費性電子產品(如手機、平板電腦等)，以利接收或發送各種無線訊號。為滿足消費性電子產品的便於攜帶性及上網便利性(如觀看多媒體內容)，無線通訊模組之製造與設計係朝輕、薄、短、小之需求作開發，其中，平面天線(Patch Antenna)因具有體積小、重量輕與製造容易等特性而廣泛利用在電子產品之無線通訊模組中。
目前的多媒體內容因畫質的提升而造成其檔案資料量變得更大，故無線傳輸的頻寬也需變大，因而產生第五代的無線傳輸(5G)，另5G因傳輸頻率較高，其相關無線通訊模組的尺寸的要求也較高。
有關5G之應用係未來全面商品化之趨勢，其應用頻率範圍約在1GHz~1000GHz之間的高頻頻段，其商業應用模式為5G搭配4G LTE，並於戶外架設一蜂巢式基站以配合設於室內的小基站，故5G行動通訊會於基站內使用大量天線以符合5G系統的大容量快速傳輸且低延遲。
第1圖係習知無線通訊模組1之立體示意圖。如第1圖所示，該無線通訊模組1係包括：一基板10、設於該基板10上之複數電子元件11、一天線結構12以及封裝材13。該基板10係為電路板並呈矩形體。該電子元件11係設於該基板10上且電性連接該基板10。該天線結構12係為平面型且具有一天線本體120與一導線121a，該天線本體120藉由該導線121a電性連接該電子元件11。該封裝材13覆蓋該電子元件11與該部分導線121a。
惟，習知無線通訊模組1中，該天線結構12係為平面型，故基於該天線結構12與該電子元件11之間的電磁輻射特性及該天線結構12之體積限制，而於製程中，該天線本體120難以與該電子元件11整合製作，亦即該封裝材13僅覆蓋該電子元件11，並未覆蓋該天線本體120，致使封裝製程之模具需對應該些電子元件11之佈設區域，而非對應該基板10之尺寸，因而不利於封裝製程。
再者，因該天線結構12係為平面型，故需於該基板10之表面上增加佈設區域以形成該天線本體120，致使該基板10之寬度難以縮減，因而難以縮小該無線通訊模組1的寬度，而使該無線通訊模組1無法達到微小化之需求。
又，5G系統因訊號品質與傳輸速度要求，而需更多天線配置，以提升訊號的品質與傳輸速度，而習知無線通訊模組1中，該天線結構12係為平面型，且該基板10之長寬尺寸均為固定，致使線路佈線空間(層數)有限，因而限制該天線結構12之功能，造成該無線通訊模組1無法提供運作5G系統所需之電性功能，難以達到5G系統之天線運作之需求。
另一方面，若該基板10增設線路層之層數(如10層以上)以提供5G系統所需之電性功能，則將降低該基板10之製作良率低。例如，每一層線路 層之製作良率為95%，則六層線路層之製作良率為73.5%(即0.956)，致使製作難度極高。
因此，如何克服上述習知技術之種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係提供一種電子封裝件，係包括：一封裝結構，係包含一配置有線路層之承載件及複數電子元件，其中，該承載件係具有相對之第一表面與第二表面，且該複數電子元件係設於該承載件之第一表面上並電性連接該線路層；以及至少一天線結構，係藉由複數導電元件堆疊於該封裝結構上並電性連接該線路層，以令該天線結構電性連接該複數電子元件之至少一者。
本發明復提供一種電子封裝件之製法，係包括：提供一封裝結構，其包含一配置有線路層之承載件及複數電子元件，其中，該承載件係具有相對之第一表面與第二表面，且該複數電子元件係設於該承載件之第一表面上並電性連接該線路層；以及將至少一天線結構藉由複數導電元件堆疊於該封裝結構上並電性連接該線路層，以令該天線結構電性連接該複數電子元件之至少一者。
前述之電子封裝件及其製法中，該複數電子元件係分別為不同的射頻晶片。
前述之電子封裝件及其製法中，該天線結構之厚度係對應該電子元件之射頻。
前述之電子封裝件及其製法中，該封裝結構上係堆疊單一該天線結構，且該天線結構電性連接該複數電子元件之其中一者。
前述之電子封裝件及其製法中，該封裝結構上係堆疊複數該天線結構，且各該天線結構係對應各該電子元件作配置，使各該天線結構係分別電性連接各該電子元件。
前述之電子封裝件及其製法中，該天線結構與該封裝結構之間係形成有空氣間隙。
前述之電子封裝件及其製法中，該天線結構係包含天線部，該天線部係具有絕緣體與天線本體，且該天線本體係包含有配置於該絕緣體相對兩側之第一天線層與第二天線層。例如，該天線結構復包含一結合該天線部之基部及配置於該基部內之線路部，該基部係藉由該複數導電元件堆疊於該承載件之第二表面上，且該線路部係電性連接該線路層與該天線部。
前述之電子封裝件及其製法中，該天線結構係為毫米波式天線板。
前述之電子封裝件及其製法中，復包括配置連接器於該承載件或該天線結構上。
由上可知，本發明之電子封裝件及其製法中，主要藉由將複數不同射頻之電子元件(如各種頻率之射頻晶片)設於單一封裝結構中，以於量產時，只需將不同天線型態之天線結構堆疊於該封裝結構上，即可產製各種頻率之射頻產品，而無需將每一種頻率之射頻晶片製作成獨立封裝模組，故於製作該電子封裝件之過程中，該天線結構與該封裝結構可於同時間分開製作(例如，該天線結構由載板廠製作，此時，封裝廠可製作該封裝結構，再由該封裝廠將該天線結構與該封裝結構進行組合)，因而能縮減各廠之生產線之數量以降低生產成本，且能增加生產速度(或可大幅縮減生產時間)以提升產能；換言之， 若該封裝廠將每一種頻率之射頻晶片製作成獨立封裝模組，則需先等待該載板廠將該天線結構製作完成後，再依據該天線結構製作所需之獨立封裝模組，故會產生等待時間(例如，當該載板廠製作該天線結構時，該封裝廠因尚未獲取天線規格要求而無法製作該獨立封裝模組，故該封裝廠只能等待)。
再者，本發明之製法中，係利用線路基板製程製作該天線結構(例如，該天線結構由載板廠製作)，以於製程中，該天線結構能與該封裝結構一同進行封裝作業(例如，由封裝廠將該天線結構與該封裝結構進行組合)，因而有利於封裝作業，故相較於習知技術，本發明之電子封裝件能符合微小化之需求。
又，利用線路基板製程製作該天線結構(例如，該天線結構由載板廠製作)，以增加線路佈線空間，因而增加該天線結構之功能，故相較於習知技術，本發明之電子封裝件能達到5G系統之天線運作之需求，且能提升該電子封裝件之製程良率。
1‧‧‧無線通訊模組
10‧‧‧基板
11‧‧‧電子元件
12,2b,3b,3b’,3b”‧‧‧天線結構
120,27b‧‧‧天線本體
121a‧‧‧導線
13‧‧‧封裝材
2,2’,2”,3‧‧‧電子封裝件
2a‧‧‧封裝結構
2c‧‧‧連接器
20‧‧‧承載件
20a‧‧‧第一表面
20b‧‧‧第二表面
200‧‧‧絕緣層
201‧‧‧線路層
21‧‧‧第一電子元件
21’‧‧‧被動元件
210‧‧‧導電凸塊
22‧‧‧第二電子元件
23‧‧‧第三電子元件
24‧‧‧包覆層
25‧‧‧金屬層
26‧‧‧基部
26a‧‧‧第一側
26b‧‧‧第二側
27,37,37’,37”‧‧‧天線部
27a‧‧‧絕緣體
271‧‧‧第一天線層
272‧‧‧第二天線層
28a‧‧‧第一線路部
28b‧‧‧第二線路部
280‧‧‧導電層
281‧‧‧佈線層
282‧‧‧外接墊
29‧‧‧導電元件
t‧‧‧空氣間隙
h1,h2,h3‧‧‧厚度
第1圖係為習知無線通訊模組之剖面示意圖。
第2A至2B圖係為本發明之電子封裝件之製法之剖面示意圖。
第2B’及2B”圖係為第2B圖之其它實施態樣。
第3圖係為本發明之電子封裝件之另一實施例之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2B圖係為本發明之電子封裝件2之製法之剖面示意圖。
如第2A圖所示，提供一封裝結構2a，其包含一承載件20、複數電子元件(如第一電子元件21、第二電子元件22、第三電子元件23及被動元件21’)、一包覆層24以及至少一金屬層25。
所述之承載件20係為一具有核心層或無核心層(coreless)之線路結構，如封裝基板(substrate)，其定義有相對之第一表面20a與第二表面20b，且該承載板20係包含至少一絕緣層200與設於該絕緣層200上之線路層201。
於本實施例中，可採用線路重佈層(redistribution layer，簡稱RDL)方式形成扇出(fan out)型線路層201，其材質係為銅，且形成該絕緣層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。
應可理解地，該承載件20亦可為其它可供承載如晶片等電子元件之構件，例如導線架(lead frame)或矽中介板(silicon interposer)，並不限於上述。
所述之電子元件係為主動元件、被動元件21’或其二者組合等，其設於該承載件20之第一表面20a上且電性連接該線路層201，其中，該主動元件係例如射頻型半導體晶片，且該被動元件21’係例如電阻、電容及電感。
於本實施例中，該第一電子元件21係為主動元件，如具發射5G毫米波(mmWave)功能(60GHz)之半導體晶片，其藉由複數如銲錫材料之導電凸塊210以覆晶方式設於該承載件20上且電性連接該線路層201；或者，該第一電子元件21亦可藉由複數銲線(圖略)以打線方式電性連接該線路層201；亦或，該第一電子元件21可直接接觸該線路層201以電性連接該線路層201。然而，有關該電子元件電性連接該線路層201之方式不限於上述。
再者，該第二及第三電子元件22,23係為主動元件，其可採用上述任一方式電性連接該線路層201。例如，該第二電子元件22係為具發射5G毫米波功能(39GHz)之半導體晶片，且該第三電子元件23係為具發射5G毫米波功能(28GHz)之半導體晶片。
所述之包覆層24係形成於該承載件20之第一表面20a上且包覆各該電子元件，其中，形成該包覆層24之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等絕緣材，但並不限於上述。
所述之金屬層25係形成於該包覆層24之外表面上，且該金屬層25係選自銅(Cu)、鎳(Ni)、鐵(Fe)、鋁(Al)或不銹鋼(Sus)之材質，並可選擇性電性連接該線路層201。
於本實施例中，係採用如電鍍、化學鍍膜、物理氣相沈積、濺鍍(sputtering)或其它適當方式形成該金屬層25。
如第2B圖所示，將一天線結構2b藉由複數導電元件29接置於該封裝結構2a上，並於該天線結構2b與該封裝結構2a之間形成有空氣間隙t，以形成本發明之電子封裝件2。由於空氣(Air)係為最佳的低損耗(low loss)介質，其介電常數(Dielectric Constant，簡稱Dk)為1，且介電損失(Dielectric Loss，簡稱Df) 為0，故藉由形成該空氣間隙t，以提高該電子封裝件2對應5G通訊功能之天線效能。
於本實施例中，該天線結構2b係為天線板形式，其包含相結合之一基部26、一天線部27、一第一線路部28a及一第二線路部28b。再者，該導電元件29係為銲球(solder ball)、銅核心球、如銅材或金材等之金屬件(如柱狀、塊狀或針狀)或其它適當構件等。
所述之基部26係為板體，其具有相對之第一側26a與第二側26b，且以其第一側26a接置於該承載件20之第二表面20b上，並於其第二側26b上結合該天線部27。例如，形成該基部26之材質係為如聚對二唑苯(PBO)、聚醯亞胺(PI)、預浸材(PP)等之介電材。
所述之第一線路部28a係為扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)構造，其配置於該基部26中並電性連接該天線部27，且藉由該些導電元件29電性連接該承載件20之線路層201。
所述之第二線路部28b係為扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)構造，其配置於該基部26中，並包含一可接地該天線部27之導電層280、至少一電性連接該導電層280與該第一線路部28a之佈線層281、及複數電性連接該佈線層281並外露於該第一側26a之外接墊282。
於本實施例中，該第二線路部28b係可與該第一線路部28a一起製作於該基部26中，且該導電層280可為至少一完整、網狀或任意圖案之金屬薄片(foil)；或者，該導電層280可為圖案化之導電材。
再者，該基部26、第一線路部28a及第二線路部28b係構成一具有核心層或無核心層(coreless)之線路結構，如封裝基板(substrate)。
又，該外接墊282係用以接置一連接器2c，以藉由該連接器2c外接其它電子模組(圖略)。例如，該電子模組係為天線元件，如Sub-6GHz波長型 天線，以將該電子封裝件2與其它天線模組整合於同一電子裝置(如智慧型手機)中。
所述之天線部27係為毫米波式天線，其對應該第一電子元件21、第二電子元件22或第三電子元件23之頻率規格作配置，且可利用該導電層280防止該天線部27對各該電子元件的串音干擾(cross talking)、噪音干涉(noise interfering)及輻射干擾(radiation interference)等問題。
於本實施例中，該天線部27係包含一結合於該基部26之第二側26b上之絕緣體27a及一結合該絕緣體27a之天線本體27b，且形成該絕緣體27a之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等，但並不限於上述。例如，該天線部27可利用RDL製程製作，以形成所需之板狀。
再者，該天線本體27b係結合該絕緣體27a並電性連接該第一電子元件21、第二電子元件22及/或第三電子元件23，以發射所需之毫米波。例如，該天線本體27b係包含一組相互分離並相對應配置於該絕緣體27a相對兩側之第一天線層271與第二天線層272，其中，該第一天線層271之佈設位置係對應該第二天線層272之佈設位置。具體地，該第一天線層271係設於該絕緣體27a上側，且該第二天線層272係位於該絕緣體27a下側以接觸該基部26之第二側26b並電性連接該第一線路部28a，使該天線本體27b藉由該第一線路部28a、導電元件29與該線路層201以電性連接該第一電子元件21、第二電子元件22及/或第三電子元件23。
又，可藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、無電電鍍、化鍍或貼膜(foiling)等方式製作厚度輕薄之天線本體27b。例如，於該絕緣體27a上形成圖案化導電材，以作為第一天線層271或第二天線層272，並令該導電層280於該基部26內之佈設面積大於該第二天線層272結合該基部26之佈設面積。
另外，該第一天線層271與該第二天線層272係以耦合方式傳輸訊號。例如，該第一天線層271與該第二天線層272係可由交變電壓、交變電流或輻射變化產生輻射能量，且該輻射能量係為電磁場，以令該第一天線層271與該第二天線層272能相互電磁耦合，使天線訊號能於該第一天線層271與該第二天線層272之間傳遞。
應可理解地，有關該天線結構2b之態樣繁多，如天線部27藉由複數支撐件(如銲球)堆疊於該基部26之第二側26b上，即兩板體堆疊，並不限於上述。
本發明之製法係藉由將該天線部27對應該第一電子元件21、第二電子元件22及/或第三電子元件23作配置，使該天線結構2b只需電性連接該封裝結構2a之任一頻率之射頻晶片(該第一電子元件21、第二電子元件22或第三電子元件23)，即可令該電子封裝件2之天線部27發出所需頻率之5G毫米波。具體地，如第2B圖所示，該天線結構2b電性連接該第一電子元件21而未電性連接該第二電子元件22與該第三電子元件23，以令該電子封裝件2之天線部27發出60吉赫(GHz)頻率之5G毫米波訊號；如第2B’圖所示，該天線結構2b電性連接該第二電子元件22而未電性連接該第一電子元件21與該第三電子元件23，以令該電子封裝件2’之天線部27發出39吉赫(GHz)頻率之5G毫米波訊號；如第2B”圖所示，該天線結構2b電性連接該第三電子元件23而未電性連接該第一電子元件21與該第二電子元件22，以令該電子封裝件2”之天線部27發出28吉赫(GHz)頻率之5G毫米波訊號。
因此，相較於習知技術，於量產電子封裝件時，本發明之製法藉由該封裝結構2a包含多種頻率之射頻晶片(該第一電子元件21、第二電子元件22與第三電子元件23)之設計，只需將不同天線型態(該天線部27之第一與第二天線層271,272之圖案形式依射頻需求變化或該天線結構2b之厚度依射頻需求 變化)之天線結構2b電性連接同一型式之封裝結構2a(或其中一射頻晶片)，即可產製各種頻率之射頻產品，而無需將每一種頻率之射頻晶片製作成獨立封裝模組(即至少需開設三條不同製程之生產線以製作三種型式之封裝結構)，因而能縮減生產線之數量以降低生產成本，且能增加生產速度以提升產能。
再者，本發明之製法中，係利用線路基板製程製作該天線結構2b，以於製程中，該天線結構2b能與該封裝結構2a進行整合，亦即一同進行封裝堆疊，因而有利於封裝作業。例如，可將該天線結構2b堆疊於該封裝結構2a上，因而無需於該承載件20之第一表面20a上增加佈設區域，故相較於習知技術，本發明之製法能於預定的承載件20尺寸下增加天線功能(如該連接器2c之訊號傳輸功能)，因而得以達到具備兩種天線運作之需求，且能使該電子封裝件2符合微小化之需求。再者，封裝製程用之模具能對應該基部26之尺寸，因而有利於封裝製程，且無需於該承載件20之第二表面20b上增加佈設區域，使本發明之製法能於預定的承載件20尺寸下製作天線(即毫米波式天線)，進而該電子封裝件2,2’,2”能符合微小化之需求。
又，5G系統因訊號品質與傳輸速度要求而需更多線路配置，以提升訊號的品質與傳輸速度，本發明之製法利用線路基板製程製作該天線結構2b，以於該承載件20之長寬尺寸均為固定之條件下，將該第一線路部28a及該第二線路部28b配置於該基部26中，以增加線路佈線空間(層數)，因而增加該天線結構2b之功能，故該電子封裝件2,2’,2”能提供運作5G系統所需之電性功能，即能達到5G系統之天線運作之需求。
另一方面，藉由該承載件20與該基部26分別配置5G系統所需之線路，以提高該承載件20與該基部26之製作良率低。例如，以六層線路為例，每 一層線路層之製作良率為95%，可於該承載件20中配置兩層線路層201，而該基部26中配置四層線路之第一線路部28a，則該承載件20之良率為90.3%(即0.952)，而該天線結構2b之良率為81.5%(即0.954)，故以現有製程即可完成該該天線結構2b之製作，因而不僅大幅降低製程成本，且能提升該電子封裝件2,2’,2”之製程良率(如上述最低為81.5%，其大於習知73.5%)。
於其它實施例中，如第3圖所示，接續第2A圖之製程，亦可將複數天線結構3b,3b’,3b”藉由複數導電元件29分別接置於該封裝結構2a上，且各該天線結構3b,3b’,3b”之天線部37,37’,37”係分別對應該第一至第三電子元件21,22,23作配置，並將該連接器2c設於該封裝結構2a之承載件20之第二表面20b上。
於本實施例中，該天線結構3b,3b’,3b”之厚度h1,h2,h3係對應該第一至第三電子元件21,22,23之射頻。例如，當該第一電子元件21之射頻為60GHz(最高)時，該天線結構3b於Dk為3.2之條件下之厚度h1約至少為167微米(最薄)；當該第二電子元件23之射頻為38GHz時，該天線結構3b’於Dk為3.2之條件下之厚度h2約至少為288微米；當該第三電子元件23之射頻為28GHz(最低)時，該天線結構3b”於Dk為3.2之條件下之厚度h3約至少為390微米(最厚)。應可理解地，第2B、2B’及2B”圖所示之天線結構2b之厚度亦可對應其所發射出之頻率(60GHz、39GHz、28GHz)訊號而不同。
因此，該電子封裝件3可依需求控制該第一至第三電子元件21,22,23運作而決定發出單一訊號或複數訊號，例如，該天線部37,37’,37”可同時發射出不同頻率(60GHz、39GHz、28GHz)之5G毫米波訊號，藉此，無需將每一種頻率之天線製作成獨立電子封裝件(如第2B、2B’及2B”圖所示)，因而能 縮減終端產品(如其軟板型電路板)之面積，以達到該終端產品輕薄短小之需求。
另外，本發明之電子封裝件2,2’,2”,3係將該天線結構2b,3b,3b’,3b”(即天線模組)及封裝結構2a(即晶片模組)分開製作，再進行堆疊結合，以大幅縮減該電子封裝件2,2’,2”,3之製作時間。例如，一般封裝廠需等待習知天線元件(如天線框架)製作完成後，再將該天線元件配置封裝基板上，致使浪費時間，但藉由本發明之製法，可將天線元件(即該天線結構2b,3b,3b’,3b”)交由載板廠製作，而於同時間，該封裝廠製作該封裝結構2a，使該天線結構2b,3b,3b’,3b”與該封裝結構2a可同時完成製作，故該封裝廠可於製作完成該封裝結構2a後，立即將該天線結構2b,3b,3b’,3b”及該封裝結構2a組合，因而不會產生空窗期(即等待天線元件之製作)，故能大幅縮短製程時間。
本發明復提供一種電子封裝件2,2’,2”,3，其包括：一封裝結構2a以及至少一天線結構2b,3b,3b’,3b”。
所述之封裝結構2a係包含一配置有線路層201之承載件20及複數電子元件(第一至第三電子元件21,22,23)，其中，該承載件20係具有相對之第一表面20a與第二表面20b，且該第一至第三電子元件21,22,23係設於該承載件20之第一表面20a上並電性連接該線路層201。
所述之天線結構2b,3b,3b’,3b”係藉由複數導電元件29堆疊於該封裝結構2a上，且藉由複數導電元件29電性連接該線路層201，使該天線結構2b,3b,3b’,3b”電性連接該第一電子元件21、第二電子元件22及/或第三電子元件23。
於一實施例中，該第一至第三電子元件21,22,23係為不同的射頻晶片。
於一實施例中，該天線結構2b,3b,3b’,3b”之厚度h1,h2,h3係對應該第一至第三電子元件21,22,23之射頻。
於一實施例中，該封裝結構2a上係堆疊單一該天線結構2b，且該天線結構2b係僅電性連接該第一電子元件21、第二電子元件22或第三電子元件23。
於一實施例中，該封裝結構2a上係堆疊複數該天線結構3b,3b’,3b”，且每一該天線結構3b,3b’,3b”係對應該第一電子元件21、第二電子元件22及第三電子元件23作配置，使各該天線結構3b,3b’,3b”係分別電性連接該第一電子元件21、第二電子元件22及第三電子元件23。
於一實施例中，該天線結構2b,3b,3b’,3b”與該封裝結構2a之間係形成有空氣間隙t。
於一實施例中，該天線結構2b,3b,3b’,3b”係包含天線部27,37,37’,37”，該天線部27,37,37’,37”係具有一絕緣體27a與一天線本體27b，且該天線本體27b係包含有配置於該絕緣體27a相對兩側之第一天線層271與第二天線層272。
於一實施例中，該天線結構2b,3b,3b’,3b”復包含一結合該天線部27,37,37’,37”之基部26及配置於該基部26內之第一與第二線路部28a,28b，該基部26係藉由該複數導電元件29堆疊於該承載件20之第二表面20b上，且該第一線路部28a係電性連接該線路層201與該天線部27,37,37’,37”。
於一實施例中，該天線結構2b,3b,3b’,3b”係為毫米波式天線板。
於一實施例中，所述之電子封裝件2,2’,2”,3復包括一連接器2c，係配置於該承載件20或該天線結構2b,3b,3b’,3b”上。
綜上所述，本發明之電子封裝件及其製法，係藉由將複數不同射頻之電子元件設於單一封裝結構中，以於量產時，只需將不同天線型態之天線 結構堆疊於該封裝結構上，即可產製各種頻率之射頻產品，而無需將每一種頻率之射頻晶片製作成獨立封裝模組，故於製作該電子封裝件之過程中，該天線結構與該封裝結構可於同時間分開製作(例如，該天線結構由載板廠製作，此時，封裝廠可製作該封裝結構，再由該封裝廠將該天線結構與該封裝結構進行組合)，因而能縮減生產線之數量以降低生產成本，且能增加生產速度以提升產能；換言之，若該封裝廠將每一種頻率之射頻晶片製作成獨立封裝模組，則需先等待該載板廠將該天線結構製作完成後，再依據該天線結構製作所需之獨立封裝模組，故會產生等待時間(例如，當該載板廠製作該天線結構時，該封裝廠因尚未獲取天線規格要求而無法製作該獨立封裝模組，故該封裝廠只能等待)。
再者，本發明之製法中，係利用線路基板製程製作該天線結構，以於製程中，該天線結構能與該封裝結構一同進行封裝作業(例如，由封裝廠將該天線結構與該封裝結構進行組合)，因而有利於封裝作業，故能使該電子封裝件符合微小化之需求。
又，利用線路基板製程製作該天線結構(例如，該天線結構由載板廠製作)，以增加線路佈線空間，因而增加該天線結構之功能，故該電子封裝件能達到5G系統之天線運作之需求，且能提升該電子封裝件之製程良率。
另外，本發明之電子封裝件藉由將該天線結構及封裝結構可於同時間分開製作，以大幅縮減該電子封裝件之製作時間。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
2a‧‧‧封裝結構
2b‧‧‧天線結構
2c‧‧‧連接器
20‧‧‧承載件
20a‧‧‧第一表面
20b‧‧‧第二表面
201‧‧‧線路層
21‧‧‧第一電子元件
21’‧‧‧被動元件
22‧‧‧第二電子元件
23‧‧‧第三電子元件
24‧‧‧包覆層
25‧‧‧金屬層
26‧‧‧基部
26a‧‧‧第一側
26b‧‧‧第二側
27‧‧‧天線部
27a‧‧‧絕緣體
27b‧‧‧天線本體
271‧‧‧第一天線層
272‧‧‧第二天線層
28a‧‧‧第一線路部
28b‧‧‧第二線路部
280‧‧‧導電層
281‧‧‧佈線層
282‧‧‧外接墊
29‧‧‧導電元件
t‧‧‧空氣間隙

Claims (20)

  1. 一種電子封裝件，係包括：一封裝結構，係包含一配置有線路層之承載件及複數電子元件，其中，該承載件係具有相對之第一表面與第二表面，且該複數電子元件係設於該承載件之第一表面上並電性連接該線路層；以及至少一天線結構，係包含天線部、結合該天線部之基部及配置於該基部內之線路部，該基部係藉由複數導電元件堆疊於該承載件之第二表面上，且該線路部係電性連接該線路層與該天線部，以令該天線結構電性連接該複數電子元件之至少一者。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該複數電子元件係分別為不同的射頻晶片。
  3. 如申請專利範圍第1項所述之電子封裝件，其中，該天線結構之厚度係對應該電子元件之射頻。
  4. 如申請專利範圍第1項所述之電子封裝件，其中，該封裝結構上係堆疊單一該天線結構，且該天線結構電性連接該複數電子元件之其中一者。
  5. 如申請專利範圍第1項所述之電子封裝件，其中，該封裝結構上係堆疊複數該天線結構，且各該天線結構係對應各該電子元件作配置，使各該天線結構分別電性連接各該電子元件。
  6. 如申請專利範圍第1項所述之電子封裝件，其中，該天線結構與該封裝結構之間係形成有空氣間隙。
  7. 如申請專利範圍第1項所述之電子封裝件，其中，該天線部係具有絕緣體與天線本體，且該天線本體係包含有配置於該絕緣體相對兩側之第一天線層與第二天線層。
  8. 如申請專利範圍第1項所述之電子封裝件，其中，該線路部包括第一線路部及第二線路部，該第一線路部配置於該基部內並電性連接該天線部與線路層，該第二線路部配置於該基部內並包含導電層、佈線層及外接墊，其中，該導電層接地該天線部，該佈線層電性連接該導電層與該第一線路部，且該外接墊電性連接該佈線層並外露於該基部。
  9. 如申請專利範圍第1項所述之電子封裝件，其中，該天線結構係為毫米波式天線板。
  10. 如申請專利範圍第1項所述之電子封裝件，復包括配置於該承載件或該天線結構上之連接器。
  11. 一種電子封裝件之製法，係包括：提供一封裝結構，其包含一配置有線路層之承載件及複數電子元件，其中，該承載件係具有相對之第一表面與第二表面，且該複數電子元件係設於該承載件之第一表面上並電性連接該線路層；以及提供一天線結構，其包含天線部、結合該天線部之基部及配置於該基部內之線路部，將該基部藉由複數導電元件堆疊於該該承載件之第二表面上，且該線路部係電性連接該線路層與該天線部，以令該天線結構電性連接該複數電子元件之至少一者。
  12. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該複數電子元件係分別為不同的射頻晶片。
  13. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該天線結構之厚度係對應該電子元件之射頻。
  14. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該封裝結構上係堆疊單一該天線結構，且該天線結構電性連接該複數電子元件之其中一者。
  15. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該封裝結構上係堆疊複數該天線結構，且各該天線結構係對應各該電子元件作配置，使各該天線結構分別電性連接各該電子元件。
  16. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該天線結構與該封裝結構之間係形成有空氣間隙。
  17. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該天線部係具有絕緣體與天線本體，且該天線本體係包含有配置於該絕緣體相對兩側之第一天線層與第二天線層。
  18. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該線路部包括第一線路部及第二線路部，該第一線路部配置於該基部內並電性連接該天線部與線路層，該第二線路部配置於該基部內並包含導電層、佈線層及外接墊，其中，該導電層接地該天線部，該佈線層電性連接該導電層與該第一線路部，且該外接墊電性連接該佈線層並外露於該基部。
  19. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該天線結構係為毫米波式天線板。
  20. 如申請專利範圍第11項所述之電子封裝件之製法，復包括配置連接器於該承載件或該天線結構上。
TW108112326A 2019-04-09 2019-04-09 電子封裝件及其製法 TWI696255B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108112326A TWI696255B (zh) 2019-04-09 2019-04-09 電子封裝件及其製法
CN201910313297.XA CN111799181B (zh) 2019-04-09 2019-04-18 电子封装件及其制法
US16/534,385 US11114393B2 (en) 2019-04-09 2019-08-07 Electronic package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108112326A TWI696255B (zh) 2019-04-09 2019-04-09 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TWI696255B true TWI696255B (zh) 2020-06-11
TW202038422A TW202038422A (zh) 2020-10-16

Family

ID=72176294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112326A TWI696255B (zh) 2019-04-09 2019-04-09 電子封裝件及其製法

Country Status (3)

Country Link
US (1) US11114393B2 (zh)
CN (1) CN111799181B (zh)
TW (1) TWI696255B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569562B2 (en) * 2019-12-12 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11735539B2 (en) * 2020-11-09 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming discrete antenna modules
TWI762197B (zh) * 2021-02-18 2022-04-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058337A1 (en) * 2008-11-19 2010-05-27 Nxp B.V. Millimetre-wave radio antenna module
US20170005023A1 (en) * 2015-07-03 2017-01-05 Siliconware Precision Industries Co., Ltd. Electronic package and fabrication method thereof
TW201743428A (zh) * 2016-05-31 2017-12-16 台灣積體電路製造股份有限公司 封裝結構
TWI640066B (zh) * 2017-11-03 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI647796B (zh) * 2018-04-09 2019-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
TW201903994A (zh) * 2017-06-07 2019-01-16 聯發科技股份有限公司 半導體封裝

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015171118A1 (en) * 2014-05-06 2015-11-12 Intel Corporation Multi-layer package with integrated antenna
EP3256801B1 (en) * 2015-02-11 2020-06-17 Promega Corporation Radio frequency identification techniques in an ultra-low temperature environment
TWI655719B (zh) * 2015-08-12 2019-04-01 矽品精密工業股份有限公司 電子模組
EP4163970A1 (en) * 2016-07-01 2023-04-12 INTEL Corporation Semiconductor packages with antennas
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
US10910329B2 (en) * 2017-05-23 2021-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10490880B2 (en) * 2017-05-26 2019-11-26 Qualcomm Incorporation Glass-based antenna array package
CN111108598A (zh) * 2017-12-29 2020-05-05 英特尔公司 微电子组件
CN109037170A (zh) * 2018-07-13 2018-12-18 中国电子科技集团公司第五十八研究所 一种射频微系统集成封装天线
KR20200048971A (ko) * 2018-10-31 2020-05-08 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010058337A1 (en) * 2008-11-19 2010-05-27 Nxp B.V. Millimetre-wave radio antenna module
US20170005023A1 (en) * 2015-07-03 2017-01-05 Siliconware Precision Industries Co., Ltd. Electronic package and fabrication method thereof
TW201743428A (zh) * 2016-05-31 2017-12-16 台灣積體電路製造股份有限公司 封裝結構
TW201903994A (zh) * 2017-06-07 2019-01-16 聯發科技股份有限公司 半導體封裝
TWI640066B (zh) * 2017-11-03 2018-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI647796B (zh) * 2018-04-09 2019-01-11 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
CN111799181A (zh) 2020-10-20
US20200328166A1 (en) 2020-10-15
CN111799181B (zh) 2022-01-07
TW202038422A (zh) 2020-10-16
US11114393B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
TWI668831B (zh) 電子裝置與電子封裝件
TWI696255B (zh) 電子封裝件及其製法
TWI745238B (zh) 電子封裝件
US11271313B2 (en) Electronic package and method for manufacturing the same
TWI698046B (zh) 電子封裝件及其製法
CN108962878B (zh) 电子封装件及其制法
TWI762197B (zh) 電子封裝件及其製法
TWI769119B (zh) 電子封裝件及其製法
TWI842142B (zh) 電子裝置
TWI815314B (zh) 電子封裝件及其製法
TWI778608B (zh) 電子封裝件及其天線結構
TWI789977B (zh) 電子裝置及其製造方法
US11081776B2 (en) Electronic package
US20240145908A1 (en) Electronic package and manufacturing method thereof
CN117174669A (zh) 电子封装件及其制法
CN115603030A (zh) 电子装置及其制造方法
TW201947727A (zh) 電子封裝件及其製法
CN116073133A (zh) 电子装置及其制造方法
CN110896584A (zh) 电子封装件