TW201947727A - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TW201947727A
TW201947727A TW107115731A TW107115731A TW201947727A TW 201947727 A TW201947727 A TW 201947727A TW 107115731 A TW107115731 A TW 107115731A TW 107115731 A TW107115731 A TW 107115731A TW 201947727 A TW201947727 A TW 201947727A
Authority
TW
Taiwan
Prior art keywords
antenna
layer
supporting structure
electronic package
insulator
Prior art date
Application number
TW107115731A
Other languages
English (en)
Inventor
陳睿豐
葉汶岳
蔡文榮
陳盟順
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW107115731A priority Critical patent/TW201947727A/zh
Priority to CN201810543549.3A priority patent/CN110473867A/zh
Publication of TW201947727A publication Critical patent/TW201947727A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Aerials (AREA)

Abstract

一種電子封裝件及其製法，係於承載結構下側接置電子元件，且於該承載結構上側結合天線結構，其中，該天線結構包含有絕緣體與天線本體，藉此縮小該電子封裝件之厚度且同時提升天線效能。

Description

電子封裝件及其製法
本發明係關於一種電子封裝件，特別是關於一種具有天線結構之電子封裝件及其製法。
目前無線通訊技術已廣泛應用於各式消費性電子產品(如手機、平板電腦等)，以利接收或發送各種無線訊號。為滿足消費性電子產品的便於攜帶性及上網便利性(如觀看多媒體內容)，無線通訊模組之製造與設計係朝輕、薄、短、小之需求作開發，其中，平面天線(Patch Antenna)因具有體積小、重量輕與製造容易等特性而廣泛利用在電子產品之無線通訊模組中。
目前的多媒體內容因畫質的提升而造成其檔案資料量變得更大，故無線傳輸的頻寬也需變大，因而產生第五代的無線傳輸(5G)，且5G因傳輸頻率較高，其相關無線通訊模組的尺寸的要求也較高。
5G相關應用預估於2020年全面商品化，其應用頻率範圍約在1GHz~1000GHz之間的高頻頻段，其商業應用模式為5G搭配4G LTE，並於戶外架設一蜂巢式基站以配合 設於室內的小基站，故5G行動通訊會於基站內使用大量天線以符合5G系統的大容量快速傳輸且低延遲。
第1圖係習知無線通訊模組之立體示意圖。如第1圖所示，該無線通訊模組1係包括：一基板10、設於該基板10上之複數電子元件11、一天線結構12以及封裝材13。該基板10係為電路板並呈矩形體。該電子元件11係設於該基板10上且電性連接該基板10。該天線結構12係為平面型且具有一天線本體120與一導線121，該天線本體120藉由該導線121電性連接該電子元件11。該封裝材13覆蓋該電子元件11與該部分導線121。
然而，5G系統因訊號品質與傳輸速度要求，而需更多天線配置，以提升訊號的品質與傳輸速度，但習知無線通訊模組1中，該天線結構12係為平面型，且該基板10之長寬尺寸均為固定，因而限制該天線結構12之功能，致使該無線通訊模組1難以達到5G系統之天線運作之需求。
因此，如何克服上述習知技術之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係提供一種電子封裝件，係包括：第一承載結構，係具有相對之第一側與第二側；至少一電子元件，係接置於該第一承載結構之第一側上；複數導電元件，係設於該第一承載結構之第一側上；封裝層，係形成於該第一承載結構之第一側上並包覆該電子元件與該導電元件，且令該導電元件之部分表面外露出 該封裝層；以及天線結構，係設於該第一承載結構之第二側上，且該天線結構包含有設於該第一承載結構上之絕緣體與結合該絕緣體之天線本體。
本發明復提供一種電子封裝件之製法，係包括：提供一具有相對之第一側與第二側之第一承載結構，且於該第一承載結構之第一側上設置至少一電子元件；設置複數導電元件於該第一承載結構之第一側上；形成封裝層於該第一承載結構上，使該封裝層包覆該電子元件及該導電元件，且令該導電元件之部分表面外露出該封裝層；以及於該第一承載結構之第二側設置天線結構，其中，該天線結構包含有設於該第一承載結構上之絕緣體與結合該絕緣體之天線本體。
前述之電子封裝件及其製法中，該第一承載結構係具有線路部以電性連接該電子元件。
前述之電子封裝件及其製法中，該第一承載結構係具有線路部以電性連接該導電元件。
前述之電子封裝件及其製法中，該天線本體係包含有相對配置之第一天線層與第二天線層，且該絕緣體與該第二天線層係結合該第一承載結構之第二側。
前述之電子封裝件及其製法中，該絕緣體係為天線基板形式。例如，該天線結構之設置步驟係包括：提供複數天線基板，且各該天線基板係包含絕緣部與結合於該絕緣部上之天線層；將該些天線基板相互疊合，使該些絕緣部作為該絕緣體，且該些天線層作為天線本體；將該絕緣體 設於該第一承載結構之第二側上，且部分該天線層結合於該第一承載結構之第二側上，使該天線本體係包含有相對配置之該天線層。
前述之電子封裝件及其製法中，該天線本體係包含有相對配置之第一天線層與第二天線層，該第一天線層係結合該絕緣體，且該第二天線層係結合該第一承載結構之第二側。
前述之電子封裝件及其製法中，該絕緣體係藉由結合層設於該第一承載結構之第二側上。例如，該天線結構之設置步驟係包括：提供一天線基板，其包含該絕緣體與結合於該絕緣體上之第一天線層；形成第二天線層於該第一承載結構之第二側上；以及將該絕緣體藉由結合層設於該第一承載結構之第二側上，使該天線本體係包含有相對配置之該第一天線層與該第二天線層。
前述之電子封裝件及其製法中，該絕緣體係藉由支撐件堆疊於該第一承載結構之第二側上。例如，該天線結構之設置步驟係包括：提供一天線基板，其包含該絕緣體與結合於該絕緣體上之第一天線層；形成第二天線層於該第一承載結構之第二側上；以及將該絕緣體藉由支撐件堆疊於該第一承載結構之第二側上，使該天線本體係包含有相對配置之該第一天線層與該第二天線層。
前述之電子封裝件及其製法中，復包括堆疊第二承載結構於該第一承載結構之第一側上。例如，該第二承載結構係藉由該導電元件電性連接該第一承載結構。再者，該 第二承載結構係為導線架，並包含有複數電性連接該導電元件之電性接觸墊，另該導線架復包含有對應該電子元件位置的遮蔽體。
由上可知，本發明之電子封裝件及其製法中，主要藉由該第一承載結構之第二側上形成絕緣體，且於該絕緣體上形成天線本體，故相較於習知技術，本發明之第一承載結構之第二側無需增加佈設區域，因而能於預定的承載結構尺寸下增加該天線本體之長度，不僅能達到天線運作之需求，且能使該電子封裝件符合微小化之需求。
1‧‧‧無線通訊模組
10‧‧‧基板
11,21‧‧‧電子元件
12,2a,4a,4b,4c‧‧‧天線結構
120,23,43‧‧‧天線本體
121‧‧‧導線
13‧‧‧封裝材
2,2’,3,4,4’,4”‧‧‧電子封裝件
20‧‧‧第一承載結構
20a‧‧‧第一側
20b‧‧‧第二側
200‧‧‧第一線路部
201‧‧‧介電材
210‧‧‧導電凸塊
22,42a,42b,42c‧‧‧絕緣體
22a‧‧‧第一表面
22b‧‧‧第二表面
23a‧‧‧第一天線層
23b,43b‧‧‧第二天線層
24‧‧‧第二線路部
240‧‧‧導電層
241‧‧‧佈線層
242‧‧‧外接墊
25‧‧‧封裝層
26,36‧‧‧導電元件
27,37‧‧‧第二承載結構
370‧‧‧電性接觸墊
371‧‧‧遮蔽體
420‧‧‧結合層
421‧‧‧第一絕緣部
422‧‧‧第二絕緣部
423‧‧‧支撐件
A‧‧‧空氣間隙
第1圖係為習知無線通訊模組之剖面示意圖；第2A至2C圖係為本發明之電子封裝件之第一實施例之製法之剖面示意圖；第2D圖係為第2C圖之另一實施例；第3A至3C圖係為本發明之電子封裝件之第二實施例之製法之剖面示意圖；第3B’圖係為第3B圖之另一實施例；以及第4A、4B及4C圖係為對應第2A圖之其它實施例之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小 等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2C圖係為本發明之電子封裝件2之第一實施例之製法之剖面示意圖。
如第2A圖所示，提供一具有相對之第一側20a與第二側20b的第一承載結構20，且於該第一側20a上接置有至少一電子元件21，並於該第二側20b上結合一天線結構2a。
所述之第一承載結構20例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，該線路結構係包含介電材201及至少一形成於該介電材201上之第一線路部200，如至少一扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。
於本實施例中，該第一承載結構20復可配置有第二線路部24，其包含一可接地該天線結構2a之導電層240、至少一電性連接該導電層240與該第一線路部200之佈線 層241、及複數電性連接該佈線層241之外接墊242。例如，該第二線路部24係為嵌埋於該第一承載結構20中之導電結構，其可與該第一線路部200一起製作。具體地，該導電層240可為至少一完整、網狀或任意圖案之金屬薄片(foil)；或者，該導電層240可為圖案化之導電材。
再者，該些外接墊242係外露出該第一承載結構20之第一側20a，且該些外接墊242可作為訊號埠(I/O)或接地埠(I/O)。
所述之電子元件21係設於該第一承載結構20之第一側20a上，亦可依需求將該電子元件21設於該第二側20b上或同時配置於該第一側20a與該第二側20b上。
於本實施例中，該電子元件21係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如為半導體晶片，且該被動元件係例如為電阻、電容及電感。例如，該電子元件21係為具毫米波(mm Wave)功能之半導體晶片，並藉由複數如銲錫材料之導電凸塊210以覆晶方式設於該第一線路部200上並電性連接該第一線路部200；或者，該電子元件21可藉由複數銲線(圖略)以打線方式電性連接該第一線路部200；亦或，該電子元件21可直接接觸該第一線路部200。然而，有關該電子元件21電性連接該第一承載結構20之方式不限於上述。
所述之天線結構2a係包含一結合於該第二側20b上之絕緣體22及天線本體23。
於本實施例中，該絕緣體22係具有相對之第一表面 22a與第二表面22b，並以該第二表面22b結合該第一承載結構20之第二側20b，其中，形成該絕緣體22之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等，但並不限於上述。
再者，該天線本體23係結合該絕緣體22並電性連接該電子元件21。例如，該天線本體23係包含相互分離且相對應配置於該絕緣體22二側之一第一天線層23a與一第二天線層23b，該第一天線層23a係設於該絕緣體22之第一表面22a上，且該第二天線層23b係位於該絕緣體22之第二表面22b上以接觸該第一承載結構20之第二側20b並電性連接該第一線路部200，其中，該第一天線層23a之佈設位置係對應該第二天線層23b之佈設位置。
又，可藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、無電電鍍、化鍍或貼膜(foiling)等方式製作厚度輕薄之天線層。例如，於該第一絕緣體22(或該承載結構20)上形成圖案化導電材，以作為第一天線層23a或第二天線層23b，並令該導電層240於該第一承載結構20之佈設面積大於該第二天線層23b結合該第一承載結構20之佈設面積。
另外，該第一天線層23a與該第二天線層23b係以耦合方式傳輸訊號。例如，該第一天線層23a與該第二天線層23b係可由交變電壓、交變電流或輻射變化產生輻射能量，且該輻射能量係為電磁場，以令該第一天線層23a與該第二天線層23b能相互電磁耦合，使天線訊號能於該第 一天線層23a與該第二天線層23b之間傳遞。
如第2B圖所示，設置複數導電元件26於該第一承載結構20之第一側20a上。
於本實施例中，該導電元件26係例如為銲球(solder ball)，其設於該第一承載結構20之第一側20a之外接墊242上，以電性連接該第一承載結構20。
如第2C圖所示，形成一封裝層25於該第一承載結構20之第一側20a上，以包覆該些導電元件26與該電子元件21，並令該導電元件26之端部外露出該封裝層25。
於本實施例中，形成該封裝層25之材質係為高導熱性材料，以利於該電子元件21散熱同時提供該電子元件21保護，避免發生變形裂損，其中，該封裝層25之材質例如為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等，但並不限於上述。
再者，該封裝層25可包覆該些導電凸塊210；或者，將底膠(圖略)形成於該第一承載結構20之第一側20a與該電子元件21之間以包覆該些導電凸塊210，再令該封裝層25包覆該底膠。
另外，於後續製程中，如第2D圖所示之電子封裝件2’，可於該第一承載結構20透過該些導電元件26堆疊結合至一第二承載結構27上。例如，該第一承載結構20堆疊於該第二承載結構27上之方式可依需求為銲接、黏貼(adhering)、超聲波(ultrasonic)或其它適當方式，且該第二 承載結構27係為金屬架，例如導線架(leadframe)、線路基板(substrate)、晶片、導電框或其它適當構造等。
本發明之製法係藉由於該絕緣體22上利用各種加工方式形成天線圖案之天線主體23，故相較於習知技術，本發明之第一承載結構20之第二側20b無需增加佈設區域，因而能於預定的承載結構尺寸下增加該天線本體23之長度，因而得以達到天線運作之需求，且能使該電子封裝件符合微小化之需求。
再者，本發明可利用該導電層240防止該天線主體23對該電子元件21的串音干擾(cross talking)、噪音干涉(noise interfering)及輻射干擾(radiation interference)等問題。較佳者，該導電層240係由多層金屬薄片所製成，以強化上述功能。
第3A至3C圖係為本發明之電子封裝件3之第二實施例之製法之剖面示意圖。本實施例與第一實施例之差異在於增設承載結構，其它製程大致相同，故以下僅說明相異處，而不再贅述相同處。
如第3A圖所示，係接續第2A圖之製程，設置複數如銅柱之導電元件36於該第一承載結構20之第一側20a之外接墊242上，以電性連接該第一承載結構20。
於本實施例中，該導電元件36之構造可依需求設計。例如，該導電元件可為銅核心球(Cu core ball)，其包含一銅塊與包覆該銅塊之銲錫材；或者，該導電元件亦可為被動元件，其中，該被動元件係為電阻、電容及電感，例 如去耦合電容(decoupling capacitor)。應可理解地，該導電元件可為各種導電材(如針狀、柱狀、錫膏或導電膠等)，並不限於上述，且於同一封裝件中可混合上述各種態樣使用。
如第3B圖所示，將該第一承載結構20透過該導電元件36堆疊結合至一第二承載結構37上。
於本實施例中，該第一承載結構20堆疊於該第二承載結構37上之方式可依需求為銲接、黏貼(adhering)、超聲波(ultrasonic)或其它適當方式，且該第二承載結構37係為金屬架，例如導線架(leadframe)，其包含複數相分離之電性接觸墊370，以供該導電元件36結合至該電性接觸墊370。應可理解地，該第二承載結構37可為基板(substrate)、晶片、導電框或其它適當構造等，並可依需求調整該第二承載結構37之高度。
再者，該第二承載結構37亦可包含一對應該電子元件21位置的遮蔽體371，以作為散熱或屏蔽之用，且該些電性接觸墊370係位於該遮蔽體371之周圍並與該遮蔽體371相分離。應可理解地，該遮蔽體371亦可連結至少一電性接觸墊370，且該遮蔽體371可依需求接觸或未接觸該電子元件21。
又，可選擇性地，於製程中可先將該第二承載結構37設於一膠帶(tape)(圖略)上，再將該第一承載結構20結合至該第二承載結構37上，以於後續形成該封裝層25後移除該膠帶。
另外，於一實施例中，該導電元件36與該第二承載結構37亦可一同製作或一體成型。例如第3B’圖所示，可先將該導電元件36形成於該第二承載結構37上，再將該第二承載結構37以該導電元件36堆疊至該第一承載結構20之第一側20a之外接墊242上。
如第3C圖所示，形成一封裝層25於該第一承載結構20之第一側20a上，以包覆該電子元件21與該些導電元件36。
於本實施例中，該些電性接觸墊370外露出該封裝層25，以於該些電性接觸墊370之外露表面上形成有如銲球之導電元件(圖未示)，俾供接置如電路板之外部裝置(圖未示)。另外，該些電性接觸墊370之下表面可選擇齊平、凸出或內凹於該封裝層25之下表面。
再者，亦可先形成該封裝層25，再藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、化鍍或貼膜(foiling)等方式製作該遮蔽體371。
因此，該第二承載結構37能藉由該遮蔽體371保護該電子元件21，且能提升散熱效率，並因該第二承載結構37(如導線架)之外表面較平整，因而有利於後續安裝於如電路板之外部裝置上。
另請參閱第4A、4B及4C圖，係為本發明之電子封裝件4,4’,4”之其它實施例之剖視示意圖，其與第一及第二實施例之差異在於天線結構之設計，其它構件大致相同，故以下僅說明相異處，而不再贅述相同處。
如第4A圖所示之電子封裝件4，天線結構4a之絕緣體42a係由第一絕緣部421與第二絕緣部422相疊合而成，且第一天線層23a與第二天線層23b係分別形成於該第一與第二絕緣部421,422上。
於本實施例中，該第一絕緣部421與該第二絕緣部422係為天線基板形式，且該第一天線層23a係形成於該第一絕緣部421之上側，且該第二天線層23b係形成於該第二絕緣部422之下側，並使該第二絕緣部422以其下側結合於該第一承載結構20上。
如第4B圖所示之電子封裝件4’，天線結構4b係包含一結合有第一天線層23a之絕緣體42b，且天線本體43之第二天線層43b係形成於第一承載結構20之第二側上20b上，使該絕緣體42b之第二表面22b以如黏著劑之結合層420接置於該第一承載結構20之第二側上20b上，以令該絕緣體42b包覆該第二天線層43b。
於本實施例中，該絕緣體42b係為天線基板形式，且該第二天線層43b與該第一線路部200係以相同佈線製程一併製作。
如第4C圖所示之電子封裝件4”，天線結構4c係包含一結合有第一天線層23a之絕緣體42c，且天線本體43之第二天線層43b係形成於第一承載結構20之第二側上20b上，該絕緣體42c之第二表面22b係以支撐件423堆疊於該第一承載結構20之第二側上20b上，以令該絕緣體42c遮蓋該第二天線層43b。
於本實施例中，該第二天線層43b與該絕緣體42c之間係為空氣間隙(Air gap)A，且該支撐件423可為如半導體材、導電材或絕緣材等之凸塊。
因此，有關該天線結構2a,4a,4b,4c之設計方式繁多，並不限於上述，且其配置於該第一承載結構20之第二側20b，故該天線結構2a,4a,4b,4c之製程步驟可依需求排程，例如，先製作完成該第一側20a所需之製程，再製作該天線結構2a,4a,4b,4c，並無特別限制。
本發明復提供一種電子封裝件2,2’,3,4,4’,4”，其包括：一第一承載結構20、至少一電子元件21、複數導電元件26,36、一封裝層25以及一天線結構2a,4a,4b,4c。
所述之第一承載結構20係具有相對之第一側20a與第二側20b。
所述之電子元件21係接置於該第一承載結構20之第一側20a上。
所述之導電元件23係結合於該第一承載結構20之第一側20a上。
所述之封裝層25係形成於該第一承載結構20之第一側20a上，且包覆該電子元件21與該導電元件26,36，且令該導電元件26,36之部分表面外露出該封裝層25。
所述之天線結構2a,4a,4b,4c係設於該第一承載結構20之第二側20b上，且該天線結構2a,4a,4b,4c包含有一絕緣體22,42a,42b,42c與一結合該絕緣體22,42a,42b,42c之天線本體23,43。
於一實施例中，該第一承載結構20係具有第一線路部200以電性連接該電子元件21。
於一實施例中，該第一承載結構20係具有第二線路部24以電性連接該導電元件26,36。
於一實施例中，該天線本體23,43係具有相對配置之第一天線層23a與第二天線層23b,43b，該第一天線層23a係結合該絕緣體22,42a之第一表面22a，且該絕緣體42a與該第二天線層23b,43b係結合該第一承載結構20之第二側20b。
於一實施例中，該絕緣體42a,42b,42c係為天線基板形式。
於一實施例中，該天線本體23,43係具有相對配置之第一天線層23a與第二天線層23b,43b，該第一天線層23a係結合該絕緣體42b,42c之第一表面22a，且該第二天線層23b,43b係結合該第一承載結構20之第二側20b。
於一實施例中，該絕緣體42b係藉由結合層420黏貼於該第一承載結構20之第二側20b上。
於一實施例中，該絕緣體42c係藉由支撐件423堆疊於該第一承載結構20之第二側20b上。
於一實施例中，所述之電子封裝件2’,3復包括第二承載結構27,37，係堆疊於該第一承載結構20之第一側20a上。例如，該第二承載結構27,37係藉由該導電元件36電性連接該第一承載結構20之第二線路部24。或者，該第二承載結構37與該導電元件36係一體成形，如第3B’圖 所示。
綜上所述，本發明之電子封裝件及其製法，係藉由該第一承載結構之第二側上之絕緣體形成有天線本體，故本發明之第一承載結構無需增加佈設區域，因而能於預定的承載結構尺寸下增加該天線結構之長度，不僅能達到天線運作之需求，且能使該電子封裝件符合微小化之需求。
另外，本發明藉由形成一封裝層於第一承載結構之第一側上，以包覆導電元件與電子元件，且令該導電元件之端部外露出該封裝層，其中，形成該封裝層之材質係為高導熱性材料，以利於該電子元件散熱同時提供該電子元件保護，避免發生變形裂損。
再者，本發明復藉由第二承載結構之設計，以令第二承載結構之遮蔽體保護電子元件，且能提升散熱效率，並因該第二承載結構(如導線架)之外表面較平坦，因而有利於後續安裝於如電路板之外部裝置上。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改，且前述各實施例之內容可再相互組合應用。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (23)

  1. 一種電子封裝件，係包括：第一承載結構，係具有相對之第一側與第二側；至少一電子元件，係接置於該第一承載結構之第一側上；複數導電元件，係設於該第一承載結構之第一側上；封裝層，係形成於該第一承載結構之第一側上並包覆該電子元件與該導電元件，且令該導電元件之部分表面外露出該封裝層；以及天線結構，係設於該第一承載結構之第二側上，且該天線結構包含有設於該第一承載結構上之絕緣體與結合該絕緣體之天線本體。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該第一承載結構係包含有線路部以電性連接該電子元件及該導電元件。
  3. 如申請專利範圍第1項所述之電子封裝件，其中，該天線本體係包含有相對配置之第一天線層與第二天線層，且該絕緣體與該第二天線層係結合於該第一承載結構之第二側上。
  4. 如申請專利範圍第1項所述之電子封裝件，其中，該絕緣體係為天線基板形式。
  5. 如申請專利範圍第1項所述之電子封裝件，其中，該天線本體係包含有相對配置之第一天線層與第二天線層， 該第一天線層係結合於該絕緣體上，且該第二天線層係結合於該第一承載結構之第二側上。
  6. 如申請專利範圍第1項所述之電子封裝件，其中，該絕緣體係藉由結合層設於該第一承載結構之第二側上。
  7. 如申請專利範圍第1項所述之電子封裝件，其中，該絕緣體係藉由支撐件堆疊於該第一承載結構之第二側上。
  8. 如申請專利範圍第1項所述之電子封裝件，復包括有堆疊於該第一承載結構之第一側上之第二承載結構。
  9. 如申請專利範圍第8項所述之電子封裝件，其中，該第二承載結構係藉由該導電元件電性連接該第一承載結構。
  10. 如申請專利範圍第8項所述之電子封裝件，其中，該第二承載結構為導線架，並包含有複數電性連接該導電元件之電性接觸墊。
  11. 如申請專利範圍第10項所述之電子封裝件，其中，該導線架復包含有對應該電子元件位置的遮蔽體。
  12. 一種電子封裝件之製法，係包括：提供一具有相對之第一側與第二側之第一承載結構，且於該第一承載結構之第一側設置至少一電子元件；設置複數導電元件於該第一承載結構之第一側上；形成封裝層於該第一承載結構上，使該封裝層包 覆該電子元件及該導電元件，且令該導電元件之部分表面外露出該封裝層；以及於該第一承載結構之第二側設置天線結構，且該天線結構包含有設於該第一承載結構上之絕緣體與結合該絕緣體之天線本體。
  13. 如申請專利範圍第12項所述之電子封裝件之製法，其中，該第一承載結構係包含有線路部以電性連接該電子元件及該導電元件。
  14. 如申請專利範圍第12項所述之電子封裝件之製法，其中，該天線本體係包含有相對配置之第一天線層與第二天線層，且該絕緣體與該第二天線層係結合於該第一承載結構之第二側上。
  15. 如申請專利範圍第12項所述之電子封裝件之製法，其中，該絕緣體係為天線基板形式。
  16. 如申請專利範圍第12項所述之電子封裝件之製法，其中，該天線本體係包含有相對配置之第一天線層與第二天線層，該第一天線層係結合於該絕緣體上，且該第二天線層係結合於該第一承載結構之第二側上。
  17. 如申請專利範圍第12項所述之電子封裝件之製法，其中，該天線結構之設置步驟係包括：提供複數天線基板，且各該天線基板係包含絕緣部與結合於該絕緣部上之天線層；將該些天線基板相互疊合，使該些絕緣部作為該絕緣體，且該些天線層作為天線本體； 將該絕緣體設於該第一承載結構之第二側上，且部分該天線層結合於該第一承載結構之第二側上，使該天線本體係包含有相對配置之該天線層。
  18. 如申請專利範圍第12項所述之電子封裝件之製法，其中，該天線結構之設置步驟係包括：提供一天線基板，其包含該絕緣體與結合於該絕緣體上之第一天線層；形成第二天線層於該第一承載結構之第二側上；以及將該絕緣體藉由結合層設於該第一承載結構之第二側上，使該天線本體係包含有相對配置之該第一天線層與該第二天線層。
  19. 如申請專利範圍第12項所述之電子封裝件之製法，其中，該天線結構之設置步驟係包括：提供一天線基板，其包含該絕緣體與結合於該絕緣體上之第一天線層；形成第二天線層於該第一承載結構之第二側上；以及將該絕緣體藉由支撐件堆疊於該第一承載結構之第二側上，使該天線本體係包含有相對配置之該第一天線層與該第二天線層。
  20. 如申請專利範圍第12項所述之電子封裝件之製法，復包括堆疊第二承載結構於該第一承載結構之第一側上。
  21. 如申請專利範圍第20項所述之電子封裝件之製法，其中，該第二承載結構係藉由該導電元件電性連接該第一承載結構。
  22. 如申請專利範圍第20項所述之電子封裝件之製法，其中，該第二承載結構為導線架，並包含有複數電性連接該導電元件之電性接觸墊。
  23. 如申請專利範圍第22項所述之電子封裝件之製法，其中，該導線架復包含有對應該電子元件位置的遮蔽體。
TW107115731A 2018-05-09 2018-05-09 電子封裝件及其製法 TW201947727A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107115731A TW201947727A (zh) 2018-05-09 2018-05-09 電子封裝件及其製法
CN201810543549.3A CN110473867A (zh) 2018-05-09 2018-05-31 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107115731A TW201947727A (zh) 2018-05-09 2018-05-09 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
TW201947727A true TW201947727A (zh) 2019-12-16

Family

ID=68504523

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115731A TW201947727A (zh) 2018-05-09 2018-05-09 電子封裝件及其製法

Country Status (2)

Country Link
CN (1) CN110473867A (zh)
TW (1) TW201947727A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655719B (zh) * 2015-08-12 2019-04-01 矽品精密工業股份有限公司 電子模組
EP3731270B1 (en) * 2016-07-01 2023-09-27 INTEL Corporation Semiconductor packages with antennas
TWI620278B (zh) * 2016-07-13 2018-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN107785334B (zh) * 2016-08-24 2019-11-01 矽品精密工业股份有限公司 电子封装结构及其制法

Also Published As

Publication number Publication date
CN110473867A (zh) 2019-11-19

Similar Documents

Publication Publication Date Title
US11222852B2 (en) Method for fabricating electronic package
CN106450659B (zh) 电子模块
TWI745238B (zh) 電子封裝件
TWI700801B (zh) 電子封裝件及其製法
TW201944570A (zh) 電子裝置與電子封裝件
TWI778608B (zh) 電子封裝件及其天線結構
TWI659518B (zh) 電子封裝件及其製法
TWI698046B (zh) 電子封裝件及其製法
TWI713190B (zh) 電子封裝件及其製法
TWI696255B (zh) 電子封裝件及其製法
CN116073133A (zh) 电子装置及其制造方法
TW201947727A (zh) 電子封裝件及其製法
TWI762197B (zh) 電子封裝件及其製法
TWI769119B (zh) 電子封裝件及其製法
TWI793024B (zh) 電子封裝件及其製法
TWI789977B (zh) 電子裝置及其製造方法
TWI815314B (zh) 電子封裝件及其製法
US20240145908A1 (en) Electronic package and manufacturing method thereof
TWI768322B (zh) 電子裝置及其製法
TW202011563A (zh) 電子封裝件
TW202301739A (zh) 電子裝置及其製造方法