TWI659518B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI659518B
TWI659518B TW106116438A TW106116438A TWI659518B TW I659518 B TWI659518 B TW I659518B TW 106116438 A TW106116438 A TW 106116438A TW 106116438 A TW106116438 A TW 106116438A TW I659518 B TWI659518 B TW I659518B
Authority
TW
Taiwan
Prior art keywords
layer
antenna
antenna structure
package
electronic
Prior art date
Application number
TW106116438A
Other languages
English (en)
Other versions
TW201901915A (zh
Inventor
陳冠達
方柏翔
莊明翰
賴佳助
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106116438A priority Critical patent/TWI659518B/zh
Priority to CN201710377667.7A priority patent/CN108962878B/zh
Publication of TW201901915A publication Critical patent/TW201901915A/zh
Application granted granted Critical
Publication of TWI659518B publication Critical patent/TWI659518B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一種電子封裝件及其製法，係於一具有線路之承載件上形成第一封裝層，再於該第一封裝層上設置電子元件及形成該天線結構，以藉由該第一封裝層隔離該天線結構與該承載件之線路，故當該天線結構於接收或發射電磁波時，能減少該天線結構干涉該承載件之線路的訊號傳輸。

Description

電子封裝件及其製法
本發明係關於一種電子封裝件，特別是關於一種具有天線結構之電子封裝件及其製法。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品之開發亦朝向高密度、高性能以及輕、薄、短、小之趨勢，為此，業界發展出各式整合多功能的封裝態樣，以期能符合電子產品輕薄短小與高密度的要求。例如，目前無線通訊技術已廣泛應用於各式各樣的消費性電子產品，如手機(cell phone)、平板等，以藉由天線接收或發送各種無線射頻(Radio frequency，簡稱RF)訊號。
第1圖係為習知具天線結構之半導體封裝件1的剖視示意圖。該半導體封裝件1之製法係於一封裝基板10之線路100上藉由複數導電凸塊130設置一半導體元件13，且於該封裝基板10上形成有一天線層14，再以封裝膠體15包覆該半導體元件13與天線層14，以藉該天線層14輻射出電磁波。
惟，習知半導體封裝件1中，由於該天線層14係形成 於該封裝基板10之表面上，使該天線層14之發射與接收電磁波的特性會對該封裝基板10之內部線路100’及該半導體元件13造成電磁干擾(Electromagnetic Interference，簡稱EMI)之問題。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係提供一種電子封裝件，係包括：一具有線路之承載件；第一封裝層，係形成於該承載件上；電子元件，係設於該第一封裝層上；以及天線結構，係設於該第一封裝層上。
本發明復提供一種電子封裝件之製法，係包括：形成第一封裝層於一具有線路之承載件上；以及設置至少一電子元件與天線結構於該第一封裝層上。
前述之電子封裝件及其製法中，該第一封裝層中係形成有電性連接該電子元件與該線路之導電體。
前述之電子封裝件及其製法中，該天線結構係為平面式或立體式。
前述之電子封裝件及其製法中，復包括形成第二封裝層於該第一封裝層上以包覆該電子元件，且該第二封裝層係具有相對之第一表面與第二表面，使該第二封裝層以其第一表面結合至該第一封裝層上。例如，該天線結構係包含天線層與第一作用層，該天線層係結合至該第一表面或第二表面，且該第一作用層係結合至該第一表面。進一步 地，該天線結構復包含結合該承載件之第二作用層。
另外，前述之電子封裝件及其製法中，復包括形成屏蔽結構於該第一封裝層上以遮蓋該電子元件。進一步地，該屏蔽結構係電性連接該天線結構。
由上可知，本發明之電子封裝件及其製法中，主要藉由該承載件上形成第一封裝層以隔離該天線結構與該承載件之線路，故相較於習知技術，本發明能減少該天線結構於接收或發射電磁波時干涉該線路的訊號傳輸。
再者，本發明之電子封裝件可利用該屏蔽結構隔離該電子元件與該天線結構，以避免該天線結構對該電子元件的EMI問題之發生。
1‧‧‧半導體封裝件
10‧‧‧封裝基板
100,100’‧‧‧線路
13‧‧‧半導體元件
130,230‧‧‧導電凸塊
14‧‧‧天線層
15‧‧‧封裝膠體
2,2’,2”,3,3’‧‧‧電子封裝件
20‧‧‧承載件
20a‧‧‧第一側
20b‧‧‧第二側
200,200’‧‧‧線路
201‧‧‧介電材
21‧‧‧第一封裝層
22‧‧‧導電體
22a‧‧‧表面
23‧‧‧電子元件
24,24’,34,34’‧‧‧天線結構
240,340‧‧‧天線層
241,241’,341,341’‧‧‧第一作用層
25‧‧‧第二封裝層
25a‧‧‧第一表面
25b‧‧‧第二表面
26‧‧‧屏蔽結構
260‧‧‧支撐部
261‧‧‧遮蔽部
342‧‧‧第二作用層
d,t‧‧‧間隔
第1圖係為習知具天線結構之半導體封裝件之剖面示意圖；第2A至2D圖係為本發明之電子封裝件之製法之剖面示意圖；第2C’圖係為對應第2C圖之另一實施例之剖面示意；第2D’圖係為對應第2D圖之另一實施例之剖面示意；以及第3A及3B圖係為對應第2D圖之其它不同實施例之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方 式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2D圖係為本發明之電子封裝件之製法之剖面示意圖。
如第2A圖所示，提供一具有相對之第一側20a與第二側20b的承載件20。
於本實施例中，該承載件20例如為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構，其係於介電材201上形成複數線路200,200’，如扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。例如，該線路200,200’係為如銅之金屬材，且該介電材201係為預浸材(prepreg，簡稱PP)、聚醯亞胺(polyimide，簡稱PI)、苯並環丁烯(Benezocy-clobutene， 簡稱BCB)、聚對二唑苯(Polybenzoxazole，簡稱PBO)或玻纖(glass fiber)。
應可理解地，該承載件20亦可為其它可供承載如晶片等電子元件之承載單元，例如導線架(leadframe)或如矽中介板(silicon interposer)之半導體板材等。
如第2B圖所示，形成一第一封裝層21於該承載件20之第一側20a上，且於該第一封裝層21中形成有複數電性連接該線路200之導電體22。
於本實施例中，該第一封裝層21係透過模壓製程或壓合薄膜製程形成，且形成該第一封裝層21之材質係例如為預浸材(PP)、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚對二唑苯(PBO)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)，但不限於上述。
再者，該導電體22係例如為柱狀、線狀或塊狀，例如金屬柱(如銅柱)、銲線段、銲球(solder ball)或其它型式。
又，該導電體22之製作方式繁多。例如，先形成該導電體22於該線路200上，再形成該第一封裝層21於該承載件20之第一側20a上，以包覆該導電體22，使該導電體22之部分表面22a外露於該第一封裝層21。或者，先形成該第一封裝層21於該承載件20之第一側20a上，再於該第一封裝層21中形成穿孔，之後形成該導電體22於該穿孔中，且該導電體22之部分表面22a外露出該第一封裝層21。
如第2C圖所示，接置至少一電子元件23於該第一封 裝層21上，且形成一天線結構24於該第一封裝層21上，其中，該電子元件23與該天線結構24相分離。
於本實施例中，該電子元件23係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如為半導體晶片，且該被動元件係例如為電阻、電容及電感。例如，該電子元件23係為半導體晶片，其藉由複數如銲錫材料之導電凸塊230以覆晶方式設於該導電體22之外露表面22a上並電性連接該導電體22；或者，該電子元件23可藉由複數銲線(圖略)以打線方式電性連接該導電體22；亦或，該電子元件23可直接接觸該導電體22。然而，有關該電子元件23電性連接該導電體22之方式不限於上述。
再者，該天線結構24係包含相互通訊連接之一天線層240與一第一作用層241，且該第一作用層241係自該天線層240延伸。具體地，如第2C圖所示，該天線結構24係為平面式，使該第一作用層241與該天線層240均結合至該第一封裝層21，其可藉由濺鍍(sputtering)、蒸鍍(vaporing)、電鍍、化鍍或貼膜(foiling)等方式形成。或者，如第2C’圖所示，該天線結構24’係為立體式，使該第一作用層241’立設於該第一封裝層21上而將該天線層240架設於該第一封裝層21上方，其可藉由將金屬片摺成金屬架之方式形成。
又，進一步地，如第2D圖所示之電子封裝件2’，可形成一第二封裝層25於該第一封裝層21上以包覆該電子元件23、導電凸塊230與該天線結構24，且該第二封裝層 25係具有相對之第一表面25a與第二表面25b，使該第二封裝層25以其第一表面25a結合至該第一封裝層21，且該第一作用層241與該天線層240位於同一側(即該第一表面25a之側)而未外露出該第二封裝層25之第二表面25b。
具體地，該第二封裝層25係透過模壓製程或壓合薄膜製程形成，且形成該第二封裝層25之材質係為預浸材、聚醯亞胺、苯並環丁烯、聚對二唑苯、乾膜、環氧樹脂或封裝材等，但不限於上述，故該第一與第二封裝層21,25之材質可依需求相同或不相同。應可理解地，亦可於該第一封裝層21與該電子元件23之間形成底膠(圖未示)，以包覆該些導電凸塊230，再使該第二封裝層25包覆該底膠。
另外，復可於該電子元件23周圍形成一屏蔽(shielding)結構26，且該屏蔽結構26電性連接該天線結構24，其中，該屏蔽結構26係包含至少一環繞該電子元件23且立設於該第一封裝層21上並電性連接該第一作用層241之支撐部260、及對應設於該電子元件23上方之遮蔽部261，且該遮蔽部261外露出該第二封裝層25之第二表面25b。
具體地，該屏蔽結構26之製作方式可先將如金屬框架構造之屏蔽結構26架設於該第一封裝層21上，如第2D’圖所示，再形成該第二封裝層25，其中，該支撐部260係為金屬柱或金屬牆，且該遮蔽部261係為金屬片。或者，先形成該第二封裝層25，再以雷射形成穿孔(via)於該第二封裝層25上，之後可藉由濺鍍、蒸鍍、電鍍、化鍍等方式 形成該支撐部260於該穿孔中，且藉由濺鍍、蒸鍍、電鍍、化鍍或貼膜等方式形成該遮蔽部261於該第二封裝層25之第二表面25b上，以完成該屏蔽結構26之製作，其中，該支撐部260係為導電穿孔型式，且該遮蔽部261係為金屬層型式。有關該屏蔽結構26之製作並不限於上述。
於另一實施例中，如第2D’圖所示之電子封裝件2”，可省略該第二封裝層25之製作，而僅製作該屏蔽結構26。
於其它實施例中，如第3A及3B圖所示之電子封裝件3,3’，該天線結構34,34’可外露於該第二封裝層25之第二表面25b。具體地，如第3A圖所示，該天線結構34之天線層340係為天線本體，其形成於該第二封裝層25之第二表面25b上以外露於該第二封裝層25之第二表面25b，且該第一作用層341係作為訊號線，其位於該第二封裝層25之第一表面25a上(或該第一封裝層21上)並電性連接該屏蔽結構26之支撐部260及電子元件23，使該天線層340與該第一作用層341相對疊設並於兩者之間具有一間隔t，以令該第一作用層341與該天線層340藉由電磁耦合方式傳輸訊號，故天線層之形狀及排列設計因無其它元件佔據空間而具有較高的自由度。
或者，如第3B圖所示，該天線結構34’復包括一作為訊號線之第二作用層342，其形成於該承載件20之第一側20a上並電性連接該線路200，且該第一作用層341’係作為轉接線，係用以轉傳該第二作用層342之訊號至該天 線層340，其未接觸及未電性連接該屏蔽結構26，並於該第二作用層342與該第一作用層341’之間具有另一間隔d，以令該第二作用層342與該第一作用層341’藉由電磁耦合方式傳輸訊號。
本發明之製法係藉由該承載件20之第一側20a上形成第一封裝層21以隔離該天線結構24,24’,34,34’與該承載件20之線路200,200’，故相較於習知技術，本發明能減少該天線層240,340於接收或發射電磁波時干涉該承載件20之線路200,200’的訊號傳輸。
再者，本發明之電子封裝件2’,2”,3,3’可利用該屏蔽結構26隔離該電子元件23與該天線結構24,34,34’，以避免該天線層240,340對該電子元件23的串音干擾(cross talking)、噪音干涉(noise interfering)及輻射干擾(radiation interference)等EMI問題之發生。
本發明復提供一種電子封裝件2,2’,2”,3,3’，其包括：一具有線路200,200’之承載件20、形成於該承載件20上之第一封裝層21、至少一設於該第一封裝層21上之電子元件23、以及一形成於該第一封裝層21上之天線結構24,24’,34,34’。
於一實施例中，該第一封裝層21中係形成有複數導電體22，其電性連接該電子元件23與該線路200。
於一實施例中，該天線結構24,34,34’係為平面式；或者，該天線結構24’係為立體式。
於一實施例中，該電子封裝件2’,3,3’復包括一第二 封裝層25，係形成於該第一封裝層21上以包覆該電子元件23，且該第二封裝層25係具有相對之第一表面25a與第二表面25b，使該第二封裝層25以其第一表面25a結合至該第一封裝層21上。例如，該天線結構24,24’,34,34’係包含一天線層240,340與一第一作用層241,241’,341,341’，該天線層240,340係形成於該第一表面25a或第二表面25b，且該第一作用層241,341,341’係結合該第一表面25a。或者，該天線結構34’復包含一結合該承載件20之第二作用層342。
於一實施例中，該電子封裝件2’,2”,3,3’復包括一屏蔽結構26，係形成於該第一封裝層21上以遮蓋該電子元件23。進一步地，該屏蔽結構26係電性連接該天線結構24,34。
綜上所述，本發明之電子封裝件及其製法，係藉由在承載件上形成封裝層，再於該封裝層上形成天線結構，以隔離該天線結構與該承載件之線路，故能減少該天線結構於接收或發射電磁波時干涉該線路的訊號傳輸。
再者，利用在電子元件外形成屏蔽結構隔離該電子元件與該天線結構，以防止該天線結構對該電子元件的電磁干擾。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改，且前述各實施例之內容可再相互組合應用。因此本發 明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (14)

  1. 一種電子封裝件，係包括：一具有線路之承載件；第一封裝層，係形成於該承載件上；電子元件，係設於該第一封裝層上；天線結構，係設於該第一封裝層上；以及具有相對之第一表面與第二表面之第二封裝層，係形成於該第一封裝層上以包覆該電子元件，其中，該第二封裝層以其第一表面結合至該第一封裝層上。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該第一封裝層中係形成有電性連接該電子元件與該線路之導電體。
  3. 如申請專利範圍第1項所述之電子封裝件，其中，該天線結構係為平面式或立體式。
  4. 如申請專利範圍第1項所述之電子封裝件，其中，該天線結構係包含天線層與第一作用層，該天線層係結合至該第一表面或第二表面，且該第一作用層係結合至該第一表面。
  5. 如申請專利範圍第4項所述之電子封裝件，其中，該天線結構復包含結合至該承載件之第二作用層。
  6. 如申請專利範圍第1項所述之電子封裝件，復包括形成於該第一封裝層上以遮蓋該電子元件之屏蔽結構。
  7. 如申請專利範圍第6項所述之電子封裝件，其中，該屏蔽結構係電性連接該天線結構。
  8. 一種電子封裝件之製法，係包括：形成第一封裝層於一具有線路之承載件上；設置至少一電子元件與天線結構於該第一封裝層上；以及形成具有相對之第一表面與第二表面之第二封裝層於該第一封裝層上以包覆該電子元件，其中，該第二封裝層以其第一表面結合至該第一封裝層上。
  9. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該第一封裝層中形成有電性連接該電子元件與該線路之導電體。
  10. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該天線結構係為平面式或立體式。
  11. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該天線結構係包含天線層與第一作用層，該天線層係結合至該第一表面或第二表面，且該第一作用層係結合至該第一表面。
  12. 如申請專利範圍第11項所述之電子封裝件之製法，其中，該天線結構復包含結合至該承載件之第二作用層。
  13. 如申請專利範圍第8項所述之電子封裝件之製法，復包括形成屏蔽結構於該第一封裝層上以遮蓋該電子元件。
  14. 如申請專利範圍第13項所述之電子封裝件之製法，其中，該屏蔽結構係電性連接該天線結構。
TW106116438A 2017-05-18 2017-05-18 電子封裝件及其製法 TWI659518B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106116438A TWI659518B (zh) 2017-05-18 2017-05-18 電子封裝件及其製法
CN201710377667.7A CN108962878B (zh) 2017-05-18 2017-05-25 电子封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106116438A TWI659518B (zh) 2017-05-18 2017-05-18 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201901915A TW201901915A (zh) 2019-01-01
TWI659518B true TWI659518B (zh) 2019-05-11

Family

ID=64494360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116438A TWI659518B (zh) 2017-05-18 2017-05-18 電子封裝件及其製法

Country Status (2)

Country Link
CN (1) CN108962878B (zh)
TW (1) TWI659518B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508678B2 (en) 2019-08-01 2022-11-22 Mediatek Inc. Semiconductor package structure including antenna
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11335646B2 (en) 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
TWI762197B (zh) * 2021-02-18 2022-04-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462088A (zh) * 2001-07-05 2003-12-17 松下电器产业株式会社 射频电路制造方法与射频电路
CN103311213A (zh) * 2012-05-04 2013-09-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
TW201541704A (zh) * 2014-04-30 2015-11-01 Auden Techno Corp 晶片式天線裝置及封裝晶片結構

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299142B (zh) * 2010-06-23 2013-06-12 环旭电子股份有限公司 具有天线的封装结构及其制作方法
CN103258817B (zh) * 2012-09-20 2016-08-03 日月光半导体制造股份有限公司 半导体封装结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462088A (zh) * 2001-07-05 2003-12-17 松下电器产业株式会社 射频电路制造方法与射频电路
CN103311213A (zh) * 2012-05-04 2013-09-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
TW201541704A (zh) * 2014-04-30 2015-11-01 Auden Techno Corp 晶片式天線裝置及封裝晶片結構

Also Published As

Publication number Publication date
TW201901915A (zh) 2019-01-01
CN108962878A (zh) 2018-12-07
CN108962878B (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
US11222852B2 (en) Method for fabricating electronic package
US11024559B2 (en) Semiconductor package with electromagnetic interference shielding structures
TWI670801B (zh) 複合天線基板以及半導體封裝模組
TWI731239B (zh) 扇出型半導體封裝
TWI770419B (zh) 半導體封裝及包括其的天線模組
KR20190009232A (ko) 안테나 모듈 및 안테나 모듈 제조 방법
TWI688160B (zh) 天線模組及其製造方法
TWI684260B (zh) 電子封裝件及其製法
TWI659518B (zh) 電子封裝件及其製法
KR20190019804A (ko) 팬-아웃 반도체 패키지
TWI678772B (zh) 電子封裝件及其製法
TW201818529A (zh) 電子封裝件及其製法
CN111446535B (zh) 电子封装件及其制法
KR20190019803A (ko) 팬-아웃 반도체 패키지
TW201820582A (zh) 電子封裝件及其製法
CN112054005B (zh) 电子封装件及其制法
TWI620278B (zh) 電子封裝件及其製法
TWI789768B (zh) 天線模組及其製造方法暨電子裝置
TWI842142B (zh) 電子裝置
TWI778608B (zh) 電子封裝件及其天線結構
TW201947727A (zh) 電子封裝件及其製法
TW202301739A (zh) 電子裝置及其製造方法