TWI688160B - 天線模組及其製造方法 - Google Patents

天線模組及其製造方法 Download PDF

Info

Publication number
TWI688160B
TWI688160B TW107112461A TW107112461A TWI688160B TW I688160 B TWI688160 B TW I688160B TW 107112461 A TW107112461 A TW 107112461A TW 107112461 A TW107112461 A TW 107112461A TW I688160 B TWI688160 B TW I688160B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
antenna
layer
integrated circuit
wiring
Prior art date
Application number
TW107112461A
Other languages
English (en)
Other versions
TW201926790A (zh
Inventor
金斗一
許榮植
白龍浩
朴振嫙
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201926790A publication Critical patent/TW201926790A/zh
Application granted granted Critical
Publication of TWI688160B publication Critical patent/TWI688160B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

一種天線模組包括連接構件、積體電路、介電層、天線構件、饋通孔及鍍覆構件。連接構件包括一或多個配線層及一或多個絕緣層。積體電路設置於連接構件的一個表面上且電性連接至配線層。介電層設置於連接構件的另一表面上。所述天線構件設置於所述介電層中，且饋通孔設置於介電層中以使每一饋通孔的一端電性連接至對應的天線構件且另一端電性連接至配線層中的對應的一個配線層。鍍覆構件設置於介電層中以環繞饋通孔的側表面。介電層具有較至少一個絕緣層的介電常數大的介電常數Dk。

Description

天線模組及其製造方法
本申請案主張於2017年12月06日於韓國智慧財產局提出申請的韓國專利申請案第10-2017-0166855號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本揭露是有關於一種天線模組及其製造方法。
近來，已對包括第五代(5G)通訊在內的毫米波(millimeter wave，mmWave)通訊進行了積極研究，且正在積極開展對能夠平穩地實作毫米波通訊的天線模組的商用化的研究。
在傳統上，提供毫米波通訊環境的天線模組使用其中在板上設置有積體電路(integrated circuit，IC)及天線、且積體電路與天線藉由同軸電纜連接至彼此的結構，以在高頻運作的同時滿足高階天線效能(例如，傳送及接收速率、增益、指向性等)。
然而，此種結構可能造成天線佈局空間的短缺、天線形狀的自由度受限、天線與積體電路之間的干擾增大且天線模組的大小增大及成本提高。
本揭露的態樣可提供一種天線模組及其製造方法，所述天線模組在利用介電層提供能夠易於確保天線效能的環境來改善射頻(radio frequency，RF)訊號的傳送及接收效能的同時易於微型化。
根據本揭露的態樣，一種天線模組可包括連接構件、積體電路(IC)、介電層、多個天線構件、多個饋通孔(feed via)及鍍覆構件。所述連接構件包括至少一個配線層及至少一個絕緣層。所述積體電路(IC)設置於所述連接構件的第一表面上且電性連接至所述至少一個配線層。所述介電層設置於所述連接構件的第二表面上。所述多個天線構件各自設置於所述介電層中且被配置成傳送或接收射頻(RF)訊號。所述多個饋通孔設置於所述介電層中，以使每一饋通孔的一端電性連接至所述多個天線構件中的對應的天線構件且每一饋通孔的另一端電性連接至所述至少一個配線層中的對應的配線。鍍覆構件設置於所述介電層中以環繞所述多個饋通孔的側表面。所述介電層具有較至少一個絕緣層的介電常數大的介電常數Dk。
根據本揭露的另一態樣，一種製造天線模組的方法可包括：形成各自包括延伸穿過介電層的鍍覆構件的多個饋通孔，並將多個天線構件在環繞所述多個饋通孔中的每一者的位置處設置於所述介電層的上表面上。將連接構件設置於所述介電層的下表面上，所述連接構件包括至少一個配線層及至少一個絕緣層，所述至少一個配線層電性連接至所述多個饋通孔，所述至少一個絕 緣層具有較所述介電層的介電常數小的介電常數。將積體電路(IC)在所述連接構件的下表面上電性連接至所述連接構件的所述至少一個配線層。
根據本揭露的再一態樣，一種天線模組包括介電層及連接構件。介電層中設置有多個天線構件，每一天線構件電性連接至相應的饋通孔，所述相應的饋通孔自所述天線構件延伸至所述介電層的第一表面。所述連接構件設置於所述介電層的所述第一表面上，且包括絕緣材料，所述絕緣材料具有多個配線層，所述多個配線層延伸貫穿所述絕緣材料且連接至所述多個天線構件的所述相應的饋通孔中的每一者。所述介電層具有較所述連接構件的所述絕緣材料大的介電常數。
100a、100b:天線封裝
110-1、110-2、110-3、110-4、110-5、110-6、110-7、110-8、110-9、110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k、110m、110n、110o、110p:指向器構件
115a、115b、115c、115d、115e、115f、115h、115k:天線構件
120a、120b、120c、120d、120f、120g、120k:饋通孔
120h:饋通孔
125f、125g、125h、290a、290b、290h、290k、340a、340b、340c:電性連接結構
130a、130b、130c、130d:空腔
130e、130f、130g、140a、140b、140d、140h、140k、140l:介電層
140i:第二介電層
150a、150b、150h、150k:包封構件
160-1、160-2、160-3、160-4、160-6、160-7、160-8、160-9、160a、160b、160c、160d、160e、160f、160g、160h、160i、160j、160k、160l、160m、160n、160o、160p:鍍覆構件
170a、170b、370a、370b、370h:第二方向性天線構件
170c、170d:方向性天線構件
175c、175d:偶極天線
180h、380h:膜
190-1、190-2、190-3、190-4、190-5、190-6、190-7、190-8、190-9:屏蔽通孔
200a、200b、2140、2240:連接構件
210a、210b、210c、210h、210k、310a、310b、310h:配線層
220a、220b、220c、220h、220k、280a、280b、280h、214l、224l:絕緣層
230a、230b、230c、230h、230k:配線通孔
240a、240b、240c、240h、240k、330a、330b、2122、2222:連接墊
250a、250c、250h、250k、285a、285b、285h、2150、2223、2250:保護層
300a、300c、300h、301b:積體電路
302b:電源管理積體電路
305a、305b、305c、305h、2130:包封體
306a:容置空間
310c:主動表面
320a、320c:下端配線層
330c:金屬構件
350a、350b、350c、350h、351b、352b、353b:被動組件
355a、355b、355h:支撐構件
356a、356b、356h:核心介電層
357b:第一核心配線層
358b:第二核心配線層
359a、359h:核心配線層
360a、360b、360c、360h:核心通孔
365a、365b、365h:核心鍍覆構件
1000:電子裝置
1010:母板
1020:晶片相關組件
1030:網路相關組件
1040:其他組件
1050:照相機模組
1060:天線
1070:顯示器裝置
1080:電池
1090:訊號線
1100:智慧型電話
2100:扇出型半導體封裝
2120、2220:半導體晶片
2121、2221:主體
2142:重佈線層
2143、2243:通孔
2160、2260:凸塊下金屬層
2170、2270:焊料球
2200:扇入型半導體封裝
2242:配線圖案
2243h:通孔孔洞
2251:開口
2280:底部填充樹脂
2290:模製材料
2301、2302:插板基板
2500:主板
R:輻射
x:x軸方向
y:y軸方向
z:z軸方向
結合附圖閱讀以下詳細說明將更清楚地理解本揭露的以上及其他態樣、特徵及其他優點，在附圖中：圖1是示出根據示例性實施例的天線模組的實例的圖。
圖2是示出根據示例性實施例的天線模組的積體電路(IC)佈局的實例的圖。
圖3是示出根據示例性實施例的天線模組的積體電路封裝的實例的圖。
圖4是示出根據示例性實施例的天線模組的積體電路封裝的另一實例的圖。
圖5是示出根據示例性實施例的天線模組的積體電路封裝的 另一實例的圖。
圖6是示出根據示例性實施例的其中積體電路封裝與連接構件耦接至彼此的天線模組的實例的圖。
圖7A至圖7F是示出根據示例性實施例的天線模組的製造方法的實例的圖。
圖8是示出根據示例性實施例的天線模組的連接構件的另一實例的圖。
圖9A至圖9G是示出根據示例性實施例的天線模組的積體電路封裝的製造方法的實例的圖。
圖10是示出根據示例性實施例的天線模組的實例的上表面的示意圖。
圖11是示出根據示例性實施例的天線模組的另一實例的上表面的示意圖。
圖12A至圖12C是分別示出根據示例性實施例的天線封裝的空腔的實例的立體圖。
圖13是示出根據示例性實施例的天線封裝的實例的立體圖。
圖14是示出電子裝置系統的實例的示意性方塊圖。
圖15是示出電子裝置的實例的示意性立體圖。
圖16A及圖16B是示出在對扇入型半導體封裝進行封裝之前及之後的示意性剖視圖。
圖17是示出扇入型半導體封裝的封裝製程的示意性剖視圖。
圖18是示出安裝於插板基板上且最終安裝於電子裝置的主 板上的扇入型半導體封裝的示意性剖視圖。
圖19是示出扇入型半導體封裝嵌置於插板基板中且最終安裝於電子裝置的主板上的示意性剖視圖。
圖20是示出扇出型半導體封裝的示意性剖視圖。
圖21是示出安裝於電子裝置的主板上的扇出型半導體封裝的示意性剖視圖。
在下文中，將參照附圖詳細闡述示例性實施例。
圖1是示出根據示例性實施例的天線模組的實例的圖。
參照圖1，根據示例性實施例的天線模組可具有其中天線封裝100a與連接構件200a耦接至彼此的異質結構(heterogeneous structure)。亦即，藉由利用易於改善天線封裝100a的天線效能的特性以及易於設置連接構件200a的電路圖案或積體電路(IC)的特性此兩種特性，天線模組可在改善天線效能(例如，傳送及接收速率、增益、指向性等)的同時被微型化。
連接構件200a可包括至少一個配線層210a及至少一個絕緣層220a。連接構件200a可更包括連接至至少一個配線層210a的配線通孔230a、連接至配線通孔230a的連接墊240a以及保護層250a及285a，且可具有與銅重佈線層(redistribution layer，RDL)相似的結構。天線封裝100a可設置於連接構件200a的上表面上。
天線封裝100a可包括：介電層140a，設置於連接構件200a的上表面上；多個天線構件115a、115b、115c及115d，各自 設置於介電層140a中且被配置成傳送或接收射頻訊號；及多個饋通孔120a、120b、120c及120d，其中所述多個饋通孔120a、120b、120c及120d中的每一者的一端電性連接至所述多個天線構件115a、115b、115c及115d的對應的天線構件，且所述多個饋通孔120a、120b、120c及120d中的每一者的另一端電性連接至所述至少一個配線層210a的對應的配線。
天線封裝100a可因介電層140a的高度及/或寬度大而有利於確保天線效能，但可能因介電層140a的大小(例如，高度及寬度)大而不利於微型化。
介電層140a可具有較至少一個絕緣層220a的介電常數Dk大的介電常數。因此，天線封裝100a可藉由減小就確保天線效能而言所需要的介電層140a的大小而有利於微型化，且連接構件200a可藉由具有相對小的介電常數來減少射頻訊號的傳送損耗。
舉例而言，介電層140a以及至少一個絕緣層220a可由以下形成：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；其中將例如玻璃纖維(或玻璃布或玻璃織物)等核心材料及/或無機填料浸入熱固性樹脂或熱塑性樹脂中的樹脂，例如預浸體(prepreg)、味之素構成膜(Ajinomoto Build up Film，ABF)、FR-4、雙馬來醯亞胺三嗪(Bismaleimide Triazine，BT)、感光成像介電(photo imageable dielectric，PID)樹脂、同屬敷銅疊層板(copper clad laminate，CCL)或者玻璃或陶瓷系絕緣材料。
舉例而言，介電層140a可由介電常數大(例如，5或大於5)的玻璃、陶瓷或矽形成，且至少一個絕緣層220a可由介電常數相對小(例如，小於5)的敷銅疊層板(CCL)或預浸體形成。
另外，介電層140a可具有較至少一個絕緣層220a的高度大的高度。因此，天線封裝100a可具有有利於確保輻射圖案的邊界條件(例如，小的製造容差、短的電性長度、平滑的表面、饋通孔的長的直線長度等)。
同時，天線封裝100a可更包括各自設置於所述多個天線構件115a、115b、115c及115d中對應的天線構件與位於介電層140a上的包封構件150a之間的多個指向器構件110a、110b、110c及110d。所述多個指向器構件110a、110b、110c及110d可向對應的天線構件提供邊界條件，以使得對應的天線構件的頻寬得到擴展。舉例而言，所述多個指向器構件110a、110b、110c及110d的數目可端視天線封裝100a的頻寬設計標準或大小設計標準而為零或者二或更多個。
另外，天線封裝100a可更包括設置於介電層140a上的包封構件150a。包封構件150a可提高所述多個天線構件115a至115d及/或所述多個指向器構件110a至110d的耐衝擊或耐氧化性。舉例而言，包封構件150a可由感光成像包封體(photo imageable encapsulant，PIE)、味之素構成膜(ABF)等形成，但並非僅限於此。
另外，天線封裝100a可更包括設置於介電層140a中的 鍍覆構件160a以環繞所述多個饋通孔120a、120b、120c及120d的側表面中的每一者。亦即，鍍覆構件160a可形成或界定與所述多個天線構件115a、115b、115c及115d中的每一者對應的多個空腔130a、130b、130c及130d，並提供用於達成對應天線構件的射頻訊號的傳送或接收的邊界條件。
另外，天線封裝100a可更包括至少一個第二方向性天線構件170a，第二方向性天線構件170a被設置成較介電層140a中的所述多個天線構件115a、115b、115c及115d更靠近介電層140a的側表面，且被配置成豎立於至少一個配線層210a的對應位置處，以在朝介電層140a的方向上延伸且傳送或接收第二射頻訊號。
亦即，天線封裝100a可藉由所述多個天線構件115a、115b、115c及115d來向上表面傳送射頻訊號以及自上表面接收射頻訊號，且可藉由至少一個第二方向性天線構件170a來向側表面傳送第二射頻訊號以及自側表面接收第二射頻訊號。此處，由於至少一個第二方向性天線構件170a可在豎立的狀態下傳送及接收第二射頻訊號，因此相較於折疊的第二方向性天線構件，側方向的方向性可得到改善。因此，天線模組可改善射頻訊號在第二方向上的傳送及接收效能，且可對射頻訊號的傳送及接收方向進行全向擴展。
圖2是示出根據示例性實施例的天線模組的積體電路(IC)佈局的實例的圖。
參照圖2，根據示例性實施例的天線模組可包括天線封裝100b、連接構件200b、積體電路301b、電源管理積體電路(power management integrated circuit，PMIC)302b及多個被動組件351b、352b及353b。
天線封裝100b可包括一或多個指向器構件110b、天線構件115b及饋通孔120b、介電層140b、包封構件150b、一或多個鍍覆構件160b及第二方向性天線構件170b，且連接構件200b可包括至少一個配線層210b、至少一個絕緣層220b、配線通孔230b及連接墊240b。
積體電路301b可設置於連接構件200b的下表面上。積體電路301b可產生被傳送至多個天線構件115b的射頻訊號並自所述多個天線構件115b接收射頻訊號。
另外，在連接構件200b的下表面上可更設置有電源管理積體電路302b。電源管理積體電路302b可產生電力，且可藉由連接構件200b的至少一個配線層210b將所產生的電力傳送至積體電路301b。
另外，所述多個被動組件351b、352b及353b可更設置於連接構件200b的下表面上。所述多個被動組件351b、352b及353b可對積體電路301b及/或電源管理積體電路302b提供阻抗。舉例而言，所述多個被動組件351b、352b及353b可包括電容器(例如，多層陶瓷電容器(multilayer ceramic capacitor，MLCC))、電感器或晶片電阻器中的至少一部分。
圖3是示出根據示例性實施例的天線模組的積體電路封裝的實例的圖。
參照圖3，積體電路封裝可包括：積體電路300a；包封體305a，對積體電路300a的至少一部分進行包封；支撐構件355a，被設置成使支撐構件355a的第一側表面面對積體電路300a；至少一個配線層310a，電性連接至積體電路300a及支撐構件355a；以及絕緣層280a。
積體電路封裝可耦接至以上闡述的連接構件。自積體電路封裝中所包括的積體電路300a產生的第一射頻訊號可藉由至少一個配線層310a被傳送至天線封裝且可在天線模組的上表面方向上傳送，且藉由天線封裝接收的第一射頻訊號可藉由至少一個配線層310a被傳送至積體電路300a。
積體電路封裝可更包括設置於積體電路300a的上表面及/或下表面上的連接墊330a。設置於積體電路300a的上表面上的連接墊可電性連接至至少一個配線層310a，且設置於積體電路300a的下表面上的連接墊可藉由下端配線層320a電性連接至支撐構件355a或核心鍍覆構件365a。此處，核心鍍覆構件365a可對積體電路300a提供接地區(ground region)。
支撐構件355a可包括：核心介電層356a，與連接構件接觸；核心配線層359a，設置於核心介電層356a的上表面及/或下表面上；以及至少一個核心通孔360a，穿透過核心介電層356a，電性連接至核心配線層359a，且電性連接至連接墊330a。至少一 個核心通孔360a可電性連接至電性連接結構340a(例如，焊料球、引腳及焊盤)。
因此，支撐構件355a可藉由至少一個配線層310a自支撐構件355a的下表面接收基礎訊號或電力且可向積體電路300a傳送基礎訊號及/或電力。
積體電路300a可利用基礎訊號及/或電力產生毫米波(mmWave)的第一射頻訊號及第二射頻訊號。舉例而言，積體電路300a可接收低頻基礎訊號且可執行頻率轉換、放大、濾波相位控制及基礎訊號的電力產生，且可在慮及高頻特性的條件下由化合物半導體(例如，GaAs)或矽半導體形成。此處，第一射頻訊號的頻率與第二射頻訊號的頻率可相同地為第一頻率(例如，28GHz)，且可端視設計而彼此不同地為第一頻率與第二頻率(例如，28GHz、36GHz)。
同時，積體電路封裝可更包括電性連接至至少一個配線層310a的對應的配線的被動組件350a。被動組件350a可設置於由支撐構件355a提供的容置空間306a中，且可對積體電路300a及/或至少一個第二方向性天線構件370a提供阻抗。舉例而言，被動組件350a可包括多層陶瓷電容器(MLCC)、電感器或晶片電阻器中的至少一部分。
同時，積體電路封裝可更包括至少一個第二方向性天線構件370a，第二方向性天線構件370a被配置成豎立的以在自支撐構件355a的第二側表面中電性連接至至少一個配線層310a的位 置朝積體電路封裝的方向(例如，朝下方向)上延伸，且被配置成傳送或接收第二射頻訊號。至少一個第二方向性天線構件370a可藉由至少一個配線層310a自積體電路300a接收第二射頻訊號，且可藉由至少一個配線層310a向積體電路300a傳送第二射頻訊號。
同時，積體電路封裝可藉由電性連接結構290a及保護層285a耦接至天線封裝，但電性連接結構290a及保護層285a可端視設計而被省略。
圖4是示出根據示例性實施例的天線模組的積體電路封裝的另一實例的圖。
參照圖4，積體電路封裝可包括：積體電路301b；包封體305b，對積體電路301b的至少一部分進行包封；支撐構件355b，第一側表面被設置成面對積體電路301b；至少一個配線層310b，電性連接至積體電路301b及支撐構件355b；以及絕緣層280b。
積體電路封裝可更包括電源管理積體電路302b，電源管理積體電路302b設置於支撐構件355b與積體電路301b之間，並藉由至少一個配線層310b的對應的配線向積體電路301b供應電力。積體電路301b可利用由電源管理積體電路302b供應的電力產生毫米波(mmWave)的第一射頻訊號及第二射頻訊號。
積體電路封裝可更包括被動組件350b，被動組件350b的至少一部分被包封體305b包封。亦即，積體電路301b、電源管 理積體電路302b及被動組件350b可藉由包封體305b而彼此包封於一起。包封體305b可保護積體電路301b、電源管理積體電路302b及被動組件350b不受外部電性影響/物理影響/化學影響，且可由感光成像包封體(PIE)、味之素構成膜(ABF)、環氧模塑化合物(epoxy molding compound，EMC)等形成，但並非僅限於此。
支撐構件355b可包括：核心介電層356b，與連接構件接觸；第一核心配線層357b，與連接構件接觸並嵌置於核心介電層356b中；第二核心配線層358b，與核心介電層356b的第一核心配線層357b相對；以及至少一個核心通孔360b，穿透過核心介電層356b，將第一核心配線層357b與第二核心配線層358b彼此電性連接，且電性連接至連接墊330b。至少一個核心通孔360b可電性連接至電性連接結構340b(例如，焊料球)。
此處，設置於支撐構件355b的第二側表面上的至少一個第二方向性天線構件370b可具有其中至少一個核心通孔360b的一部分與核心鍍覆構件365b的一部分彼此結合的形式。亦即，可在形成至少一個核心通孔360b及/或核心鍍覆構件365b的製程中形成至少一個第二方向性天線構件370b。
同時，積體電路封裝可藉由電性連接結構290b及保護層285b耦接至天線封裝，但電性連接結構290b及保護層285b可端視設計而被省略。
圖5是示出根據示例性實施例的天線模組的積體電路封裝的另一實例的圖。
參照圖5，連接構件可包括至少一個配線層210c、至少一個絕緣層220c、配線通孔230c、連接墊240c及保護層250c，且積體電路封裝可包括積體電路300c、下端配線層320c、電性連接結構340c、被動組件350c及核心通孔360c。
積體電路300c可包括主動表面310c，且可藉由主動表面310c電性連接至連接墊240c。亦即，由於積體電路300c可設置成面朝上，因此距離天線構件的電性距離可減小且射頻訊號的傳送損失可降低。
下端配線層320c可連接至金屬構件330c。金屬構件330c可輻射自積體電路300c產生的熱量或者為積體電路300c提供地電位。
包封體305c可包封至少一個核心通孔360c的至少一些部分及積體電路300c的至少一些部分。
核心通孔360c可在連接構件的下表面上設置成電性連接至至少一個配線層210c的對應的配線，且可連接至電性連接結構340c。亦即，即使在不存在支撐構件的支撐的條件下，亦可獨立地設置核心通孔360c。
舉例而言，核心通孔360c可自電性連接結構340c接收基礎訊號(例如，電力、低頻訊號等)並將基礎訊號提供至積體電路300c。積體電路300c可藉由利用基礎訊號執行頻率轉換、放大及濾波相位控制來產生毫米波(mmWave)頻帶的射頻訊號，並將所述射頻訊號傳送至天線封裝。舉例而言，射頻訊號的頻率可 為28GHz及/或36GHz，但並非僅限於此，且可根據天線模組的通訊方案而異。
圖6是示出根據示例性實施例的其中積體電路封裝與連接構件耦接至彼此的天線模組的實例的圖。
參照圖6，連接構件200a與積體電路封裝可藉由電性連接結構290a耦接至彼此。積體電路封裝與天線封裝可彼此獨立地進行製造及耦接，但亦可端視設計而一同進行製造。亦即，可省略多個封裝之間單獨的耦接製程。
同時，介電層140a可具有較包封構件150a的介電常數及/或包封體305a的介電常數大的介電常數，且至少一個絕緣層220a可具有較包封構件150a的介電常數及/或包封體305a的介電常數小的介電常數。因此，天線封裝100a可藉由減小就確保天線效能而言所需要的介電層140a的大小而有利於微型化，且連接構件200a可藉由具有相對小的介電常數而減少射頻訊號的傳送損耗。
圖7A至圖7F是示出根據示例性實施例的天線模組的製造方法的實例的圖。
參照圖7A，可將介電層140h設置成其中一些區被移除且在一些區中可填充有饋通孔120h及鍍覆構件160h的狀態。
參照圖7B，可在介電層140h的上表面上設置天線構件115h及鍍覆構件160i，且可在介電層140h的下表面上設置膜180h。
參照圖7C，可在介電層140h的上表面上設置有介電常數與介電層140h的介電常數相同的第二介電層140i，且可在第二介電層140i的上表面上設置有指向器構件110h。可將第二介電層140i與介電層140h整合於一起以形成單個介電層。
參照圖7D，可在固化之前將包封構件150h設置於第二介電層140i的上表面上，且可在將包封構件150h設置於第二介電層140i的上表面上之後將包封構件150h固化。
參照圖7E，可在將包封構件150h固化之後將膜180h移除，且可在介電層140h的下表面上設置電性連接結構125h及鍍覆構件160j。
參照圖7F，可在電性連接結構125h及鍍覆構件160j下方設置包括至少一個配線層210h、至少一個絕緣層220h、配線通孔230h、連接墊240h、保護層250h及電性連接結構290h的連接構件。連接構件可藉由電性連接結構290h耦接至積體電路封裝。
同時，可根據負性或正性印刷方法來形成指向器構件110h、天線構件115h、饋通孔120h、電性連接結構125h及鍍覆構件160h，且指向器構件110h、天線構件115h、饋通孔120h、電性連接結構125h及鍍覆構件160h可包含金屬材料(例如，如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金等導電材料)。
同時，可藉由例如化學氣相沈積(chemical vapor deposition，CVD)、物理氣相沈積(physical vapor deposition， PVD)、濺鍍、減成製程、加成製程、半加成製程(semi-additive process，SAP)、經修改的半加成製程(modified semi-additive process，MSAP)等鍍覆方法來形成指向器構件110h、天線構件115h、饋通孔120h、電性連接結構125h及鍍覆構件160h，但並非僅限於此。
圖8是示出根據示例性實施例的天線模組的連接構件的另一實例的圖。
參照圖8，根據示例性實施例的天線模組可包括：天線封裝，包括指向器構件110k、天線構件115k、饋通孔120k、介電層140k及140l、包封構件150k及鍍覆構件160k及160l；以及連接構件，包括至少一個配線層210k、至少一個絕緣層220k、配線通孔230k、連接墊240k、保護層250k及電性連接結構290k。
連接構件的上表面可具有較連接構件的下表面的粗糙度更粗糙的粗糙度。因此，具有大的介電常數的介電層140k及140l與具有小的介電常數的至少一個絕緣層220k之間的結合穩定性可得到提高。
另外，連接構件可越靠近饋通孔120k具有越厚的配線(例如，配線層、配線通孔)。因此，被具有大的介電常數的介電層140k及140l環繞的饋通孔120k與被具有小的介電常數的至少一個絕緣層220k環繞的配線通孔230k之間的電性連接穩定性可得到提高。
圖9A至圖9G是示出根據示例性實施例的天線模組的 積體電路封裝的製造方法的實例的圖。
參照圖9A，可將其中插入有核心通孔360h且具有被動組件350h的容置空間的支撐構件355h壓至膜380h。核心通孔360h可由例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、鈦(Ti)或其合金等導電材料形成。
參照圖9B，可在支撐構件355h的相對的表面中的每一者上設置核心介電層356h，且可將核心配線層359h連接至核心通孔360h的相對兩端中的每一者。
參照圖9C，可對支撐構件355h的一些部分及核心介電層356h的一些部分進行蝕刻，且可藉由鍍覆方法在支撐構件355h的被蝕刻表面及核心介電層356h的被蝕刻表面上形成核心鍍覆構件365h及第二方向性天線構件370h。可接著將膜380h移除。
參照圖9D，可在支撐構件355h的被蝕刻部分及核心介電層356h的被蝕刻部分中設置積體電路300h，且包封體305h可包封積體電路300h的至少一部分。可在執行第五操作的製程中對第四操作中的積體電路封裝進行旋轉。
參照圖9E，可在積體電路300h及支撐構件355h上設置絕緣層280h。
參照圖9F，可在支撐構件355h上設置至少一個配線層310h，以將第二方向性天線構件370h及/或核心通孔360h電性連接至積體電路300h，且所述至少一個配線層310h可由例如銅(Cu)、鋁(Al)、銀(Ag)、錫(Sn)、金(Au)、鎳(Ni)、鉛(Pb)、 鈦(Ti)或其合金等導電材料形成。
參照圖9G，保護層285h可具有連接墊或電性連接結構的佈局空間且可設置於至少一個配線層310h上。
圖10是示出根據示例性實施例的天線模組的實例的上表面的示意圖。
參照圖10，多個指向器構件110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k、110l、110m、110n、110o及110p中的每一者可具有貼片天線(patch antenna)的形狀，且可被多個鍍覆構件160a、160b、160c、160d、160e、160f、160g、160h、160i、160j、160k、160l、160m、160n、160o及160p中對應的鍍覆構件環繞。若天線模組不包括指向器構件，則可由多個天線構件來取代所述多個指向器構件110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k、110l、110m、110n、110o及110p。
圖11是示出根據示例性實施例的天線模組的另一實例的上表面的示意圖。
參照圖11，多個指向器構件110-1、110-2、110-3、110-4、110-5、110-6、110-7、110-8及110-9中的每一者可被對應的鍍覆構件160-1、160-2、160-3、160-4、160-6、160-7、160-8及160-9及/或多個屏蔽通孔190-1、190-2、190-3、190-4、190-5、190-6、190-7、190-8及190-9中的至少一者環繞。若天線模組不包括指向器構件，則可由多個天線構件來取代所述多個指向器構件110-1、 110-2、110-3、110-4、110-5、110-6、110-7、110-8及110-9。
亦即，天線模組的天線封裝的空腔的側表面的一部分可被所述多個屏蔽通孔而非鍍覆構件環繞。
同時，圖10及圖11所示所述多個指向器構件或所述多個天線構件的數目、佈局及形狀並無特別限制。舉例而言，圖10所示所述多個指向器構件的形狀可為圓形，且圖11所示多個指向器構件的數目可為四個。
圖12A至圖12C是分別示出根據示例性實施例的天線封裝的空腔的實例的立體圖。
參照圖12A，空腔可包括指向器構件110e、天線構件115e、饋通孔、電性連接結構、介電層130e及鍍覆構件160e的至少一些部分。此處，可將鍍覆構件160e設置成環繞空腔的側表面。亦即，空腔的下表面可被設置於連接構件的上表面上的接地圖案覆蓋。
參照圖12B，空腔可包括指向器構件110f、天線構件115f、饋通孔120f、電性連接結構125f、介電層130f及鍍覆構件160f的至少一些部分。此處，可將鍍覆構件160f設置成覆蓋空腔的下表面的一部分。亦即，空腔的側表面可由設置於位於連接構件上的絕緣構件的側表面上的鍍覆構件環繞。因此，連接構件與積體電路之間的隔離可得到改善。
參照圖12C，空腔可包括指向器構件110g、饋通孔120g、電性連接結構125g及介電層130g的至少一些部分。亦即， 空腔的側表面可由設置於位於連接構件上的絕緣構件的側表面上的鍍覆構件環繞，且空腔的下表面可由設置於連接構件的上表面上的接地圖案覆蓋。
同時，當天線封裝與連接構件耦接至彼此時，電性連接結構125f及125g可連接至連接構件的至少一個配線層210的對應的配線。舉例而言，電性連接結構125f及125g可被實作為電極、引腳、焊料球、焊盤等。
圖13是示出根據示例性實施例的天線封裝的實例的立體圖。
參照圖13，天線封裝可包括多個指向器構件110d、空腔130d、介電層140d、鍍覆構件160d、多個方向性天線構件170c及170d及多個偶極天線175c及175d。
多個指向器構件110d可與對應的天線構件一同在z軸方向上傳送及接收射頻訊號。
多個第二方向性天線構件170c及170d可被設置成鄰近於天線封裝的邊緣且被設置成豎立於z軸方向上，且所述多個方向性天線構件170c及170d中的一者可在x軸方向上傳送及接收第二射頻訊號，且所述多個方向性天線構件170c及170d中的其他方向性天線構件可在y軸方向上傳送及接收第二射頻訊號。
多個偶極天線175c及175d可鄰近於天線封裝的邊緣而設置於介電層140d與包封構件之間，且所述多個偶極天線175c及175d中的一者可在x軸方向上傳送及接收第三射頻訊號，且所 述偶極天線175c及175d中的其他偶極天線175c及175d可在y軸方向上傳送及接收第三射頻訊號。端視設計而定，所述多個偶極天線175c及175d中的至少一部分可被單極天線取代。
同時，本文中所揭露的積體電路封裝可根據以下將闡述的扇出型半導體封裝來實作。為便於理解扇出型半導體封裝，將參照圖14至圖21作出說明。
圖14是示出電子裝置系統的實例的示意性方塊圖。
參照圖14，電子裝置1000中可容置有母板1010。母板1010可包括實體連接至母板1010或者電性連接至母板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。這些組件可穿過各種訊號線1090連接至以下將闡述的其他組件。
晶片相關組件1020或晶片組可包括：記憶體晶片，例如揮發性記憶體(例如，動態隨機存取記憶體(dynamic random access memory，DRAM))、非揮發性記憶體(例如，唯讀記憶體(read only memory，ROM))、快閃記憶體(flash memory)等；應用處理器晶片，例如中央處理器(例如，中央處理單元(central processing unit，CPU))、圖形處理器(例如，圖形處理單元(graphic processing unit，GPU))、數位訊號處理器、密碼處理器(cryptographic processor)、微處理器、微控制器等；及邏輯晶片，例如類比數位轉換器(analog-to-digital converter，ADC)、應用專用積體電路(application-specific integrated circuit，ASIC)等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的 晶片相關組件。另外，晶片相關組件1020可彼此組合。
網路相關組件1030可包括利用例如以下各種協定來支援通訊的組件：無線保真(wireless fidelity，Wi-Fi)(電氣及電子工程師學會(Institute of Electrical And Electronics Engineers，IEEE)802.11家族等)、全球互通微波存取(worldwide interoperability for microwave access，WiMAX)(IEEE 802.16家族等)、IEEE 802.20、長期演進(long term evolution，LTE)、僅支援資料的演進(evolution data only，Ev-DO)、高速封包存取+(high speed packet access +，HSPA+)、高速下行封包存取+(high speed downlink packet access +，HSDPA+)、高速上行封包存取+(high speed uplink packet access +，HSUPA+)、增強型資料GSM環境(enhanced data GSM environment，EDGE)、全球行動通訊系統(global system for mobile communications，GSM)、全球定位系統(global positioning system，GPS)、通用封包無線電服務(general packet radio service，GPRS)、分碼多重存取(code division multiple access，CDMA)、分時多重存取(time division multiple access，TDMA)、數位增強型無線電訊(digital enhanced cordless telecommunications，DECT)、藍芽、3G協定、4G協定及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括支援各種其他無線標準或協定或者有線標準或協定的組件。另外，網路相關組件1030可與上述晶片相關組件1020一同彼此組合。
其他組件1040可包括高頻電感器、鐵氧體電感器(ferrite inductor)、功率電感器、鐵氧體珠粒、低溫共燒陶瓷(low temperature co-fired ceramic，LTCC)、電磁干擾(electromagnetic interference，EMI)濾波器、多層陶瓷電容器(multilayer ceramic capacitor，MLCC)等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與上述晶片相關組件1020或網路相關組件1030一同彼此組合。
端視電子裝置1000的類型而定，電子裝置1000可包括可實體連接至或電性連接至母板1010或者可不實體連接至或不電性連接至母板1010的其他組件。這些其他組件可包括例如照相機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器(圖中未示出)、視訊編解碼器(圖中未示出)、功率放大器(圖中未示出)、羅盤(圖中未示出)、加速度計(圖中未示出)、陀螺儀(圖中未示出)、揚聲器(圖中未示出)、大容量儲存單元(例如，硬碟驅動機)(圖中未示出)、光碟(compact disk，CD)驅動機(圖中未示出)、數位多功能碟(digital versatile disk，DVD)驅動機(圖中未示出)等。然而，這些其他組件並非僅限於此，而是端視電子裝置1000等的類型亦可包括用於各種目的的其他組件。
電子裝置1000可為智慧型電話、個人數位助理(personal digital assistant，PDA)、數位攝影機(digital video camera)、數位照相機(digital still camera)、網路系統、電腦、監視器、平板個 人電腦(personal computer，PC)、膝上型個人電腦、隨身型易網機個人電腦(netbook PC)、電視、視訊遊戲機(video game machine)、智慧型手錶、汽車組件等。然而，電子裝置1000並非僅限於此，而是可為處理資料的任何其他電子裝置。
圖15是示出電子裝置的實例的示意性立體圖。
參照圖15，電子裝置可為例如智慧型電話1100。在智慧型電話1100中，可採用半導體封裝形式來使用射頻積體電路(radio frequency integrated circuit，RFIC)，且可採用基板或模組形式來使用天線。射頻積體電路與天線可在智慧型電話1100中電性連接至彼此，且因此可在各個方向上進行天線訊號的輻射R。在例如智慧型電話等電子裝置中可採用各種形式來使用包括射頻積體電路的半導體封裝與包括天線的基板或模組。
一般而言，在半導體晶片中整合有諸多精細的電路。然而，半導體晶片本身可能無法用作已完工的半導體產品，且可能因外部物理衝擊或外部化學衝擊而被損壞。因此，半導體晶片本身可能無法單獨使用，而是會被封裝於電子裝置等中且在電子裝置等中以封裝狀態使用。
另外，由於在電性連接方面，半導體晶片與電子裝置的主板之間存於電路寬度差，因此可使用半導體封裝。詳言之，半導體晶片的連接墊的大小及半導體晶片的各連接墊之間的間隔是非常精細的，但在電子裝置中使用的主板的組件安裝墊的大小及主板的各組件安裝墊之間的間隔普遍明顯大於半導體晶片的連接 墊的大小及各連接墊之間的間隔。因此，可能難以將半導體晶片直接安裝於主板上，且使用用於緩衝半導體晶片與主板之間的電路寬度差的封裝技術是有利的。
端視半導體封裝的結構及目的，由封裝技術製造的半導體封裝可被分類成扇入型半導體封裝或扇出型半導體封裝。
在下文中將參照圖式更詳細地闡述扇入型半導體封裝及扇出型半導體封裝。
圖16A及圖16B是示出在對扇入型半導體封裝進行封裝之前及之後的示意性剖視圖。
圖17是示出扇入型半導體封裝的封裝製程的示意性剖視圖。
參照圖16A、圖16B及圖17，半導體晶片2220可為例如處於裸露狀態下的積體電路(IC)，半導體晶片2220包括：主體2221，包含矽(Si)、鍺(Ge)、砷化鎵(GaAs)等；連接墊2222，形成於主體2221的一個表面上且包含例如鋁(Al)等導電材料；以及例如氧化物膜、氮化物膜等保護層2223，形成於主體2221的一個表面上且覆蓋連接墊2222的至少一些部分。於此種情形中，由於連接墊2222是明顯小的，因此難以將積體電路(IC)安裝於中間階層的印刷電路板(printed circuit board，PCB)上以及電子裝置的主板上等。
因此，連接構件2240可端視半導體晶片2220的大小而形成於半導體晶片2220上以對連接墊2222進行重佈線。可藉由 以下步驟來形成連接構件2240：利用例如感光成像介電(PID)樹脂等絕緣材料在半導體晶片2220上形成絕緣層2241；形成使連接墊2222開放的通孔孔洞2243h；且接著形成配線圖案2242及通孔2243。接著，可形成保護連接構件2240的保護層2250、可形成開口2251及可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、連接構件2240、保護層2250及凸塊下金屬層2260的扇入型半導體封裝2200。
如上所述，扇入型半導體封裝可具有其中半導體晶片的所有連接墊(例如，輸入/輸出(input/output，I/O)端子)均設置於與半導體晶片交疊的覆蓋區或區域內部的封裝形式，且可具有優異的電性特性且可以低成本進行生產。因此，已採用扇入型半導體封裝形式製造出安裝於智慧型電話中的諸多元件。詳言之，已開發出安裝於智慧型電話中的諸多元件以在具有緊密大小的同時實作快速訊號轉移。
然而，由於在扇入型半導體封裝中，所有的輸入/輸出端子均設置於與半導體晶片交疊的覆蓋區或區域內部，因此，扇入型半導體封裝具有大的空間限制。因此，難以將此結構應用於具有大量輸入/輸出端子的半導體晶片或具有緊密大小的半導體晶片。另外，由於上述缺點，扇入型半導體封裝可能無法在電子裝置的主板上直接安裝及使用。原因在於，即使在藉由重佈線製程增大了半導體晶片的輸入/輸出端子的大小及半導體晶片的各輸入/輸出端子之間的間隔的情形中，半導體晶片的輸入/輸出端子的大 小及半導體晶片的各輸入/輸出端子之間的間隔可能仍不足以將扇入型半導體封裝直接安裝於電子裝置的主板上。
圖18是示出安裝於插板基板上且最終安裝於電子裝置的主板上的扇入型半導體封裝的示意性剖視圖。
圖19是示出嵌置於插板基板中且最終安裝於電子裝置的主板上的扇入型半導體封裝的示意性剖視圖。
參照圖18及圖19，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222(即，輸入/輸出端子)可經由插板基板2301進行重佈線，且扇入型半導體封裝2200可在扇入型半導體封裝2200安裝於插板基板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊料球2270等，且半導體晶片2220的外側可被覆蓋以模製材料2290等。作為另外一種選擇，扇入型半導體封裝2200可嵌置於單獨的插板基板2302中，半導體晶片2220的連接墊2222(即，輸入/輸出端子)可在其中扇入型半導體封裝2200嵌置於插板基板2302中的狀態下藉由插板基板2302進行重佈線，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。
如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可安裝於單獨的插板基板上且接著藉由封裝製程安裝於電子裝置的主板上，或者可在其中扇入型半導體封裝嵌置於插板基板中的狀態下在電子裝置的主板上安裝及使用。
圖20是示出扇出型半導體封裝的示意性剖視圖。
參照圖20，在扇出型半導體封裝中，舉例而言，半導體晶片2120的外側可受到包封體2130的保護，且半導體晶片2120的連接墊2122可藉由連接構件2140而朝向與半導體晶片2120交疊的覆蓋區或區域之外進行重佈線。在此種情形中，在連接構件2140上可進一步形成保護層2150，且在保護層2150的開口中可進一步形成凸塊下金屬層2160。在凸塊下金屬層2160上可進一步形成焊料球2170。半導體晶片2120可為包括主體2121、連接墊2122、保護層(圖中未示出)等的積體電路(IC)。連接構件2140可包括絕緣層2141、形成於絕緣層2141上的重佈線層2142及將連接墊2122與重佈線層2142電性連接至彼此的通孔2143。
如上所述，扇出型半導體封裝可具有半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件而朝向與半導體晶片交疊的覆蓋區或區域之外進行重佈線與設置的形式。如上所述，在扇入型半導體封裝中，半導體晶片的所有輸入/輸出端子均需要設置於半導體晶片的覆蓋區內部。因此，當半導體晶片的大小減小時，需要減小球的大小及節距，進而使得可能無法容易地在扇入型半導體封裝中使用標準化球佈局。另一方面，扇出型半導體封裝具有半導體晶片的輸入/輸出端子如上所述藉由形成於半導體晶片上的連接構件而朝向半導體晶片的覆蓋區之外進行重佈線與設置的形式。因此，即使在半導體晶片的大小減小的情形中，實際上仍可在扇出型半導體封裝中使用標準化球佈局，進而使得 扇出型半導體封裝可在不使用單獨的插板基板的條件下安裝於電子裝置的主板上，如以下所闡述。
圖21是示出安裝於電子裝置的主板上的扇出型半導體封裝的示意性剖視圖。
參照圖21，扇出型半導體封裝2100可藉由焊料球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝2100包括連接構件2140，連接構件2140形成於半導體晶片2120上且能夠將連接墊2122重佈線至半導體晶片2120的大小之外的扇出區，進而使得實際上可在扇出型半導體封裝2100中使用標準化球佈局。因此，扇出型半導體封裝2100可在不使用單獨的插板基板等的條件下安裝於電子裝置的主板2500上。
如上所述，由於扇出型半導體封裝可在不使用單獨的插板基板的條件下安裝於電子裝置的主板上，因此扇出型半導體封裝可以較使用插板基板的扇入型半導體封裝的厚度小的厚度來實作。因此，扇出型半導體封裝可被微型化及薄化。另外，扇出型半導體封裝具有優異的熱特性及電性特性，進而使得扇出型半導體封裝尤其適合於行動產品。因此，扇出型半導體封裝可被實作成較使用印刷電路板(PCB)的一般堆疊封裝(package-on-package，POP)型的形式更為緊密的形式，且可解決因出現翹曲(warpage)現象而導致的問題。
同時，扇出型半導體封裝指代用於如上所述將半導體晶片安裝於電子裝置等的主板上且保護半導體晶片不受外部衝擊的 封裝技術，且扇出型半導體封裝是與具有與扇出型半導體封裝的規模、目的等不同的規模、目的等的印刷電路板(PCB)(例如插板基板等)的概念不同的概念，且印刷電路板中嵌置有扇入型半導體封裝。
如上所述，根據示例性實施例，可在利用介電層提供能夠易於確保天線效能的環境來改善射頻訊號的傳送及接收效能的同時容易地將天線模組微型化。
儘管以上已示出並闡述了示例性實施例，但對於熟習此項技術者而言將顯而易見，在不背離由隨附申請專利範圍界定的本發明的範圍的條件下，可作出各種潤飾及變型。
100a‧‧‧天線封裝
110a、110b、110c、110d‧‧‧指向器構件
115a、115b、115c、115d‧‧‧天線構件
120a、120b、120c、120d‧‧‧饋通孔
130a、130b、130c、130d‧‧‧空腔
140a‧‧‧介電層
150a‧‧‧包封構件
160a‧‧‧鍍覆構件
170a‧‧‧第二方向性天線構件
200a‧‧‧連接構件
210a‧‧‧配線層
220a‧‧‧絕緣層
230a‧‧‧配線通孔
240a‧‧‧連接墊
250a、285a‧‧‧保護層

Claims (21)

  1. 一種天線模組，包括：連接構件，包括至少一個配線層及至少一個絕緣層；積體電路，設置於所述連接構件的第一表面上且電性連接至所述至少一個配線層；介電層，設置於所述連接構件的第二表面上；多個天線構件，各自設置於所述介電層中且被配置成傳送或接收射頻訊號；多個饋通孔，設置於所述介電層中，以使每一所述饋通孔的一端電性連接至所述多個天線構件中的對應的天線構件，且每一所述饋通孔的另一端電性連接至所述至少一個配線層中的對應的配線；以及鍍覆構件，設置於所述介電層中以環繞所述多個饋通孔的側表面，其中所述介電層具有較所述至少一個絕緣層的介電常數大的介電常數。
  2. 如申請專利範圍第1項所述的天線模組，其中所述連接構件的上面具有所述介電層的所述第二表面具有較所述連接構件的上面具有所述積體電路的所述第一表面的粗糙度更粗糙的粗糙度。
  3. 如申請專利範圍第1項所述的天線模組，其中所述連接構件的所述配線層的厚度在較靠近所述多個饋通孔中的對應的饋 通孔的位置處較在較遠離所述對應的饋通孔的另一位置處厚。
  4. 如申請專利範圍第1項所述的天線模組，其中所述介電層具有較所述至少一個絕緣層的高度大的高度。
  5. 如申請專利範圍第1項所述的天線模組，更包括：多個電性連接結構，連接於所述多個饋通孔的對應的饋通孔的所述另一端與所述至少一個配線層的所述對應的配線之間，其中所述鍍覆構件自所述連接構件的所述第二表面延伸至所述多個電性連接結構中的對應的電性連接結構。
  6. 如申請專利範圍第1項所述的天線模組，更包括：至少一個第二方向性天線構件，被設置成較所述介電層中的所述多個天線構件更靠近所述介電層的側表面，且被定位成在自所述至少一個配線層朝所述介電層的方向上延伸且傳送或接收第二射頻訊號。
  7. 如申請專利範圍第1項所述的天線模組，更包括：包封構件，設置於所述介電層上；以及多個指向器構件，各自設置於所述多個天線構件中的對應的天線構件與所述介電層中的所述包封構件之間。
  8. 如申請專利範圍第7項所述的天線模組，其中所述介電層具有較所述包封構件的介電常數大的介電常數，且所述至少一個絕緣層具有較所述包封構件的介電常數小的介電常數。
  9. 如申請專利範圍第1項所述的天線模組，更包括： 包封體，包封所述積體電路的至少一部分，其中所述介電層具有較所述包封體的介電常數大的介電常數，且所述至少一個絕緣層具有較所述包封體的介電常數小的介電常數。
  10. 如申請專利範圍第1項所述的天線模組，更包括：至少一個核心通孔，設置於所述連接構件的所述第一表面上且電性連接至所述至少一個配線層的對應的配線；以及包封體，包封所述至少一個核心通孔的至少一些部分及所述積體電路的至少一些部分。
  11. 如申請專利範圍第1項所述的天線模組，更包括：被動組件，設置於所述連接構件的所述第一表面上且電性連接至所述至少一個配線層的對應的配線；以及包封體，包封所述被動組件的至少一些部分及所述積體電路的至少一些部分。
  12. 如申請專利範圍第1項所述的天線模組，更包括：支撐構件，設置於所述連接構件的所述第一表面上且提供容置空間；以及被動組件，設置於所述容置空間中且電性連接至所述至少一個配線層的對應的配線。
  13. 如申請專利範圍第1項所述的天線模組，更包括：支撐構件，包括設置於所述連接構件的所述第一表面上的至 少一個核心通孔以環繞所述積體電路，且電性連接至所述至少一個配線層的對應的配線；以及核心鍍覆構件，設置於所述支撐構件的側表面上以環繞所述積體電路的側表面。
  14. 如申請專利範圍第13項所述的天線模組，其中所述積體電路自所述至少一個核心通孔接收基礎訊號並基於所述基礎訊號產生毫米波頻帶的所述射頻訊號。
  15. 一種製造天線模組的方法，包括：形成各自包括延伸穿過介電層的鍍覆構件的多個饋通孔，並將多個天線構件在環繞所述多個饋通孔中的每一者的位置處設置於所述介電層的上表面上；在所述介電層的下表面上設置連接構件，所述連接構件包括至少一個配線層及至少一個絕緣層，所述至少一個配線層電性連接至所述多個饋通孔，所述至少一個絕緣層具有較所述介電層的介電常數小的介電常數；以及將積體電路在所述連接構件的下表面上電性連接至所述連接構件的所述至少一個配線層。
  16. 如申請專利範圍第15項所述的製造天線模組的方法，更包括：在所述介電層的上面設置有所述多個天線構件的上表面上設置與所述介電層具有相同的介電常數的第二介電層；在所述第二介電層的上表面上設置多個指向器構件；以及 在所述第二介電層的上面設置有所述多個指向器構件的上表面上設置包封構件。
  17. 一種天線模組，包括：介電層，所述介電層中設置有多個天線構件，每一所述天線構件電性連接至相應的饋通孔，所述相應的饋通孔自所述天線構件延伸至所述介電層的第一表面；以及連接構件，設置於所述介電層的所述第一表面上，且包括絕緣材料，所述絕緣材料具有多個配線層，所述多個配線層延伸貫穿所述絕緣材料且連接至所述多個天線構件的所述相應的饋通孔中的每一者，其中所述介電層具有較所述連接構件的所述絕緣材料大的介電常數，其中所述相應的饋通孔被所述介電層環繞。
  18. 一種天線模組，包括：介電層，所述介電層中設置有多個天線構件，每一所述天線構件電性連接至相應的饋通孔，所述相應的饋通孔自所述天線構件延伸至所述介電層的第一表面；連接構件，設置於所述介電層的所述第一表面上，且包括絕緣材料，所述絕緣材料具有多個配線層，所述多個配線層延伸貫穿所述絕緣材料且連接至所述多個天線構件的所述相應的饋通孔中的每一者，其中所述介電層具有較所述連接構件的所述絕緣材料大的介電常數；以及 包封構件，設置於所述介電層的與所述第一表面不同的第二表面上，其中所述介電層的介電常數大於所述包封構件的介電常數。
  19. 如申請專利範圍第18項所述的天線模組，更包括：多個指向器構件，各自在所述多個天線構件中的對應的天線構件與所述包封構件之間設置於所述介電層的所述第二表面上；以及多個鍍覆構件，設置於所述介電層中的所述多個天線構件中的各天線構件之間，每一所述鍍覆構件是由導電材料形成且自所述介電層的所述第一表面穿過所述介電層的厚度延伸至所述介電層的所述第二表面。
  20. 一種天線模組，包括：介電層，所述介電層中設置有多個天線構件，每一所述天線構件電性連接至相應的饋通孔，所述相應的饋通孔自所述天線構件延伸至所述介電層的第一表面；連接構件，設置於所述介電層的所述第一表面上，且包括絕緣材料，所述絕緣材料具有多個配線層，所述多個配線層延伸貫穿所述絕緣材料且連接至所述多個天線構件的所述相應的饋通孔中的每一者，其中所述介電層具有較所述連接構件的所述絕緣材料大的介電常數；保護層，設置於所述連接構件的與所述介電層相對的表面上，所述保護層具有延伸貫穿所述保護層的多個開口；以及 多個連接墊，各自設置於所述保護層的所述多個開口中的各別的開口中以接觸所述連接構件的所述多個配線層中的配線層，其中每一所述連接墊經由所述連接構件的所述多個配線層中的至少一個配線層電性連接至所述多個天線構件中的天線構件。
  21. 如申請專利範圍第20項所述的天線模組，更包括：積體電路晶片，安裝至所述連接構件的與所述介電層相對的表面上，其中所述積體電路電性連接至所述多個連接墊；以及包封體，包封所述積體電路晶片的至少一些部分，其中所述介電層的介電常數大於包封所述積體電路晶片的至少一些部分的所述包封體的介電常數。
TW107112461A 2017-12-06 2018-04-12 天線模組及其製造方法 TWI688160B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0166855 2017-12-06
KR1020170166855A KR102028714B1 (ko) 2017-12-06 2017-12-06 안테나 모듈 및 안테나 모듈 제조 방법
KR10-2017-0166855 2017-12-06

Publications (2)

Publication Number Publication Date
TW201926790A TW201926790A (zh) 2019-07-01
TWI688160B true TWI688160B (zh) 2020-03-11

Family

ID=66659505

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107112461A TWI688160B (zh) 2017-12-06 2018-04-12 天線模組及其製造方法

Country Status (4)

Country Link
US (1) US10790595B2 (zh)
KR (1) KR102028714B1 (zh)
CN (1) CN109887903B (zh)
TW (1) TWI688160B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102066904B1 (ko) 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈
US10971798B2 (en) * 2018-10-18 2021-04-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11349217B2 (en) * 2019-01-24 2022-05-31 Wispry, Inc. Method for integrating antennas fabricated using planar processes
US11049802B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN110911835B (zh) * 2019-12-02 2022-07-22 青岛歌尔智能传感器有限公司 天线器件及其制备方法
KR20210072938A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 안테나 기판 및 이를 포함하는 안테나 모듈
KR20210157595A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 반도체 패키지
US11888208B2 (en) * 2020-08-25 2024-01-30 STMicroelectronics (Alps) SAS Antenna package
US11735539B2 (en) 2020-11-09 2023-08-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming discrete antenna modules
CN112566356B (zh) * 2020-11-20 2022-03-18 深圳市金晟达电子技术有限公司 一种毫米波雷达印制电路板
US20220368003A1 (en) * 2021-05-14 2022-11-17 Mediatek Inc. Antenna module and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104145369A (zh) * 2012-03-02 2014-11-12 罗伯特·博世有限公司 具有用于雷达信号的集成波导的半导体模块
US20160006131A1 (en) * 2014-07-04 2016-01-07 Fujitsu Limited High-frequency module and method for manufacturing the same
JP5919398B2 (ja) * 2012-02-29 2016-05-18 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体モジュール、及び、半導体モジュールを製造するための方法
WO2017167987A1 (en) * 2016-04-01 2017-10-05 Sony Corporation Microwave antenna apparatus, packing and manufacturing method

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002362394A1 (en) * 2001-09-28 2003-04-14 Hrl Laboratories, Llc Imaging array
US7057564B2 (en) 2004-08-31 2006-06-06 Freescale Semiconductor, Inc. Multilayer cavity slot antenna
JP4413174B2 (ja) * 2004-09-01 2010-02-10 三洋電機株式会社 アンテナ一体型回路装置
US20070080461A1 (en) * 2005-10-11 2007-04-12 Taiwan Semiconductor Manufacturing Comapny, Ltd. Ultra low-k dielectric in damascene structures
WO2010116675A1 (ja) * 2009-03-30 2010-10-14 日本電気株式会社 共振器アンテナ
US8633858B2 (en) 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
US8816906B2 (en) * 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US8901688B2 (en) 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
CN202159766U (zh) * 2011-06-16 2012-03-07 咏业科技股份有限公司 微型天线及微型天线装置
JP2013105992A (ja) * 2011-11-16 2013-05-30 Casio Comput Co Ltd 半導体装置内蔵基板モジュール及びその製造方法
WO2013084496A1 (ja) * 2011-12-07 2013-06-13 パナソニック株式会社 無線モジュール
US9153863B2 (en) * 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US8866292B2 (en) * 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9196951B2 (en) * 2012-11-26 2015-11-24 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas
US9172131B2 (en) * 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
JP6347424B2 (ja) * 2013-06-25 2018-06-27 パナソニックＩｐマネジメント株式会社 無線モジュール
US9806422B2 (en) * 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
EP3080841A4 (en) * 2013-12-09 2017-08-23 Intel Corporation Antenna on ceramics for a packaged die
US9773742B2 (en) * 2013-12-18 2017-09-26 Intel Corporation Embedded millimeter-wave phased array module
KR102056411B1 (ko) * 2014-02-28 2019-12-16 삼성전자주식회사 무선 통신 시스템에서 빔 영역을 확장하기 위한 방법 및 장치
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
CN204118263U (zh) * 2014-10-23 2015-01-21 福建京奥通信技术有限公司 高隔离度微带天线
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
US9548541B2 (en) * 2015-03-30 2017-01-17 Huawei Technologies Canada Co., Ltd. Apparatus and method for a high aperture efficiency broadband antenna element with stable gain
JP2017183653A (ja) * 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
US10594019B2 (en) * 2016-12-03 2020-03-17 International Business Machines Corporation Wireless communications package with integrated antenna array
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
US11095037B2 (en) * 2017-08-11 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Antenna module
US10511080B2 (en) * 2017-08-18 2019-12-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101922884B1 (ko) * 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102019354B1 (ko) * 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
US11050150B2 (en) * 2017-12-01 2021-06-29 Samsung Electro-Mechanics Co., Ltd. Antenna apparatus and antenna module
KR102025906B1 (ko) * 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈
KR102022354B1 (ko) * 2017-12-26 2019-09-18 삼성전기주식회사 안테나 모듈 및 안테나 장치
US10978796B2 (en) * 2017-12-28 2021-04-13 Samsung Electro-Mechanics Co., Ltd. Antenna apparatus and antenna module
KR102022353B1 (ko) * 2018-01-18 2019-09-18 삼성전기주식회사 안테나 모듈
KR102003840B1 (ko) * 2018-03-12 2019-07-25 삼성전자주식회사 안테나 모듈
KR102017159B1 (ko) * 2018-03-12 2019-09-02 삼성전자주식회사 안테나 모듈
KR102039711B1 (ko) * 2018-03-13 2019-11-01 삼성전자주식회사 팬-아웃 부품 패키지
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
KR102145219B1 (ko) * 2018-07-27 2020-08-18 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5919398B2 (ja) * 2012-02-29 2016-05-18 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体モジュール、及び、半導体モジュールを製造するための方法
CN104145369A (zh) * 2012-03-02 2014-11-12 罗伯特·博世有限公司 具有用于雷达信号的集成波导的半导体模块
US20160006131A1 (en) * 2014-07-04 2016-01-07 Fujitsu Limited High-frequency module and method for manufacturing the same
WO2017167987A1 (en) * 2016-04-01 2017-10-05 Sony Corporation Microwave antenna apparatus, packing and manufacturing method

Also Published As

Publication number Publication date
CN109887903A (zh) 2019-06-14
KR20190066939A (ko) 2019-06-14
KR102028714B1 (ko) 2019-10-07
US10790595B2 (en) 2020-09-29
TW201926790A (zh) 2019-07-01
CN109887903B (zh) 2023-11-10
US20190173184A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
TWI688160B (zh) 天線模組及其製造方法
TWI700860B (zh) 天線模組
US11038279B2 (en) Antenna module
TWI698044B (zh) 天線模組及其製造方法
TWI732131B (zh) 天線模組
TWI702755B (zh) 天線模組
CN109273823B (zh) 天线模块及其制造方法
TWI720320B (zh) 天線模組
TWI670801B (zh) 複合天線基板以及半導體封裝模組
TWI731239B (zh) 扇出型半導體封裝
US11581275B2 (en) Antenna module