KR102022353B1 - 안테나 모듈 - Google Patents

안테나 모듈 Download PDF

Info

Publication number
KR102022353B1
KR102022353B1 KR1020180006449A KR20180006449A KR102022353B1 KR 102022353 B1 KR102022353 B1 KR 102022353B1 KR 1020180006449 A KR1020180006449 A KR 1020180006449A KR 20180006449 A KR20180006449 A KR 20180006449A KR 102022353 B1 KR102022353 B1 KR 102022353B1
Authority
KR
South Korea
Prior art keywords
antenna
disposed
dielectric
electrically connected
layer
Prior art date
Application number
KR1020180006449A
Other languages
English (en)
Other versions
KR20190088213A (ko
Inventor
김두일
백용호
소원욱
허영식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180006449A priority Critical patent/KR102022353B1/ko
Priority to US16/105,435 priority patent/US10608319B2/en
Priority to TW107129186A priority patent/TWI700860B/zh
Priority to CN201811265933.8A priority patent/CN110061345B/zh
Priority to CN202011283862.1A priority patent/CN112366442A/zh
Publication of KR20190088213A publication Critical patent/KR20190088213A/ko
Priority to KR1020190109394A priority patent/KR102254877B1/ko
Application granted granted Critical
Publication of KR102022353B1 publication Critical patent/KR102022353B1/ko
Priority to US16/737,135 priority patent/US11031675B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H01Q19/104—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces using a substantially flat reflector for deflecting the radiated beam, e.g. periscopic antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna

Abstract

본 발명의 일 실시 예에 따른 안테나 모듈은, 적어도 하나의 배선층과 적어도 하나의 절연층을 포함하는 연결 부재와, 연결 부재의 제1 면 상에 배치되어 적어도 하나의 배선층에 전기적으로 연결된 IC와, 제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 연결 부재의 제2 면 상에 배치되는 안테나 패키지를 포함하고, 안테나 패키지는, 유전체와, 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 제1 전극 또는 제2 전극이 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 유전층에서 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함할 수 있다.

Description

안테나 모듈{Antenna module}
본 발명은 안테나 모듈에 관한 것이다.
최근 5세대(5G) 통신을 포함하는 밀리미터웨이브(mmWave) 통신이 활발하게 연구되고 있으며, 이를 원활히 구현하는 안테나 모듈의 상용화를 위한 연구도 활발히 진행되고 있다.
전통적으로 밀리미터웨이브 통신환경을 제공하는 안테나 모듈은 높은 주파수에 따른 높은 수준의 안테나 성능(예: 송수신율, 이득, 직진성(directivity) 등)을 만족시키기 위해 IC와 안테나를 기판상에 배치시켜서 동축케이블로 연결하는 구조를 사용하여왔다.
그러나, 이러한 구조는 안테나 배치공간 부족, 안테나 형태 자유도 제한, 안테나와 IC간의 간섭 증가, 안테나 모듈의 사이즈/비용 증가를 유발할 수 있다.
등록특허공보 제10-0930618호
본 발명은 안테나 성능의 확보에 유리한 환경을 제공하는 안테나 패키지를 사용하여 제1 방향에 대한 RF 신호 송수신 성능을 향상시키면서도 소형화에 유리한 구조를 가기며, 제2 방향에 대한 RF 신호 송수신 성능까지도 향상시킬 수 있는 안테나 모듈을 제공한다.
본 발명의 일 실시 예에 따른 안테나 모듈은, 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재; 상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및 제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고, 상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함할 수 있다.
본 발명의 일 실시 예에 따른 안테나 모듈은, 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재; 상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 및 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 연결 부재의 제1 면 상에 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나; 를 포함할 수 있다.
본 발명의 일 실시 예에 따른 안테나 모듈은, 안테나 성능의 확보에 유리한 환경을 제공하는 안테나 패키지를 사용하여 제1 방향에 대한 RF 신호 송수신 성능을 향상시키면서도 소형화에 유리한 구조를 가기며, 제2 방향에 대한 RF 신호 송수신 성능까지도 향상시킬 수 있다.
도 1은 본 발명의 안테나 모듈의 일례와 칩 안테나의 일례를 나타낸 도면이다.
도 2는 본 발명의 안테나 패키지의 일례를 나타낸 사시도이다.
도 3은 본 발명의 안테나 모듈의 다른 일례를 나타낸 도면이다.
도 4는 본 발명의 IC 패키지의 일례를 나타낸 도면이다.
도 5는 IC 패키지와 연결 부재가 결합된 안테나 모듈의 일례를 나타낸 도면이다.
도 6은 본 발명의 칩 안테나의 다른 일례를 나타낸 도면이다.
도 7a는 본 발명의 안테나 모듈의 다른 일례를 나타낸 도면이다.
도 7b는 칩 안테나의 주파수대역 조절을 위한 제2 수동부품을 예시한 도면이다.
도 7c는 안테나 패키지에서 칩 안테나가 배치된 부분을 예시한 도면이다.
도 7d는 안테나 패키지에서 칩 안테나가 배치된 부분을 예시한 도면이다.
도 8a 내지 도 8e는 본 발명의 안테나 모듈의 제1 제조 방법의 일례를 나타낸 도면이다.
도 9a 내지 도 9e는 본 발명의 안테나 모듈의 제2 제조 방법의 일례를 나타낸 도면이다.
도 10a 내지 도 10g는 본 발명의 안테나 모듈의 제3 제조 방법의 일례를 나타낸 도면이다.
도 11은 본 발명의 칩 안테나의 제조 과정의 일례 중 제1 단계를 개략적으로 나타낸 도면이다.
도 12a 및 도 12b는 본 발명의 칩 안테나의 제조 과정의 일례 중 제2 단계를 개략적으로 나타낸 도면이다.
도 13a 및 도 13b는 본 발명의 칩 안테나의 제조 과정의 일례 중 제3 단계를 개략적으로 나타낸 도면이다.
도 14은 본 발명의 칩 안테나의 제조 과정의 일례 중 제4 단계를 개략적으로 나타낸 도면이다.
도 15는 본 발명의 칩 안테나의 제조 과정의 다른 일례를 개략적으로 나타낸 도면이다.
도 16a는 본 발명의 IC 패키지의 제조 과정의 일례 중 제1 단계를 개략적으로 나타낸 도면이다.
도 16b는 본 발명의 IC 패키지의 제조 과정의 일례 중 제2 단계를 개략적으로 나타낸 도면이다.
도 16c는 본 발명의 IC 패키지의 제조 과정의 일례 중 제3 단계를 개략적으로 나타낸 도면이다.
도 16d는 본 발명의 IC 패키지의 제조 과정의 일례 중 제4 단계를 개략적으로 나타낸 도면이다.
도 16e는 본 발명의 IC 패키지의 제조 과정의 일례 중 제5 단계를 개략적으로 나타낸 도면이다.
도 16f는 본 발명의 IC 패키지의 제조 과정의 일례 중 제6 단계를 개략적으로 나타낸 도면이다.
도 16g는 본 발명의 IC 패키지의 제조 과정의 일례 중 제7 단계를 개략적으로 나타낸 도면이다.
도 17은 본 발명의 안테나 모듈의 일례의 상면을 개략적으로 나타낸 도면이다.
도 18은 본 발명의 안테나 모듈의 다른 일례의 상면을 개략적으로 나타낸 도면이다.
도 19a 내지 도 19c는 본 발명의 안테나 패키지의 캐비티(cavity)의 일례를 각각 나타낸 사시도이다.
도 20은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 21은 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 22는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 23은 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 24는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 25는 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 26은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 27은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 안테나 모듈의 일례와 칩 안테나의 일례를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 안테나 모듈은 안테나 패키지(100)와 연결 부재(200)가 결합된 이종(heterogeneous) 구조를 가질 수 있다. 즉, 안테나 모듈은 안테나 패키지(100)의 안테나 성능 향상에 용이한 특성과 연결 부재(200)의 회로 패턴이나 IC 배치에 용이한 특성을 모두 활용함으로써, 안테나 성능(예: 송수신율, 이득, 직진성(directivity) 등)을 향상시키면서도 소형화할 수 있다.
연결 부재(200)는 적어도 하나의 배선층(210)과, 적어도 하나의 절연층(220)을 포함할 수 있으며, 적어도 하나의 배선층(210)에 연결된 배선 비아(230)와, 배선 비아(230)에 연결된 접속패드(240)와, 패시베이션층(250)을 더 포함할 수 있으며, 구리 재배선 층(Redistribution Layer, RDL)과 유사한 구조를 가질 수 있다. 상기 연결 부재(200)의 상면에는 유전층(130a, 130b, 130c, 140)이 배치될 수 있다.
안테나 패키지(100)는 RF 신호를 송신 또는 수신하도록 구성된 안테나 부재(115a, 115b, 115c)와, 일단이 안테나 부재(115a, 115b, 115c)에 전기적으로 연결되고 타단이 적어도 하나의 배선층(210)의 대응되는 배선에 전기적으로 연결된 비아(120a, 120b, 120c)와, 비아(120a, 120b, 120c)의 측면을 포위하도록 배치되고 적어도 하나의 절연층(220)의 높이보다 긴 높이를 가지는 유전층(130a, 130b, 130c, 140)과, 유전층(130a, 130b, 130c, 140)의 측면을 둘러싸는 도금 부재(160)를 포함할 수 있다. 상기 유전층(130a, 130b, 130c, 140)은 적어도 하나의 절연층(220)의 높이보다 긴 높이를 가지므로, 방사패턴 확보에 유리한 경계조건(예: 작은 제조공차, 짧은 전기적 길이, 매끄러운 표면, 유전상수의 자유로운 설계, 비아의 긴 직선 거리 등)을 가질 수 있다.
여기서, 상기 안테나 패키지(100)는 제2 RF 신호를 제2 방향으로 송신 또는 수신하도록 구성된 칩 안테나(170)를 더 포함할 수 있다.
상기 칩 안테나(170)는 유전체(173)와, 유전체(173)의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극(171, 172)을 포함하고, 제1 또는 제2 전극(171, 172)이 적어도 하나의 배선층(210)의 대응되는 배선에 전기적으로 연결되도록 유전층(130a, 130b, 130c, 140) 내에서 복수의 비아(120a, 120b, 120c)로부터 이격 배치될 수 있다. 이에 따라, 상기 칩 안테나(170)는 제1 또는 제2 전극(171, 172)의 면이 보는 방향으로 더욱 강한 방사패턴을 형성할 수 있으므로, 제1 또는 제2 전극(171, 172)의 면이 보는 방향에 대한 직진성(directivity)을 향상시킬 수 있다.
예를 들어, 상기 제1 전극(171)은 적어도 하나의 배선층(210)의 대응되는 배선에 전기적으로 연결되고 상기 제2 전극(172)는 적어도 하나의 배선층(210)으로부터 이격될 수 있다. 이에 따라, 상기 제1 전극(171)은 안테나의 방사체(radiator) 역할을 수행할 수 있으며, 상기 제2 전극(172)는 안테나의 디렉터(director) 역할을 수행할 수 있다.
예를 들어, 상기 제2 전극(172)의 크기는 상기 제1 전극(171)의 크기보다 작을 수 있다. 이에 따라, 제1 전극(171)의 제2 전극(172)에 대한 전자기적 커플링은 더욱 집중될 수 있으므로, 칩 안테나(170)의 직진성(directivity)을 더욱 향상시킬 수 있다.
상기 칩 안테나(170)는 제1 또는 제2 전극(171, 172)의 면이 보는 방향이 복수의 비아(120a, 120b, 120c)의 타단에서 일단을 향하는 방향과 다르도록 배치될 수 있다. 이에 따라, 안테나 모듈은 RF 신호 송수신 방향을 전방향(omni-directional)으로 확대할 수 있다.
예를 들어, 상기 칩 안테나(170)는 유전층(130a, 130b, 130c, 140)의 삽입공간에 삽입되거나, 복수의 비아(120a, 120b, 120c)나 도금 부재(160)와 함께 형성되거나, 연결 부재(200)의 배치 직전에 충진될 수 있다.
칩 안테나(170)에 포함된 유전체(173)는 적어도 하나의 절연층의 유전상수(Dk)보다 큰 유전상수를 가질 수 있다. 상기 유전체(173)의 큰 유전상수는 칩 안테나(170)의 안테나 성능 확보를 위해 필요한 사이즈를 줄이고 안테나 성능 설계 자유도를 향상시킬 수 있다. 또한, 상기 유전체(173)의 큰 유전상수는 제1 전극(171)의 제2 전극(172)에 대한 전자기적 커플링을 더욱 압축시킬 수 있으므로, 칩 안테나(170)의 안테나 성능도 향상시킬 수 있다.
설계에 따라, 상기 유전체(173)는 유전층(130a, 130b, 130c, 140)의 유전상수보다도 큰 유전상수를 가질 수 있다. 예를 들어, 유전층(130a, 130b, 130c, 140)의 유전상수는 유전층(130a, 130b, 130c, 140)의 긴 높이로 인한 안테나 부재(115a, 115b, 115c)의 설계조건 여유(margin)로 인해 안테나 모듈의 구조적 안정성이나 안테나 패키지(100)의 제조 과정 효율 향상에 더욱 집중하여 설계될 수 있으며, 유전체(173)는 안테나 모듈의 RF 신호 송수신 방향을 전방향(omni-directional) 균형을 위해 제2 RF 신호의 송수신 성능에 더욱 집중하여 설계될 수 있다.
예를 들어, 상기 유전체(173)는 칩 안테나(170)의 독립적 제조에 따라 큰 유전상수를 용이하게 가질 수 있으므로, 칩 안테나(170)는 독립적으로 제조된 후에 안테나 패키지(100)에 삽입될 수 있다.
한편, 상기 유전체(173)와 유전층(130a, 130b, 130c, 140)과 적어도 하나의 절연층(220)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), 감광성 절연(Photo Imagable Dielectric: PID) 수지, 일반 동박 적층판(Copper Clad Laminate, CCL) 또는 글래스나 세라믹 (ceramic) 계열의 절연재 등으로 구현될 수 있다.
만약 상기 유전체(173)의 유전상수와 유전층(130a, 130b, 130c, 140)의 유전상수와 적어도 하나의 절연층(220)의 유전 상수가 서로 다르게 구현될 경우, 상기 유전체(173)는 매우 큰(예: 10 이상) 유전상수를 가지는 글래스나 세라믹(ceramic), 실리콘 등으로 구현될 수 있으며, 상기 유전층(130a, 130b, 130c, 140)은 큰(예: 5 이상) 유전상수를 가지는 글래스나 세라믹(ceramic), 실리콘 등으로 구현될 수 있으며, 적어도 하나의 절연층(220)은 상대적으로 낮은 Dk를 가지는 동박 적층판(Copper Clad Laminate, CCL)이나 프리프레그(prepreg)로 구현될 수 있다.
한편, 안테나 패키지(100)는 각각 유전층(130a, 130b, 130c, 140) 내에서 복수의 안테나 부재(115a, 115b, 115c)의 대응되는 안테나 부재와 마감 부재(150)의 사이에 배치된 복수의 디렉터(director) 부재(110a, 110b, 110c)를 더 포함할 수 있다. 상기 복수의 디렉터 부재(110a, 110b, 110c)는 대응되는 안테나 부재의 대역폭이 확장되도록 대응되는 안테나 부재에 경계조건을 제공할 수 있다. 예를 들어, 상기 복수의 디렉터 부재(110a, 110b, 110c)의 개수는 안테나 패키지(100)의 대역폭 설계규격이나 사이즈 설계규격에 따라 0개일 수도 있고 2개 이상일 수도 있다.
또한, 안테나 패키지(100)는 유전층(130a, 130b, 130c, 140) 상에 배치된 마감(encapsulation) 부재(150)를 더 포함할 수 있다. 상기 마감 부재(150)는 복수의 안테나 부재(115a, 115b, 115c) 및/또는 복수의 디렉터 부재(110a, 110b, 110c)의 충격이나 산화에 대한 내구성을 향상시킬 수 있다. 예를 들어, 상기 마감 부재(150)는 PIE(Photo Imageable Encapsulant), ABF(Ajinomoto Build-up Film) 등으로 구현될 수 있으나, 이에 한정되지 않는다.
상기 마감 부재(150)는 액체 상태일 때 도포될 경우에 칩 안테나(170)로 스며들 수 있다. 상기 마감 부재(150)가 스며든 후, 상기 마감 부재(150)는 고체 상태로 경화될 수 있다. 따라서, 상기 마감 부재(150)는 상기 칩 안테나(170)의 삽입에도 불구하고 안테나 모듈의 구조적 안정성을 향상시킬 수 있다.
또한, 안테나 패키지(100)는 복수의 비아(120a, 120b, 120c)의 측면을 각각 포위하도록 유전층(130a, 130b, 130c, 140)에 배치된 도금 부재(160)를 더 포함할 수 있다. 즉, 상기 도금 부재(160)는 각각 복수의 안테나 부재(115a, 115b, 115c)에 각각 대응되는 복수의 캐비티(130a, 130b, 130c)를 이뤄서, 대응되는 안테나 부재의 RF 신호 송수신을 위한 경계조건을 제공할 수 있다.
도 2는 본 발명의 안테나 패키지의 일례를 나타낸 사시도이다.
도 2를 참조하면, 안테나 패키지는 복수의 디렉터 부재(110d), 캐비티(130d), 유전층(140d), 도금 부재(160d), 복수의 칩 안테나(170c, 170d) 및 복수의 다이폴 안테나(175c, 175d)를 포함할 수 있다.
복수의 디렉터 부재(110d)는 대응되는 안테나 부재와 함께 z축 방향으로 RF 신호를 송수신할 수 있다.
복수의 칩 안테나(170c, 170d)는 안테나 패키지의 가장자리에 인접하여 z축 방향으로 세워져 배치될 수 있으며, 복수의 칩 안테나(170c, 170d) 중 하나는 x축 방향으로 제2 RF 신호를 송수신하고, 다른 하나는 y축 방향으로 제2 RF 신호를 송수신할 수 있다. 상기 복수의 칩 안테나(170c, 170d)가 안테나 패키지 내부에 배치되므로, 안테나 모듈은 복수의 칩 안테나(170c, 170d)의 개수 증가에 따른 사이즈 증가 문제를 최소화할 수 있다.
복수의 다이폴 안테나(175c, 175d)는 안테나 패키지의 가장자리에 인접하여 유전층(140d)과 마감 부재의 사이에 배치될 수 있으며, 복수의 다이폴 안테나(175c, 175d) 중 하나는 x축 방향으로 제3 RF 신호를 송수신하고, 다른 하나는 y축 방향으로 제3 RF 신호를 송수신할 수 있다. 설계에 따라, 상기 복수의 다이폴 안테나(175c, 175d) 중 적어도 일부는 모노폴(monopole) 안테나로 대체될 수 있다.
도 3은 본 발명의 안테나 모듈의 다른 일례를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 안테나 모듈은 안테나 패키지(100b)와, 연결 부재(200b)와, IC(301b)와, PMIC(302b)와, 복수의 수동부품(351b, 352b, 353b)을 포함할 수 있다.
안테나 패키지(100b)는 디렉터 부재(110b), 안테나 부재(115b), 비아(120b), 유전층(140b), 마감 부재(150b), 도금 부재(160) 및 칩 안테나(170b)를 포함할 수 있으며, 연결 부재(200b)는 적어도 하나의 배선층(210b)과, 적어도 하나의 절연층(220b)과, 배선 비아(230b)와, 접속패드(240b)를 포함할 수 있다.
연결 부재(200b)의 하면에는 IC(301b)가 배치될 수 있다. 상기 IC(301b)는 복수의 안테나 부재(115b)로 전달되는 RF 신호를 생성할 수 있으며, 복수의 안테나 부재(115b)로부터 RF 신호를 수신할 수 있다.
또한, 연결 부재(200b)의 하면에는 PMIC(302b)가 더 배치될 수 있다. 상기 PMIC(302b)는 전원을 생성하고, 생성한 전원을 연결 부재(200b)의 적어도 하나의 배선층(210b)을 통해 IC(301b)로 전달할 수 있다.
또한, 연결 부재(200b)의 하면에는 복수의 수동부품(351b, 352b, 353b)이 더 배치될 수 있다. 상기 복수의 수동부품(351b, 352b, 353b)은 IC(301b) 및/또는 PMIC(302b)로 임피던스를 제공할 수 있다. 예를 들어, 상기 복수의 수동부품(351b, 352b, 353b)은 캐패시터(예: Multi Layer Ceramic Capacitor(MLCC))나 인덕터, 칩저항기 중 적어도 일부를 포함할 수 있다.
도 4는 본 발명의 IC 패키지의 일례를 나타낸 도면이다.
도 4를 참조하면, IC 패키지는 IC(300a)와, IC(300a)의 적어도 일부를 봉합하는 봉합재(305a)와, 제1 측면이 IC(300a)를 마주보도록 배치되는 지지 부재(355a)와, IC(300a)와 지지 부재(355a)에 전기적으로 연결된 적어도 하나의 배선층(310a)과 절연층(280a)을 포함할 수 있다.
상기 IC 패키지는 전술한 연결 부재에 결합될 수 있다. IC 패키지에 포함된 IC(300a)에서 생성된 제1 RF 신호는 적어도 하나의 배선층(310a)을 통해 안테나 패키지로 전달되어 안테나 모듈의 상면 방향으로 송신될 수 있으며, 안테나 패키지에서 수신된 제1 RF 신호는 적어도 하나의 배선층(310a)을 통해 IC(300a)로 전달될 수 있다.
상기 IC 패키지는 IC(300a)의 상면 및/또는 하면에 배치된 접속패드(330a)를 더 포함할 수 있다. IC(300a)의 상면에 배치된 접속패드는 적어도 하나의 배선층(310a)에 전기적으로 연결될 수 있으며, IC(300a)의 하면에 배치된 접속패드는 하단 배선층(320a)을 통해 지지 부재(355a) 또는 코어 도금 부재(365a, 370a)에 전기적으로 연결될 수 있다. 여기서, 코어 도금 부재(365a, 370a)는 IC(300a)에 접지영역을 제공할 수 있다.
상기 지지 부재(355a)는 연결 부재에 접하는 코어 유전층(356a)과, 코어 유전층(356a)의 상면 및/또는 하면에 배치된 코어 배선층(359a)과, 코어 유전층(356a)을 관통하며 코어 배선층(359a)을 전기적으로 연결하고 접속패드(330a)에 전기적으로 연결되는 적어도 하나의 코어 비아(360a)를 포함할 수 있다. 상기 적어도 하나의 코어 비아(360a)는 솔더볼(solder ball), 핀(pin), 랜드(land)와 같은 전기연결구조체(340a)에 전기적으로 연결될 수 있다.
이에 따라, 상기 지지 부재(355a)는 하면으로부터 베이스 신호 또는 전원을 공급받아서 적어도 하나의 배선층(310a)을 통해 상기 베이스 신호 및/또는 전원을 IC(300a)로 전달할 수 있다.
상기 IC(300a)는 상기 베이스 신호 및/또는 전원을 사용하여 밀리미터웨이브(mmWave) 대역의 제1 및 제2 RF 신호를 생성할 수 있다. 예를 들어, 상기 IC(300a)는 저주파수의 베이스 신호를 전달받고 상기 베이스 신호의 주파수 변환, 증폭, 필터링 위상제어 및 전원생성을 수행할 수 있으며, 고주파 특성을 고려하여 화합물 반도체(예: GaAs)로 구현되거나 실리콘 반도체로 구현될 수도 있다. 여기서, 제1 및 제2 RF 신호의 주파수는 제1 주파수(예: 28GHz)로 동일할 수 있으며, 설계에 따라 각각 제1 또는 제2 주파수(예: 28GHz, 36GHz)로 상이할 수 있다.
한편, 상기 IC 패키지는 적어도 하나의 배선층(310a)의 대응되는 배선에 전기적으로 연결되는 수동부품(350a)을 더 포함할 수 있다. 상기 수동부품(350a)은 지지 부재(355a)가 제공하는 수용공간(306a)에 배치될 수 있으며, IC(300a)로 임피던스를 제공할 수 있다. 예를 들어, 상기 수동부품(350a)은 세라믹 캐패시터(Multi Layer Ceramic Capacitor, MLCC)나 인덕터, 칩저항기 중 적어도 일부를 포함할 수 있다.
한편, 상기 IC 패키지는 전기연결구조체(290a)와 패시베이션층(285a)을 통해 상기 안테나 패키지에 결합될 수 있으나, 설계에 따라 상기 전기연결구조체(290a)와 패시베이션층(285a)은 생략될 수 있다.
도 5는 IC 패키지와 연결 부재가 결합된 안테나 모듈의 일례를 나타낸 도면이다.
도 5를 참조하면, 연결 부재(200a)와 IC 패키지는 전기연결구조체(290a)를 통해 결합될 수 있다. IC 패키지와 안테나 패키지는 각각 독립적으로 제조되어 결합될 수 있으나, 설계에 따라 함께 제조될 수도 있다. 즉, 복수의 패키지간 별도의 결합과정은 생략될 수 있다.
한편, 유전층(140a)은 마감 부재(150a) 및/또는 봉합재(305a)의 유전상수보다 큰 유전상수를 가질 수 있으며, 적어도 하나의 절연층(220a)은 마감 부재(150a) 및/또는 봉합재(305a)의 유전상수보다 작은 유전상수를 가질 수 있다. 이에 따라, 안테나 패키지(100a)는 안테나 성능 확보 관점에서 필요한 유전층(140a)의 크기를 감소시키고 소형화 관점에서도 유리해질 수 있으며, 연결 부재(200a)는 상대적으로 작은 유전상수를 가져서 RF 신호의 전송손실을 감소시킬 수 있다.
도 6은 본 발명의 칩 안테나의 다른 일례를 나타낸 도면이다.
도 6을 참조하면, 제2 유전체(373a)와, 제2 유전체(373a)의 제1 및 제2 면 상에 각각 배치되는 제3 및 제4 전극(371a, 372a)을 포함하고, 제3 RF 신호를 송신 또는 수신하도록 구성된 제2 칩 안테나는 IC 패키지에 포함될 수 있다.
예를 들어, 상기 제2 칩 안테나는 연결 부재(200a)의 하면 상에 배치되고 수용공간을 제공하는 지지 부재(355a)의 상기 수용공간에 배치될 수 있으나, 이에 한정되지 않으며, 지지 부재(355a) 없이 봉합재(305a)에 의해 봉합될 수도 있다.
한편 설계에 따라, 칩 안테나에서 제1 전극(171a)과 제2 전극(171b)은 모두 배선층(210a)에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(171a)은 IC(300a)로부터 제2 RF 신호를 전달받을 수 있으며, 제2 전극(172a)은 배선층(210a)의 그라운드에 전기적으로 연결될 수 있다. 이에 따라, 칩 안테나의 임피던스 특성은 더욱 자유롭게 설계될 수 있다.
도 7a는 본 발명의 안테나 모듈의 다른 일례를 나타낸 도면이다.
도 7a를 참조하면, 안테나 패키지(100c)는 디렉터 부재(110c), 안테나 부재(115c), 비아(120c), 캐비티(130c), 유전 부재(140c), 마감 부재(150c), 제1 및 제2 전극(171c, 172c) 및 유전체(173c)를 포함할 수 있다.
도 1 내지 도 6을 통해 전술한 유전층은 캐비티(130c)와 유전 부재(140c)를 포함하는 개념이다.
유전 부재(140c)는 캐비티(130c)의 유전상수보다 작은 유전상수를 가질 수 있으며, 제1 및 제2 전극(171c, 172c) 및 유전체(173c)를 포함하는 칩 안테나가 배치될 수용공간을 가질 수 있다.
마감 부재(150c)는 유전 부재(140c)의 수용공간이나 유전 부재(140c)와 캐비티(130c)의 사이로 침투할 수 있다. 이에 따라, 안테나 패키지의 구조적 안정성은 향상될 수 있다.
도 7a를 참조하면, 연결 부재(200c)는 적어도 하나의 배선층(210c), 적어도 하나의 절연층(220c), 배선 비아(230c), 접속 패드(240c) 및 패시베이션층(250c)를 포함할 수 있으며, IC 패키지는 IC(300c)와, 하단 배선층(320c)과, 전기연결구조체(340c)와, 수동부품(350c)과, 코어 비아(360c)를 포함할 수 있다.
IC(300c)는 활성면(310c)을 포함할 수 있는데, 상기 활성면(310c)을 통해 접속패드(240c)에 전기적으로 연결될 수 있다. 즉, 상기 IC(300c)는 페이스-업 배치될 수 있으므로, 안테나 부재까지의 전기적 거리를 줄여서 RF 신호의 전송손실을 줄일 수 있다.
하단 배선층(320c)은 금속 부재(330c)에 연결될 수 있다. 상기 금속 부재(330c)는 IC(300c)에서 발생되는 열을 발산하거나 IC(300c)에 접지를 제공할 수 있다.
봉합재(305c)는 적어도 하나의 코어 비아(360c)와 IC(300c)의 적어도 일부를 봉합할 수 있다.
코어 비아(360c)는 연결 부재의 하면 상에 배치되어 적어도 하나의 배선층(210c)의 대응되는 배선에 전기적으로 연결될 수 있으며, 전기연결구조체(340c)에 연결될 수 있다. 즉, 상기 코어 비아(360c)는 지지 부재의 지원 없이도 독립적으로 배치될 수 있다.
예를 들어, 상기 코어 비아(360c)는 전기연결구조체(340c)로부터 베이스 신호(예: 전원, 저주파 신호 등)를 전달받고 상기 베이스 신호를 IC(300c)로 제공할 수 있다. 상기 IC(300c)는 상기 베이스 신호를 사용하여 주파수 변환, 증폭 및 필터링 위상제어를 수행하여 밀리미터웨이브(mmWave) 대역의 RF 신호를 생성하고 상기 RF 신호를 안테나 패키지로 전달할 수 있다. 예를 들어, RF 신호의 주파수는 28GHz 및/또는 36GHz일 수 있으나, 이에 한정되지 않고 안테나 모듈의 통신방식에 따라 달라질 수 있다.
도 7b는 칩 안테나의 주파수대역 조절을 위한 제2 수동부품을 예시한 도면이다.
도 7b를 참조하면, 본 발명의 일 실시 예에 따른 안테나 모듈은 제2 수동부품(180c)을 포함할 수 있다. 예를 들어, 상기 제2 수동부품(180c)은 적어도 하나의 배선층(210c)의 제1 배선에 연결되는 제1 단자(181c)와, 적어도 하나의 배선층(210c)의 제2 배선에 연결되는 제2 단자(182c)와, 수동부품 바디(183c)를 포함할 수 있다. 상기 제2 수동부품(180c)은 상기 수동부품 바디(183c)의 구성에 따라 캐패시터 또는 인덕터로 구성될 수 있다.
제2 단자(182c)에 연결된 제2 배선은 IC(300c)에 전기적으로 연결되지 않고, 제1 단자(181c)에 연결된 제1 배선은 칩 안테나의 제2 전극(172c)에 전기적으로 연결될 수 있다. 즉, 칩 안테나의 제1 전극(171c)은 IC(300c)에 전기적으로 연결될 수 있으며, 칩 안테나의 제2 전극(172c)은 IC(300c)에 연결되지 않고 제2 수동부품(180c)에 전기적으로 연결될 수 있다.
칩 안테나의 주파수대역은 적어도 하나의 배선층(210c)의 제1 및 제2 배선의 전기적 길이에 따라 결정될 수 있는데, 상기 전기적 길이는 제2 수동부품(180c)의 임피던스에 따라 달라질 수 있다.
따라서, 상기 제2 수동부품(180c)은 칩 안테나의 주파수대역 조절환경을 제공할 수 있다. 상기 제2 수동부품(180c)과 상기 칩 안테나는 각각 연결 부재(200c)의 하면과 상면에 배치될 수 있으므로, 상기 제2 수동부품(180c)의 임피던스는 칩 안테나의 설계조건에 실질적인 간섭을 주지 않고도 자유롭게 설계될 수 있다. 이에 따라, 칩 안테나의 설계 자유도는 향상될 수 있으므로, 칩 안테나의 안테나 성능은 더욱 향상될 수 있다.
도 7c는 안테나 패키지에서 칩 안테나가 배치된 부분을 예시한 도면이다.
도 7c를 참조하면, 연결 부재(200k) 상의 안테나 패키지는 칩 안테나 리플렉터 부재(165k)를 더 포함할 수 있다. 상기 칩 안테나 리플렉터 부재(165k)는 유전층(140k)의 측면에 도금될 수 있으나, 이에 한정되지 않는다.
칩 안테나의 제1 전극(171k)은 칩 안테나 리플렉터 부재(165k)와 제2 전극(172k)의 사이에 배치될 수 있으며, 적어도 하나의 배선층(210k)을 통해 IC에 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(171k)은 방사체(radiator) 역할을 수행할 수 있으며, 제2 전극(172k)은 디렉터(director) 역할을 수행할 수 있다.
즉, 칩 안테나 리플렉터 부재(165k)는 제1 전극(171k)의 일면을 투과하는 RF 신호를 반사할 수 있으며, 제2 전극(172k)과 유전체(173k)는 제1 전극(171k)의 타면을 투과하는 RF 신호를 집중시킬 수 있다. 이에 따라, 칩 안테나의 이득은 더욱 향상될 수 있다.
도 7d는 안테나 패키지에서 칩 안테나가 배치된 부분을 예시한 도면이다.
도 7d를 참조하면, 연결 부재(200l) 상의 안테나 패키지는 칩 안테나 디렉터 부재(165l)를 더 포함할 수 있다. 상기 칩 안테나 디렉터 부재(165l)는 유전층(140l)의 측면에 도금될 수 있으나, 이에 한정되지 않는다.
칩 안테나의 제2 전극(172l)은 칩 안테나 디렉터 부재(165l)와 제1 전극(172l)의 사이에 배치될 수 있으며, 적어도 하나의 배선층(210l)을 통해 IC에 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(171l)은 리플렉터(reflextor) 역할을 수행할 수 있으며, 제2 전극(172l)은 방사체(radiator) 역할을 수행할 수 있다.
즉, 제1 전극(171l)는 유전체(173l)를 통해 제2 전극(172l)의 일면을 투과하는 RF 신호를 반사할 수 있으며, 칩 안테나 디렉터 부재(165l)는 제2 전극(172l)의 타면을 투과하는 RF 신호를 집중시킬 수 있다. 이에 따라, 칩 안테나의 이득은 더욱 향상될 수 있다.
도 8a 내지 도 8e는 본 발명의 안테나 모듈의 제1 제조 방법의 일례를 나타낸 도면이다.
도 8a를 참조하면, 유전층(140h)은 일부 영역이 제거된 상태에서 제공될 수 있다.
도 8b를 참조하면, 비아(120h)와 도금 부재(160h)는 상기 일부 영역에 채워질 수 있으며, 안테나 부재(115h)는 유전층(140h)의 상면에 배치될 수 있으며, 전기연결구조체(125h)는 유전층(140h)의 하면에 배치될 수 있다.
또한, 제1 및 제2 전극(171h, 172h)과 유전체(173h)를 포함하는 칩 안테나(170h)는 별도로 제작되어 유전층(140h)의 상면에 배치될 수 있다.
도 8c를 참조하면, 유전층(140h)의 유전상수와 동일한 유전상수를 가지는 제2 유전층(145h)은 유전층(140h)의 상면에 배치될 수 있으며, 디렉터 부재(110h)는 제2 유전층(145h)의 상면에 배치될 수 있다. 상기 제2 유전층(145h)은 유전층(140h)에 합체되어 단일 유전층을 이룰 수 있다.
도 8d를 참조하면, 경화되기 전의 마감 부재(150h)는 제2 유전층(145h)의 상면과 칩 안테나의 상면에 배치될 수 있으며, 배치된 이후에 경화될 수 있다.
또한, 적어도 하나의 배선층(210h), 적어도 하나의 절연층(220h) 및 배선 비아(230h)를 포함하는 연결 부재는 전기연결구조체(125h)와 도금부재(160h)의 하단에 배치될 수 있다.
도 8e를 참조하면, 접속패드(240h), 패시베이션층(250h) 및 전기연결구조체(290h)는 연결 부재에 배치될 수 있다. 상기 연결 부재는 전기연결구조체(290h)를 통해 IC 패키지에 결합될 수 있다.
한편, 디렉터 부재(110h), 안테나 부재(115h), 비아(120h), 전기연결구조체(125h), 도금 부재(160h)는 네거티브(negative) 또는 파지티브(positive) 인쇄방식에 따라 형성될 수 있으며, 금속 재료(예: 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질)를 포함할 수 있다.
한편, 디렉터 부재(110h), 안테나 부재(115h), 비아(120h), 전기연결구조체(125h), 도금 부재(160h)는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등의 도금 방법에 따라 형성될 수 있으나, 이에 한정되지 않는다.
도 9a 내지 도 9e는 본 발명의 안테나 모듈의 제2 제조 방법의 일례를 나타낸 도면이다.
도 9a를 참조하면, 유전층(140i)은 일부 영역이 제거된 상태에서 제공될 수 있다.
도 9b를 참조하면, 비아(120i)와 도금 부재(160i)는 상기 일부 영역에 채워질 수 있으며, 안테나 부재(115i)는 유전층(140i)의 상면에 배치될 수 있다.
또한, 제1 및 제2 전극(171i, 172i)은 비아(120i) 및 도금 부재(160i)와 함께 채워질 수 있으며, 제1 및 제2 전극(171i, 172i)의 사이에 배치된 유전층은 유전체(173i)로 갈음됨으로써, 칩 안테나(170i)를 이룰 수 있다.
도 9c를 참조하면, 유전층(140i)의 유전상수와 동일한 유전상수를 가지는 제2 유전층(145i)은 유전층(140i)의 상면에 배치될 수 있으며, 디렉터 부재(110i)는 제2 유전층(145i)의 상면에 배치될 수 있다. 상기 제2 유전층(145i)은 유전층(140i)에 합체되어 단일 유전층을 이룰 수 있다.
도 9d를 참조하면, 경화되기 전의 마감 부재(150i)는 제2 유전층(145i)의 상면과 칩 안테나의 상면에 배치될 수 있으며, 배치된 이후에 경화될 수 있다.
또한, 적어도 하나의 배선층(210i), 적어도 하나의 절연층(220i) 및 배선 비아(230i)를 포함하는 연결 부재는 유전층(140i)의 하단에 배치될 수 있다.
도 9e를 참조하면, 접속패드(240i), 패시베이션층(250i) 및 전기연결구조체(290i)는 연결 부재에 배치될 수 있다. 상기 연결 부재는 전기연결구조체(290i)를 통해 IC 패키지에 결합될 수 있다.
도 10a 내지 도 10g는 본 발명의 안테나 모듈의 제3 제조 방법의 일례를 나타낸 도면이다.
도 10a를 참조하면, 유전층(140j)은 일부 영역이 제거된 상태에서 제공될 수 있으며, 비아(120j)와 도금 부재(160j)는 상기 일부 영역에 채워질 수 있으며, 안테나 부재(115j)는 유전층(140j)의 상면에 배치될 수 있으며, 전기연결구조체(125j)는 유전층(140j)의 하면에 배치될 수 있다.
또한, 유전층(140j)의 유전상수와 동일한 유전상수를 가지는 제2 유전층(145j)은 유전층(140j)의 상면에 배치될 수 있으며, 디렉터 부재(110j)는 제2 유전층(145j)의 상면에 배치될 수 있다. 상기 제2 유전층(145j)은 유전층(140j)에 합체되어 단일 유전층을 이룰 수 있다. 경화되기 전의 마감 부재(150j)는 제2 유전층(145j)의 상면에 배치될 수 있으며, 배치된 이후에 경화될 수 있다.
도 10b를 참조하면, 적어도 하나의 배선층(210j), 적어도 하나의 절연층(220j) 및 배선 비아(230j)를 포함하는 연결 부재는 유전층(140j)의 하단에 배치될 수 있다.
도 10c를 참조하면, 연결 부재의 일부 영역과 안테나 패키지의 일부 영역은 제거될 수 있다.
도 10d를 참조하면, 연결 부재와 안테나 패키지의 제거된 영역에는 제1 및 제2 전극(171j, 172j)로써 금속 재료(예: 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질)이 충진(fill)될 수 있다.
도 10e를 참조하면, 제1 및 제2 전극(171j, 172j)은 적어도 하나의 배선층(210j)의 대응되는 배선에 전기적으로 연결될 수 있다. 이에 따라, 상기 제1 및 제2 전극(171j, 172j)은 제2 RF 신호를 송수신할 수 있다.
도 10f를 참조하면, 접속패드(240j) 및 패시베이션층(250j)은 연결 부재에 배치될 수 있다.
도 10g를 참조하면, IC(301j), PMIC(302j), 복수의 수동부품(351j, 352j, 353j) 및 지지 부재(355j)는 연결 부재의 하면에 배치될 수 있다.
도 11은 안테나 모듈의 칩 안테나의 제조 과정의 일례 중 제1 단계를 개략적으로 나타낸 도면이다.
도 11을 참조하면, 제1 단계에서의 칩 안테나(170d)는 유전층(140d) 내에서 복수의 비아의 형태(171d)와 비아 도금체(172d, 173d)가 접합된 형태를 가질 수 있다.
도 12a는 칩 안테나의 제조 과정의 일례 중 제2 단계를 개략적으로 나타낸 상면도이고, 도 12b는 칩 안테나의 제조 과정의 일례 중 제2 단계를 개략적으로 나타낸 단면도이다.
도 12a 및 도 12b를 참조하면, 제2 단계에서의 칩 안테나(170e)는 유전층(140e) 내에서 복수의 비아의 절단체(171e)와 단일 비아 도금체(172e)가 접합된 형태를 가질 수 있다.
도 13a는 칩 안테나의 제조 과정의 일례 중 제3 단계를 개략적으로 나타낸 상면도이고, 도 13b는 칩 안테나의 제조 과정의 일례 중 제3 단계를 개략적으로 나타낸 단면도이다.
도 13a 및 도 13b를 참조하면, 제3 단계에서의 칩 안테나(170f)는 유전층(140f) 내에서 복수의 비아의 절단체(171f)와 복수의 비아 도금체(172f, 174f)가 접합된 형태를 가질 수 있다.
도 14는 칩 안테나의 제조 과정의 일례 중 제4 단계를 개략적으로 나타낸 도면이다.
도 11을 참조하면, 제4 단계에서의 칩 안테나(170g)는 유전층(140g) 내에서 복수의 비아의 절단체(171g)와 복수의 비아 도금체(172g, 174g)가 접합된 형태를 가질 수 있으며, 제2 마감 부재(150g)에 접할 수 있다.
도 15는 칩 안테나의 제조 과정의 다른 일례를 개략적으로 나타낸 도면이다.
도 15를 참조하면, 칩 안테나(170d, 170e, 170f, 170g)는 복수의 비아와 복수의 층이 번갈아가면서 적층되는 방식으로 마감 부재(305d, 305e, 305f, 305g)와 함께 형성될 수 있다.
도 16a 내지 도 16g는 IC 패키지의 제조 과정의 일례 중 제1 내지 제7 단계를 개략적으로 나타낸 도면이다.
도 16a를 참조하면, 코어 비아(360h)가 삽입되고 수동부품(350h)의 수용공간을 가지는 지지 부재(355h)는 필름(380h)에 압착될 수 있다. 상기 코어 비아(360h)는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 구현될 수 있다.
도 16b를 참조하면, 코어 유전층(356h)은 지지 부재(355h)의 양면 상에 각각 배치될 수 있으며, 코어 배선층(359h)은 코어 비아(360h)의 양단에 각각 연결될 수 있다.
도 16c를 참조하면, 지지 부재(355h)와 코어 유전층(356h)의 일부는 식각될 수 있으며, 코어 도금 부재(365h, 370h)는 지지 부재(355h)와 코어 유전층(356h)의 식각된 면에 도금 방식으로 형성될 수 있다. 이후, 필름(380h)은 제거될 수 있다.
도 16d를 참조하면, IC(300h)는 지지 부재(355h)와 코어 유전층(356h)의 식각된 부분에 배치될 수 있으며, 봉합재(305h)는 IC(300h)의 적어도 일부를 봉합할 수 있다. 제4 단계의 IC 패키지는 제5 단계로 진행되는 과정에서 회전될 수 있다.
도 16e를 참조하면, 절연층(280h)은 IC(300h) 및 지지 부재(355h)의 상단에 배치될 수 있다.
도 16f를 참조하면, 적어도 하나의 배선층(310h)은 코어 비아(360h) 및/또는 코어 도금 부재(365h, 370h)를 IC(300h)에 전기적으로 연결시키도록 지지 부재(355h)의 상단에 배치될 수 있으며, 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 구현될 수 있다.
도 16g를 참조하면, 패시베이션층(285h)은 접속패드 또는 전기연결구조체의 배치공간을 가질 수 있으며, 상기 적어도 하나의 배선층(310h)의 상단에 배치될 수 있다.
도 17은 안테나 모듈의 일례의 상면을 개략적으로 나타낸 도면이다.
도 17을 참조하면, 복수의 디렉터 부재(110a, 110b, 110c, 110d, 110e, 110f, 110g, 110h, 110i, 110j, 110k, 110l, 110m, 110n, 110o, 110p) 각각은 패치(patch) 안테나의 형태를 가질 수 있으며, 복수의 도금 부재 중 대응되는 도금 부재(160a, 160b, 160c, 160d, 160e, 160f, 160g, 160h, 160i, 160j, 160k, 160l, 160m, 160n, 160o, 160p)에 의해 둘러싸일 수 있다. 만약 안테나 모듈이 복수의 디렉터 부재를 포함하지 않을 경우, 상기 복수의 디렉터 부재(110a, 110b, 110c, 110d, 110e, 110f, 110g, 110h, 110i, 110j, 110k, 110l, 110m, 110n, 110o, 110p)는 복수의 안테나 부재로 대체될 수 있다.
도 18은 안테나 모듈의 다른 일례의 상면을 개략적으로 나타낸 도면이다.
도 18을 참조하면, 복수의 디렉터 부재(110-1, 110-2, 110-3, 110-4, 110-5, 110-6, 110-7, 110-8, 110-9) 각각은 대응되는 도금 부재(160-1, 160-2, 160-3, 160-4, 160-5, 160-6, 160-7, 160-8, 160-9)와 복수의 차폐 비아(190-1, 190-2, 190-3, 190-4, 190-5, 190-6, 190-7, 190-8, 190-9) 중 적어도 하나에 의해 둘러싸일 수 있다. 만약 안테나 모듈이 복수의 디렉터 부재를 포함하지 않을 경우, 상기 복수의 디렉터 부재(110-1, 110-2, 110-3, 110-4, 110-5, 110-6, 110-7, 110-8, 110-9)는 복수의 안테나 부재로 대체될 수 있다.
한편, 도 17 및 도 18에 도시된 복수의 디렉터 부재 또는 복수의 안테나 부재의 개수와 배치와 형태는 특별히 한정되지 않는다. 예를 들어, 도 17에 도시된 복수의 디렉터 부재의 형태는 원일 수 있으며, 도 18에 도시된 복수의 제1 방향 안테나 부재의 개수는 4개일 수 있다.
도 19a 내지 도 19c는 본 발명의 안테나 패키지의 캐비티(cavity)의 일례를 각각 나타낸 사시도이다.
도 19a를 참조하면, 캐비티는 디렉터 부재(110e), 안테나 부재(115e), 비아, 전기연결구조체, 유전층(130e) 및 도금 부재(160e) 중 적어도 일부를 포함할 수 있다. 여기서, 도금 부재(160e)는 캐비티의 측면을 포위하도록 배치될 수 있다. 즉, 캐비티의 하면은 연결 부재의 상면에 배치된 그라운드 패턴에 의해 커버될 수 있다.
도 19b를 참조하면, 캐비티는 디렉터 부재(110f), 안테나 부재(115f), 비아(120f), 전기연결구조체(125f), 유전층(130f) 및 도금 부재(160f) 중 적어도 일부를 포함할 수 있다. 여기서, 도금 부재(160f)는 캐비티의 하면의 일부를 커버하도록 배치될 수 있다. 즉, 캐비티의 측면은 연결 부재 상의 절연 부재의 측면에 배치된 도금 부재에 의해 포위될 수 있다. 이에 따라, 안테나 패키지의 연결 부재 및 IC에 대한 격리도는 향상될 수 있다.
도 19c를 참조하면, 캐비티는 안테나 부재(110g), 비아(120g), 전기연결구조체(125g) 및 유전층(130g) 중 적어도 일부를 포함할 수 있다. 즉, 캐비티의 측면은 연결 부재 상의 절연 부재의 측면에 배치된 도금 부재에 의해 포위될 수 있으며, 캐비티의 하면은 연결 부재의 상면에 배치된 그라운드 패턴에 의해 커버될 수 있다.
한편, 상기 전기연결구조체(125f, 125g)는 안테나 패키지와 연결 부재가 결합될 때 연결 부재의 적어도 하나의 배선층(210)의 대응되는 배선에 연결될 수 있다. 예를 들어, 상기 전기연결구조체(125f, 125g)는 전극, 핀(pin), 솔더볼(solder ball), 랜드(land) 등으로 구현될 수 있다.
한편, 본 명세서에서 개진된 IC 패키지는 후술하는 팬-아웃 반도체 패키지에 따라 구현될 수 있다. 도 20 내지 도 27을 참조하여 상기 팬-아웃 반도체 패키지의 이해를 돕고자 부연 설명한다.
도 20은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 20을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 21은 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 21을 참조하면, 전자기기는 예를 들면 스마트 폰(1100)일 수 있다. 스마트 폰(1100)에는 무선 주파수 집적회로(RF IC: Radio Frequency Integrated Circuit)가 반도체 패키지 형태로 적용될 수 있으며, 또한 안테나(Antenna)가 기판 또는 모듈 형태로 적용될 수 있다. 스마튼 폰(1100) 내에서 무선 주파수 집적회로와 안테나가 전기적으로 연결됨으로써, 다양한 방향으로 안테나 신호의 방사(R)가 가능하다. 무선 주파수 집적회로를 포함하는 반도체 패키지와 안테나를 포함하는 기판 또는 모듈은 다양한 형태로 스마트 폰 등의 전자기기에 적용될 수 있다.
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 전자부품 실장 패드의 크기 및 전자부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
도 22는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 23은 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 22 및 도 23을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연 수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 24는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 25는 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 24 및 도 25를 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
도 26은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 26을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.
도 27은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 27을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
100: 안테나 패키지
110: 디렉터(director) 부재
115: 안테나 부재
120: 비아
130, 140: 유전층
150: 마감(encapsulation) 부재
160, 160-1, 160-9, 161: 도금(plating) 부재
165k: 칩 안테나 리플렉터 부재
165l: 칩 안테나 디렉터 부재
170: 칩 안테나
171a, 171b, 171c, 171h, 171i, 171j: 제1 전극
172a, 172b, 172c, 172h, 172i, 172j: 제2 전극
173a, 173b, 173c, 173h, 173i: 유전체
171d, 171e, 171f, 171g: 비아 절단체
172d, 173d, 174d, 172e, 173e, 174e, 172f, 173f, 174f, 172g, 173g, 174g: 비아 도금체
175: 다이폴 안테나
180: 제2 수동부품
181: 제1 단자
182: 제2 단자
183: 수동부품 바디
190-1, 190-9: 차폐 비아
200: 연결 부재
210, 310: 배선층
220, 280: 절연층
230: 배선 비아
240, 330: 접속패드
250, 285: 패시베이션(passivation)층
290, 340: 전기연결구조체
300: IC(Integrated Circuit)
301: RF(Radio Frequency)IC
302: PM(Power Management)IC
305: 봉합재
306: 수용공간
320: 하단 배선층
330: 접속패드
350, 351, 352, 353: 수동부품
355: 지지 부재
356: 코어 유전층
357, 358, 359: 코어 배선층
360: 코어 비아
365, 370: 코어 도금 부재
371: 제3 전극
372: 제4 전극
373: 제2 유전체
380: 필름

Claims (19)

  1. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 패치 안테나와, 일단이 상기 복수의 패치 안테나에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고,
    상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함하는 안테나 모듈.
  2. 제1항에 있어서,
    상기 유전체는 상기 적어도 하나의 절연층의 유전상수(Dk)보다 큰 유전상수를 가지는 안테나 모듈.
  3. 제2항에 있어서,
    상기 유전층은 상기 적어도 하나의 절연층의 유전상수보다 큰 유전상수를 가지고 상기 유전체의 유전상수보다 작은 유전상수를 가지는 안테나 모듈.
  4. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고,
    상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함하고,
    상기 유전층은 상기 복수의 비아 각각의 측면을 포위하도록 배치되고 상기 적어도 하나의 절연층의 높이보다 긴 높이를 가지는 안테나 모듈.
  5. 제1항에 있어서,
    상기 칩 안테나는 상기 유전체의 제1 및 제2 면이 보는 방향이 상기 복수의 비아의 타단에서 일단을 향하는 방향과 다르도록 배치되는 안테나 모듈.
  6. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고,
    상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함하고,
    상기 안테나 패키지는 상기 복수의 비아와 상기 칩 안테나의 사이를 가로막고 상기 복수의 비아 각각을 포위하도록 배치되는 도금 부재를 더 포함하고,
    상기 도금 부재는 상기 연결 부재의 제2 면에서 상기 비아를 향하여 연장된 형태를 가지는 안테나 모듈.
  7. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고,
    상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함하고,
    상기 안테나 패키지는 상기 복수의 비아와 상기 칩 안테나의 사이에 배치되는 칩 안테나 리플렉터 부재를 더 포함하고,
    상기 제1 전극은 상기 칩 안테나 리플렉터 부재와 상기 제2 전극의 사이에 배치되고, 상기 칩 안테나 리플렉터 부재의 면보다 작고 상기 제2 전극의 면보다 큰 면을 가지는 안테나 모듈.
  8. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고,
    상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함하고,
    상기 안테나 패키지는 칩 안테나 디렉터 부재를 포함하고,
    상기 제2 전극은 상기 칩 안테나 디렉터 부재와 상기 제1 전극의 사이에 배치되고, 상기 칩 안테나 디렉터 부재의 면보다 크고 상기 제1 전극의 면보다 작은 면을 가지는 안테나 모듈.
  9. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고,
    상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함하고,
    상기 안테나 패키지는,
    상기 유전층 상에 배치된 마감(encapsulation) 부재; 및
    각각 상기 유전층 내에서 상기 복수의 안테나 부재의 대응되는 안테나 부재와 상기 마감 부재의 사이에 배치된 복수의 디렉터(director) 부재; 를 더 포함하는 안테나 모듈.
  10. 제9항에 있어서,
    상기 마감 부재의 일부는 상기 칩 안테나에 접하는 안테나 모듈.
  11. 제9항에 있어서,
    상기 IC의 적어도 일부를 봉합하는 봉합재를 더 포함하고,
    상기 유전체는 상기 봉합재의 유전상수보다 크고 상기 마감 부재의 유전상수보다 큰 유전상수를 가지는 안테나 모듈.
  12. 제1항에 있어서,
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되는 수동부품; 및
    상기 수동부품과 상기 IC의 적어도 일부를 봉합하는 봉합재; 를 더 포함하는 안테나 모듈.
  13. 제12항에 있어서,
    상기 제1 전극은 상기 IC에 전기적으로 연결되고,
    상기 제2 전극은 상기 수동부품에 전기적으로 연결되는 안테나 모듈.
  14. 제1항에 있어서,
    상기 연결 부재의 제1 면 상에 배치되고 수용공간을 제공하는 지지 부재; 및
    상기 수용공간 내에 배치되고 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되는 수동부품; 을 더 포함하는 안테나 모듈.
  15. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고,
    상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함하고,
    상기 연결 부재의 제1 면 상에서 상기 IC를 포위하도록 배치되고, 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되는 적어도 하나의 코어 비아를 포함하는 지지 부재; 및
    상기 IC의 측면을 포위하도록 상기 지지 부재의 측면에 배치되는 코어 도금 부재; 를 더 포함하는 안테나 모듈.
  16. 제15항에 있어서,
    상기 IC는 상기 코어 비아로부터 베이스 신호를 전달받고 상기 베이스 신호에 기초하여 밀리미터웨이브(mmWave) 대역의 상기 제1 및 제2 RF 신호를 생성하는 안테나 모듈.
  17. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC; 및
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 를 포함하고,
    상기 안테나 패키지는, 유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 유전층에서 상기 복수의 비아로부터 이격 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나를 더 포함하고,
    상기 연결 부재의 제1 면 상에 배치되고 수용공간을 제공하는 지지 부재; 및
    상기 수용공간 내에 배치되고, 제2 유전체와, 상기 제2 유전체의 제1 및 제2 면 상에 각각 배치되는 제3 및 제4 전극을 포함하고, 제3 RF 신호를 송신 또는 수신하도록 구성된 제2 칩 안테나; 를 더 포함하는 안테나 모듈.
  18. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC;
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 패치 안테나와, 일단이 상기 복수의 패치 안테나에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 및
    유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 연결 부재의 제1 면 상에 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나; 를 포함하는 안테나 모듈.
  19. 적어도 하나의 배선층과, 적어도 하나의 절연층을 포함하는 연결 부재;
    상기 연결 부재의 제1 면 상에 배치되어 상기 적어도 하나의 배선층에 전기적으로 연결된 IC;
    제1 RF 신호를 송신 또는 수신하도록 구성된 복수의 안테나 부재와, 일단이 상기 복수의 안테나 부재에 각각 전기적으로 연결되고 타단이 상기 적어도 하나의 배선층의 대응되는 배선에 각각 전기적으로 연결된 복수의 비아와, 유전층을 포함하고, 상기 연결 부재의 제2 면 상에 배치되는 안테나 패키지; 및
    유전체와, 상기 유전체의 제1 및 제2 면 상에 각각 배치되는 제1 및 제2 전극을 포함하고, 상기 제1 전극 또는 상기 제2 전극이 상기 적어도 하나의 배선층의 대응되는 배선에 전기적으로 연결되도록 상기 연결 부재의 제1 면 상에 배치되고, 제2 RF 신호를 송신 또는 수신하도록 구성된 칩 안테나; 를 포함하고,
    상기 유전층은 상기 복수의 비아 각각의 측면을 포위하도록 배치되고 상기 적어도 하나의 절연층의 높이보다 긴 높이를 가지고, 상기 유전체의 유전상수보다 작은 유전상수를 가지는 안테나 모듈.
KR1020180006449A 2018-01-18 2018-01-18 안테나 모듈 KR102022353B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180006449A KR102022353B1 (ko) 2018-01-18 2018-01-18 안테나 모듈
US16/105,435 US10608319B2 (en) 2018-01-18 2018-08-20 Antenna module
TW107129186A TWI700860B (zh) 2018-01-18 2018-08-22 天線模組
CN201811265933.8A CN110061345B (zh) 2018-01-18 2018-10-29 天线模块
CN202011283862.1A CN112366442A (zh) 2018-01-18 2018-10-29 天线模块
KR1020190109394A KR102254877B1 (ko) 2018-01-18 2019-09-04 안테나 모듈
US16/737,135 US11031675B2 (en) 2018-01-18 2020-01-08 Antenna module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180006449A KR102022353B1 (ko) 2018-01-18 2018-01-18 안테나 모듈

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190109394A Division KR102254877B1 (ko) 2018-01-18 2019-09-04 안테나 모듈

Publications (2)

Publication Number Publication Date
KR20190088213A KR20190088213A (ko) 2019-07-26
KR102022353B1 true KR102022353B1 (ko) 2019-09-18

Family

ID=67214293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180006449A KR102022353B1 (ko) 2018-01-18 2018-01-18 안테나 모듈

Country Status (4)

Country Link
US (2) US10608319B2 (ko)
KR (1) KR102022353B1 (ko)
CN (2) CN112366442A (ko)
TW (1) TWI700860B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US10665537B2 (en) * 2018-03-29 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10366966B1 (en) * 2018-05-17 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing integrated fan-out package
US11081453B2 (en) 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11139551B2 (en) * 2018-09-18 2021-10-05 Samsung Electro-Mechanics Co., Ltd. Chip antenna module
US10971798B2 (en) * 2018-10-18 2021-04-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
KR102593888B1 (ko) * 2019-06-13 2023-10-24 삼성전기주식회사 안테나 모듈 및 이를 포함하는 전자기기
US11244913B2 (en) * 2019-06-18 2022-02-08 Mediatek Inc. Semiconductor package
KR102207150B1 (ko) * 2019-06-26 2021-01-25 삼성전기주식회사 안테나 장치
US11049802B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR20210061576A (ko) * 2019-11-20 2021-05-28 삼성전기주식회사 안테나 장치
CN110854507B (zh) * 2019-11-21 2021-08-03 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN110867662B (zh) * 2019-11-21 2021-06-08 Oppo广东移动通信有限公司 天线封装模组和电子设备
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
CN111262003B (zh) * 2020-01-22 2021-09-14 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN111276800B (zh) * 2020-02-04 2021-10-22 Oppo广东移动通信有限公司 双频毫米波天线模组和电子设备
KR20210119656A (ko) * 2020-03-25 2021-10-06 삼성전기주식회사 안테나 모듈
KR20220006784A (ko) * 2020-07-09 2022-01-18 삼성전기주식회사 안테나 모듈
US11670836B2 (en) 2020-10-29 2023-06-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR20220066536A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 안테나 장치
US11811131B2 (en) * 2020-12-23 2023-11-07 Advanced Semiconductor Engineering, Inc. Antenna module
KR20220095660A (ko) * 2020-12-30 2022-07-07 삼성전기주식회사 안테나 기판
US20230014567A1 (en) * 2021-07-14 2023-01-19 Qualcomm Incorporated Package substrate employing integrated slot-shaped antenna(s), and related integrated circuit (ic) packages and fabrication methods
TWI788237B (zh) * 2022-03-07 2022-12-21 矽品精密工業股份有限公司 電子封裝件及其製法與天線模組及其製法
WO2023217856A1 (en) 2022-05-10 2023-11-16 Telefonaktiebolaget Lm Ericsson (Publ) Device, and method of manufacture of a device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123945A (ja) * 2012-12-20 2014-07-03 Intel Corp デバイス上に取り付けられた個別アンテナを含むパッケージ構造
JP5971566B2 (ja) * 2011-12-07 2016-08-17 パナソニックＩｐマネジメント株式会社 無線モジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309483A (ja) * 2002-04-16 2003-10-31 Mitsubishi Electric Corp 高周波モジュール，アクティブフェーズドアレーアンテナ及び通信装置
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
JP4479606B2 (ja) 2005-06-28 2010-06-09 Ｔｄｋ株式会社 アンテナ装置
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US7692590B2 (en) 2008-02-20 2010-04-06 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s)
US7696930B2 (en) * 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
KR100930618B1 (ko) 2009-02-09 2009-12-09 (주)파트론 이중 평행판 형태의 내장형 칩 안테나 구조
US8633858B2 (en) * 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8901688B2 (en) 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US9711465B2 (en) * 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9806422B2 (en) * 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
KR102056411B1 (ko) * 2014-02-28 2019-12-16 삼성전자주식회사 무선 통신 시스템에서 빔 영역을 확장하기 위한 방법 및 장치
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
KR102117473B1 (ko) * 2015-03-18 2020-06-01 삼성전기주식회사 실장 기판 모듈, 안테나 장치 및 실장 기판 모듈 제조 방법
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
JP6524986B2 (ja) * 2016-09-16 2019-06-05 株式会社村田製作所 高周波モジュール、アンテナ付き基板、及び高周波回路基板
US10685924B2 (en) * 2017-08-24 2020-06-16 Qualcomm Incorporated Antenna-on-package arrangements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5971566B2 (ja) * 2011-12-07 2016-08-17 パナソニックＩｐマネジメント株式会社 無線モジュール
JP2014123945A (ja) * 2012-12-20 2014-07-03 Intel Corp デバイス上に取り付けられた個別アンテナを含むパッケージ構造

Also Published As

Publication number Publication date
US20200144697A1 (en) 2020-05-07
CN112366442A (zh) 2021-02-12
TW201933674A (zh) 2019-08-16
CN110061345A (zh) 2019-07-26
US10608319B2 (en) 2020-03-31
US20190221917A1 (en) 2019-07-18
KR20190088213A (ko) 2019-07-26
TWI700860B (zh) 2020-08-01
CN110061345B (zh) 2020-12-08
US11031675B2 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
KR102022353B1 (ko) 안테나 모듈
KR102025906B1 (ko) 안테나 모듈
KR102019354B1 (ko) 안테나 모듈
KR102314698B1 (ko) 안테나 모듈 및 안테나 패키지
CN110265786B (zh) 天线模块
KR102028714B1 (ko) 안테나 모듈 및 안테나 모듈 제조 방법
CN110265768B (zh) 天线模块
CN109273823B (zh) 天线模块及其制造方法
KR102254877B1 (ko) 안테나 모듈
KR102034308B1 (ko) 안테나 모듈
CN113922057A (zh) 天线模块
KR20220006784A (ko) 안테나 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant