CN110061345A - 天线模块 - Google Patents

天线模块 Download PDF

Info

Publication number
CN110061345A
CN110061345A CN201811265933.8A CN201811265933A CN110061345A CN 110061345 A CN110061345 A CN 110061345A CN 201811265933 A CN201811265933 A CN 201811265933A CN 110061345 A CN110061345 A CN 110061345A
Authority
CN
China
Prior art keywords
antenna
electrode
piece type
type antenna
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811265933.8A
Other languages
English (en)
Other versions
CN110061345B (zh
Inventor
金斗一
白龙浩
苏源煜
许荣植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202011283862.1A priority Critical patent/CN112366442A/zh
Publication of CN110061345A publication Critical patent/CN110061345A/zh
Application granted granted Critical
Publication of CN110061345B publication Critical patent/CN110061345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H01Q19/104—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces using a substantially flat reflector for deflecting the radiated beam, e.g. periscopic antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna

Abstract

本公开提供一种天线模块，所述天线模块包括：连接构件，包括至少一个布线层和至少一个绝缘层；集成电路(IC)，设置在所述连接构件的第一表面上，并且电连接到所述至少一个布线层；以及天线封装件，设置在所述连接构件的第二表面上，并且包括介电层、多个天线构件和多个馈线过孔，其中，所述天线封装件还包括片式天线，所述片式天线包括介电主体以及分别设置在所述介电主体的第一表面和第二表面上的第一电极和第二电极，其中，所述片式天线被设置为与所述介电层中的所述多个馈线过孔间隔开，使得所述第一电极和所述第二电极中的至少一个电连接到所述至少一个布线层的对应的布线。

Description

天线模块
本申请要求于2018年1月18日在韩国知识产权局提交的第10-2018-0006449号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容通过引用被包含于此。
技术领域
本公开涉及一种天线模块。
背景技术
近来，已经对包括第5代(5G)通信的毫米波(mmWave)通信进行了积极地研究，并且已经积极地进行了对能够顺利地实现毫米波通信的天线模块的商业化的研究。
传统上，提供毫米波通信环境的天线模块使用如下结构：集成电路(IC)和天线设置在板上并且通过同轴电缆彼此连接，以便满足对根据高频的高水平的天线性能(例如，发送和接收速率、增益、方向性等)的需求。
然而，这样的结构可能引起天线布局空间的不足、对天线形状的自由度的限制、天线与IC之间干扰的增加以及天线模块的尺寸/成本的增加。
发明内容
本公开的一方面可提供一种天线模块，所述天线模块能够通过使用天线封装件来改善沿第一方向的射频(RF)信号的发送和接收性能、容易地小型化以及改善沿第二方向的RF信号的发送和接收性能，所述天线封装件提供能够容易地确保天线性能的环境。
根据本公开的一方面，一种天线模块可包括：连接构件，包括至少一个布线层和至少一个绝缘层；集成电路(IC)，设置在所述连接构件的第一表面上，并且电连接到所述至少一个布线层；以及天线封装件，设置在所述连接构件的第二表面上，并且包括介电层、多个天线构件和多个馈线过孔，所述多个天线构件被构造为发送和/或接收第一射频(RF)信号，所述多个馈线过孔中的每个的第一端电连接到所述多个天线构件中的每个，并且所述多个馈线过孔中的每个的第二端电连接到所述至少一个布线层的对应的布线，其中，所述天线封装件还包括片式天线，所述片式天线包括介电主体以及分别设置在所述介电主体的第一表面和第二表面上的第一电极和第二电极，其中，所述片式天线被设置为与所述介电层中的所述多个馈线过孔间隔开，使得所述第一电极和所述第二电极中的至少一个电连接到所述至少一个布线层的对应的布线，并且所述片式天线被构造为发送和/或接收第二RF信号。
根据本公开的另一方面，一种天线模块可包括：连接构件，包括至少一个布线层和至少一个绝缘层；集成电路(IC)，设置在所述连接构件的第一表面上，并且电连接到至少一个布线层；天线封装件，设置在所述连接构件的第二表面上，并且包括介电层、多个天线构件和多个馈线过孔，所述多个天线构件被构造为发送和/或接收第一射频(RF)信号，所述多个馈线过孔中的每个的第一端电连接到所述多个天线构件中的每个，并且所述多个馈线过孔中的每个的第二端电连接到所述至少一个布线层的对应的布线；以及片式天线，包括介电主体以及分别设置在所述介电主体的第一表面和第二表面上的第一电极和第二电极，其中，所述片式天线设置在所述连接构件的所述第一表面上，使得所述第一电极和所述第二电极中的至少一个电连接到所述至少一个布线层的对应的布线，并且所述片式天线被构造为发送和/或接收第二RF信号。
附图说明
通过下面结合附图的具体实施方式，将更清楚地理解本公开的以上和其它方面、特征及其它优点，其中：
图1是示出根据本公开的示例性实施例的天线模块的示例和片式天线的示例的示图；
图2是示出根据本公开的示例性实施例的天线封装件的示例的透视图；
图3是示出根据本公开的示例性实施例的天线模块的另一示例的示图；
图4是示出根据本公开的示例性实施例的集成电路(IC)封装件的示例的示图；
图5是示出IC封装件和连接构件彼此结合的天线模块的示例的示图；
图6是示出根据本公开的示例性实施例的片式天线的另一示例的示图；
图7A是示出根据本公开的示例性实施例的天线模块的另一示例的示图；
图7B是示出用于对片式天线的频带进行调节的无源组件的示图；
图7C是示出其中片式天线设置在天线封装件中的部分的示图；
图7D是示出其中片式天线设置在天线封装件中的部分的示图；
图8A至图8E是示出根据本公开的示例性实施例的天线模块的第一制造方法的示例的示图；
图9A至图9E是示出根据本公开的示例性实施例的天线模块的第二制造方法的示例的示图；
图10A至图10G是示出根据本公开的示例性实施例的天线模块的第三制造方法的示例的示图；
图11是示出根据本公开的示例性实施例的制造片式天线的工艺的示例的第一步骤的示意图；
图12A和图12B是示出根据本公开的示例性实施例的制造片式天线的工艺的示例的第二步骤的示意图；
图13A和图13B是示出根据本公开的示例性实施例的制造片式天线的工艺的示例的第三步骤的示意图；
图14是示出根据本公开的示例性实施例的制造片式天线的工艺的示例的第四步骤的示意图；
图15是示出根据本公开的示例性实施例的制造片式天线的工艺的另一示例的示意图；
图16A是示出根据本公开的示例性实施例的制造IC封装件的工艺的示例的第一步骤的示意图；
图16B是示出根据本公开的示例性实施例的制造IC封装件的工艺的示例的第二步骤的示意图；
图16C是示出根据本公开的示例性实施例的制造IC封装件的工艺的示例的第三步骤的示意图；
图16D是示出根据本公开的示例性实施例的制造IC封装件的工艺的示例的第四步骤的示意图；
图16E是示出根据本公开的示例性实施例的制造IC封装件的工艺的示例的第五步骤的示意图；
图16F是示出根据本公开的示例性实施例的制造IC封装件的工艺的示例的第六步骤的示意图；
图16G是示出根据本公开的示例性实施例的制造IC封装件的工艺的示例的第七步骤的示意图；
图17是示出根据本公开的示例性实施例的天线模块的示例的上表面的示意图；
图18是示出根据本公开的示例性实施例的天线模块的另一示例的上表面的示意图；
图19A至图19C是分别示出根据本公开的示例性实施例的天线封装件的腔的示例的透视图；
图20是示出电子装置系统的示例的示意性框图；
图21是示出电子装置的示例的示意性透视图；
图22是示出扇入型半导体封装件在被封装之前和之后的状态的示意性截面图；
图23是示出扇入型半导体封装件的封装工艺的示意性截面图；
图24是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图25是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图26是示出扇出型半导体封装件的示意性截面图；以及
图27是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
具体实施方式
在下文中，现在将参照附图详细地描述本公开的示例性实施例。
图1是示出根据本公开的示例性实施例的天线模块的示例和片式天线的示例的示图。
参照图1，根据本公开的示例性实施例的天线模块可具有天线封装件100和连接构件200彼此结合的异质结构。也就是说，通过利用易于改善天线封装件100的天线性能的特性以及易于设置连接构件200的电路图案或集成电路(IC)的特性两者，可在改善天线性能(例如，发送和接收速率、增益、方向性等)的同时使天线模块小型化。
连接构件200可包括至少一个布线层210和至少一个绝缘层220。连接构件200还可包括连接到至少一个布线层210的布线过孔230、连接到布线过孔230的连接焊盘240以及钝化层250，并且可具有与铜再分布层(RDL)类似的结构。介电层130a、130b、130c和140可设置在连接构件200的上表面上。
天线封装件100可包括：天线构件115a、115b和115c，被构造为发送或接收射频(RF)信号；馈线过孔120a、120b和120c，其中，馈线过孔120a、120b和120c中的每个的一端电连接到天线构件115a、115b和115c中的每个，并且馈线过孔120a、120b和120c中的每个的另一端电连接到至少一个布线层210的对应的布线；介电层130a、130b、130c和140，被设置为围绕馈线过孔120a、120b和120c的侧表面，并且具有比至少一个绝缘层220的高度高的高度；以及镀覆构件160，围绕介电层130a、130b、130c和140的侧表面。由于介电层130a、130b、130c和140的高度高于至少一个绝缘层220的高度，介电层130a、130b、130c和140可具有有利于确保辐射图案的边界条件(例如，小的制造公差、短的电长度、平滑的表面、介电常数的自由设计、馈线过孔的长直线距离等)。
这里，天线封装件100还可包括片式天线170，片式天线170被构造为在第二方向上发送或接收第二RF信号。
片式天线170可包括介电主体173以及分别设置在介电主体173的第一表面和第二表面上的第一电极171和第二电极172，并且可被设置为与介电层130a、130b、130c和140中的多个馈线过孔120a、120b和120c间隔开，使得第一电极171或第二电极172电连接到至少一个布线层210的对应的布线。相应地，由于片式天线170可在观察第一电极171或第二电极172的表面的方向上形成较强的辐射图案，因此可改善在观察第一电极171或第二电极172的表面的方向上的方向性。
例如，第一电极171可电连接到至少一个布线层210的对应的布线，并且第二电极172可与至少一个布线层210间隔开。相应地，第一电极171可用作天线的辐射器，并且第二电极172可用作天线的导向器。
例如，第二电极172的尺寸可以比第一电极171的尺寸小。相应地，由于可进一步集中第一电极171到第二电极172的电磁耦合，因此可进一步改善片式天线170的方向性。
片式天线170可被设置为使得观察第一电极171或第二电极172的表面的方向与从多个馈线过孔120a、120b和120c中的每个的另一端到它们中的每个的一端的方向不同。相应地，天线模块可全方向地扩展RF信号的发送和接收方向。
例如，片式天线170可插入介电层130a、130b、130c和140的插入空间，可与多个馈线过孔120a、120b和120c或镀覆构件160一起形成，或者可紧接在设置连接构件200之前填充。
包括在片式天线170中的介电主体173的介电常数Dk可大于至少一个绝缘层的介电常数。介电主体173的大的介电常数可减小用于确保片式天线170的天线性能所需的尺寸和改善天线性能的设计自由度。此外，介电主体173的大的介电常数可进一步压缩第一电极171到第二电极172的电磁耦合，从而改善片式天线170的天线性能。
根据设计，介电主体173的介电常数可大于介电层130a、130b、130c和140的介电常数。例如，介电层130a、130b、130c和140的介电常数可通过由于介电层130a、130b、130c和140的长的高度导致的天线构件115a、115b和115c的设计条件的裕度而被设计为更加注重改善天线模块的结构稳定性或制造天线封装件100的工艺的效率，并且介电主体173可被设计为进一步注重用于天线模块的RF信号发送和接收方向的全方向平衡的第二RF信号的发送和接收性能。
例如，由于根据片式天线170的独立制造，介电主体173可容易地具有大的介电常数，因此片式天线170可在独立地制造之后插入到天线封装件100中。
同时，介电主体173、介电层130a、130b、130c和140以及至少一个绝缘层220可利用诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填充剂一起浸在诸如玻璃纤维(或者，玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、味之素积聚膜(ABF，Ajinomoto Build up Film)、FR-4、双马来酰亚胺三嗪(BT)、光可成像介电(PID)树脂)、通用覆铜层压板(CCL)或者玻璃基绝缘材料或陶瓷基绝缘材料形成。
在介电主体173的介电常数、介电层130a、130b、130c和140的介电常数以及至少一个绝缘层220的介电常数实现为彼此不同的情况下，介电主体173可利用具有非常大的介电常数(例如，10或更大)的玻璃、陶瓷或硅形成，介电层130a、130b、130c和140可利用具有大的介电常数(例如，5或更大)的玻璃、陶瓷或硅形成，并且至少一个绝缘层220可利用具有相对小的Dk的覆铜层压板(CCL)或半固化片形成。
同时，天线封装件100还可包括多个导向器构件110a、110b和110c，多个导向器构件110a、110b和110c分别在介电层130a、130b、130c和140中设置在多个天线构件115a、115b和115c中的对应的天线构件与包封构件150之间。多个导向器构件110a、110b和110c可向对应的天线构件提供边界条件，从而扩展对应的天线构件的带宽。例如，根据天线封装件100的带宽设计标准或尺寸设计标准，多个导向器构件110a、110b和110c的数量可以是零或者两个或更多个。
此外，天线封装件100还可包括设置在介电层130a、130b、130c和140上的包封构件150。包封构件150可改善针对多个天线构件115a、115b和115c以及/或者多个导向器构件110a、110b和110c的冲击或氧化的耐久性。例如，包封构件150可利用光可成像包封剂(PIE)、味之素积聚膜(ABF)等形成，但不限于此。
当包封构件150以液态被施加时，包封构件150可渗透到片式天线170中。在包封构件150渗透到片式天线170中之后，包封构件可固化成固态。因此，即使包封构件150插入片式天线170中，包封构件150也可改善天线模块的结构稳定性。
此外，天线封装件100还可包括镀覆构件160，镀覆构件160设置在介电层130a、130b、130c和140上以围绕多个馈线过孔120a、120b和120c的侧表面中的每个。也就是说，镀覆构件160可形成与多个天线构件115a、115b和115c中的每个对应的多个腔，并且提供针对相应的天线构件的RF信号的发送和接收的边界条件。
天线封装件100还可包括设置在多个馈线过孔120a、120b和120c与片式天线170之间的片式天线反射器构件。第一电极171可设置在片式天线反射器构件与第二电极172之间，并且具有比片式天线反射器构件的表面小且比第二电极172的表面大的表面。
天线封装件100还可包括片式天线导向器构件。第二电极172可设置在片式天线导向器构件与第一电极171之间，并且具有比片式天线导向器构件大且比第一电极171的表面小的表面。
图2是示出根据本公开的示例性实施例的天线封装件的示例的透视图。
参照图2，天线封装件100d可包括多个导向器构件110d、腔130d、介电层140d、镀覆构件160d、多个片式天线170c和170d以及多个偶极子天线175c和175d。
多个导向器构件110d可与相应的天线构件一起沿z轴方向发送和接收RF信号。
多个片式天线170c和170d可被设置为与天线封装件100d的边缘相邻，并且沿z轴方向竖立。多个片式天线170c和170d中的一个可沿x轴方向发送和接收第二RF信号，并且多个片式天线170c和170d中的另一个可沿y轴方向发送和接收第二RF信号。由于多个片式天线170c和170d可设置在天线封装件中，因此天线模块可显著地减少由于多个片式天线170c和170d的数量的增加而导致的尺寸增大的问题。
多个偶极子天线175c和175d可设置在介电层140d与包封构件之间以与天线封装件100d的边缘相邻，并且多个偶极子天线175c和175d中的一个可沿x轴方向发送和接收第三RF信号，多个偶极子天线175c和175d中的另一个可沿y轴方向发送和接收第三RF信号。根据设计，多个偶极子天线175c和175d中的至少一部分可由单极子天线代替。
图3是示出根据本公开的示例性实施例的天线模块的另一示例的示图。
参照图3，根据本公开的示例性实施例的天线模块可包括天线封装件100b、连接构件200b、IC 301b、电力管理IC(PMIC)302b以及多个无源组件351b、352b和353b。
天线封装件100b可包括导向器构件110b、天线构件115b、馈线过孔120b、介电层140b、介电层145b、包封构件150b、镀覆构件160b和具有第一电极171b和第二电极172b的片式天线170b，并且连接构件200b可包括至少一个布线层210b、至少一个绝缘层220b、布线过孔230b和连接焊盘240b和钝化层250b。
IC 301b可设置在连接构件200b的下表面上。IC 301b可生成被发送到多个天线构件115b的RF信号，并且可从多个天线构件115b接收RF信号。
此外，PMIC 302b也可设置在连接构件200b的下表面上。PMIC 302b可产生电力，并且可通过连接构件200b的至少一个布线层210b将产生的电力传输到IC 301b。
此外，多个无源组件351b、352b和353b也可设置在连接构件200b的下表面上。例如，多个无源组件351b、352b和353b可通过电连接结构260b连接至连接焊盘240b。多个无源组件351b、352b和353b可向IC 301b和/或PMIC302b提供阻抗。例如，多个无源组件351b、352b和353b可包括电容器(例如，多层陶瓷电容器(MLCC))、电感器和片式电阻器中的至少一部分。
图4是示出根据本公开的示例性实施例的集成电路(IC)封装件的示例的示图。
参照图4，IC封装件可包括IC 300a、对IC 300a的至少一部分进行包封的包封剂305a、被设置为使其第一侧表面面对IC 300a的支撑构件355a、电连接到IC 300a和支撑构件355a的至少一个布线层310a以及绝缘层280a。
IC封装件可结合到上述连接构件。从包括在IC封装件中的IC 300a生成的第一RF信号可通过至少一个布线层310a发送到天线封装件，并且可沿天线模块的上表面方向发送，由天线封装件接收的第一RF信号可通过至少一个布线层310a发送到IC 300a。
IC封装件还可包括设置在IC 300a的上表面和/或下表面上的连接焊盘330a。设置在IC 300a的上表面上的连接焊盘可电连接到至少一个布线层310a，并且设置在IC 300a的下表面上的连接焊盘可通过下端布线层320a电连接到支撑构件355a或者芯镀覆构件365a和370a。这里，芯镀覆构件365a和370a可以向IC 300a提供接地区域。
支撑构件355a可包括与连接构件接触的芯介电层356a、设置在芯介电层356a的上表面和/或下表面上的芯布线层359a以及穿透芯介电层356a使芯布线层359a彼此电连接且电连接到连接焊盘330a的至少一个芯过孔360a。至少一个芯过孔360a可电连接到诸如焊球、引脚和焊盘的电连接结构340a。
相应地，支撑构件355a可从其下表面被供应基带信号或电力，并且可通过至少一个布线层310a将基带信号和/或电力发送到IC 300a。
IC 300a可使用基带信号和/或电力生成毫米波(mmWave)频带的第一RF信号和第二RF信号。例如，IC 300a可接收低频的基带信号并且可执行基带信号的频率转换、放大、滤波相位控制和电力产生，并且可考虑到高频特性而利用化合物半导体(例如，GaAs)或硅半导体形成。这里，第一RF信号和第二RF信号的频率可与第一频率(例如，28GHz)相同，并且可根据设计作为第一频率(例如，28GHz)或者第二频率(例如，36GHz)而彼此不同。
同时，IC封装件还可包括电连接到至少一个布线层310a的对应的布线的无源组件350a。无源组件350a可设置在由支撑构件355a提供的容纳空间306a中，并且可向IC 300a提供阻抗。例如，无源组件350a可包括多层陶瓷电容器(MLCC)、电感器和片式电阻器中的至少一部分。
同时，IC封装件可通过电连接结构290a和钝化层285a结合到天线封装件，但是电连接结构290a和钝化层285a可根据设计而被省略。
图5是示出IC封装件和连接构件彼此结合的天线模块的示例的示图。
参照图5，连接构件200a和IC封装件可通过电连接结构290a彼此结合。IC封装件和天线封装件可彼此独立地制造并且可彼此结合，但是还可根据设计一起制造。也就是说，可省略多个封装件之间的单独结合工艺。
同时，介电层140a的介电常数可大于包封构件150a和/或包封剂305a的介电常数，并且至少一个绝缘层220a的介电常数可小于包封构件150a和/或包封剂305a的介电常数。相应地，天线封装件100a可通过减小确保天线性能方面所需的介电层140a的尺寸而在小型化方面是有利的，并且连接构件200a可通过具有相对小的介电常数来减小RF信号的传输损耗。天线封装件100a可包括具有第一电极171a、第二电极172a和介电主体173a的片式天线。
图6是示出根据本公开的示例性实施例的片式天线的另一示例的示图。
参照图6，第二片式天线可被包括在IC封装件中，所述第二片式天线被构造为：包括第二介电主体373a以及设置在第二介电主体373a的第一表面和第二表面上的第三电极371a和第四电极372a，并且发送或接收第三RF信号。
例如，第二片式天线可设置在支撑构件355a的容纳空间307a中，支撑构件355a设置在连接构件200a的下表面上并提供所述容纳空间，但不限于此，并且第二片式天线还可在没有支撑构件355a的情况下由包封剂305a包封。
同时，根据设计，片式天线中的第一电极171a和第二电极172a两者可电连接到布线层210a。例如，第一电极171a可从IC 300a接收第二RF信号，并且第二电极172a可电连接到布线层210a的地。相应地，片式天线的阻抗特性可更自由地设计。
图7A是示出根据本公开的示例性实施例的天线模块的另一示例的示图。
参照图7A，天线封装件100c可包括导向器构件110c、天线构件115c、馈线过孔120c、腔130c、介电构件140c、包封构件150c、第一电极171c和第二电极172c以及介电主体173c。
以上参照图1至图6描述的介电层是包括腔130c和介电构件140c的概念。
介电构件140c的介电常数可小于腔130c的介电常数，并且介电构件140c可具有容纳空间，其中，包括第一电极171c和第二电极172c以及介电主体173c的片式天线设置在所述容纳空间中。
包封构件150c可渗透到介电构件140c的容纳空间中或介电构件140c与腔130c之间。相应地，可改善天线封装件的结构稳定性。
参照图7A，连接构件200c可包括至少一个布线层210c、至少一个绝缘层220c、布线过孔230c、连接焊盘240c和钝化层250c，并且IC封装件可包括IC 300c、下端布线层320c、电连接结构340c、无源组件和芯过孔360c。
IC 300c可包括有效表面310c，并且可通过有效表面310c电连接到连接焊盘240c。也就是说，由于IC 300c可被设置为朝上，因此可减小到天线构件的电距离并且可减小RF信号的传输损耗。
下端布线层320c可连接到金属构件330c。金属构件330c可辐射从IC300c产生的热或向IC 300c提供地。
包封剂305c可包封至少一个芯过孔360c和IC 300c的至少部分。
芯过孔360c可设置在连接构件的下表面上，以电连接到至少一个布线层210c的对应的布线，并且可连接到电连接结构340c。也就是说，即使在没有支撑构件的支撑的情况下，芯过孔360c也可独立地设置。
例如，芯过孔360c可从电连接结构340c接收基带信号(例如，电力、低频信号等)，并且可向IC 300c提供基带信号。IC 300c可通过使用基带信号执行频率转换、放大和滤波相位控制来生成毫米波(mmWave)频带的RF信号并将RF信号发送到天线封装件。例如，RF信号的频率可以是28GHz和/或36GHz，但不限于此，并且可根据天线模块的通信方案而改变。
图7B是示出用于对片式天线的频带进行调节的无源组件的示图。
参照图7B，根据本公开的示例性实施例的天线模块可包括无源组件180c。例如，无源组件180c可包括连接到至少一个布线层210c的第一布线的第一端子181c、连接到至少一个布线层210c的第二布线的第二端子182c以及无源组件主体183c。根据无源组件主体183c的构造，无源组件180c可包括电容器或电感器。
连接到第二端子182c的第二布线可以不电连接到IC 300c，并且连接到第一端子181c的第一布线可电连接到片式天线的第二电极172c。也就是说，片式天线的第一电极171c可电连接到IC 300c，并且片式天线的第二电极172c可电连接到无源组件180c而不连接到IC 300c。
片式天线的频带可根据至少一个布线层210c的第一布线和第二布线的电长度而确定，并且电长度可根据无源组件180c的阻抗而改变。
因此，无源组件180c可提供片式天线的频带调节环境。由于无源组件180c和片式天线可分别设置在连接构件200c的下表面和上表面上，因此可自由地设计无源组件180c的阻抗而基本上不干扰片式天线的设计条件。相应地，由于可改善片式天线的设计自由度，因此可进一步改善片式天线的天线性能。
图7C是示出其中片式天线设置在天线封装件中的部分的示图。
参照图7C，连接构件200k上的天线封装件还可包括片式天线反射器构件165k。片式天线反射器构件165k可镀覆在介电层140k的侧表面上，但不限于此。
片式天线的第一电极171k可设置在片式天线反射器构件165k与第二电极172k之间，并且可通过至少一个布线层210k电连接到IC。相应地，第一电极171k可用作辐射器，并且第二电极172k可用作导向器。
也就是说，片式天线反射器构件165k可反射通过第一电极171k的一个表面发送的RF信号，并且第二电极172k和介电主体173k可聚焦通过第一电极171k的另一表面发送的RF信号。因此，可进一步改善片式天线的增益。
第一电极171k可具有比片式天线反射器构件165k的表面小且比第二电极172k的表面大的表面。
图7D是示出其中片式天线设置在天线封装件中的部分的示图。
参照图7D，连接构件200l上的天线封装件还可包括片式天线导向器构件165l。片式天线导向器构件165l可镀覆在介电层140l的侧表面上，但不限于此。
片式天线的第二电极172l可设置在片式天线导向器构件165l与第一电极171l之间，并且可通过至少一个布线层210l电连接到IC。相应地，第一电极171l可用作反射器，并且第二电极172l可用作辐射器。
也就是说，第一电极171l可将通过第二电极172l的一个表面发送的RF信号反射通过介电主体173l，并且片式天线导向器构件165l可聚焦通过第二电极172l的另一表面发送的RF信号。因此，可进一步改善片式天线的增益。
第二电极172l可具有比片式天线导向器构件165l的表面大且比第一电极171l的表面小的表面。
图8A至图8E是示出根据本公开的示例性实施例的天线模块的第一制造方法的示例的示图。
参照图8A，可提供移除了一些区域的介电层140h。
参照图8B，馈线过孔120h和镀覆构件160h可填充在一些区域中，天线构件115h可设置在介电层140h的上表面上，并且电连接结构125h可设置在介电层140h的下表面上。
此外，包括第一电极171h和第二电极172h以及介电主体173h的片式天线170h可单独地制造，并且可设置在介电层140h的上表面上。
参照图8C，具有与介电层140h的介电常数相同的介电常数的第二介电层145h可设置在介电层140h的上表面上，并且导向器构件110h可设置在第二介电层145h的上表面上。第二介电层145h可与介电层140h集成以形成单个介电层。
参照图8D，固化之前的包封构件150h可设置在第二介电层145h的上表面和片式天线的上表面上，并且可在设置在第二介电层145h的上表面和片式天线的上表面上之后固化。
此外，包括至少一个布线层210h、至少一个绝缘层220h和布线过孔230h的连接构件200h可设置在电连接结构125h和镀覆构件160h的下面。
参照图8E，连接焊盘240h、钝化层250h和电连接结构290h可设置在连接构件200h上。连接构件200h可通过电连接结构290h结合到IC封装件。如图8D和8E所示，在天线封装件100h中，片式天线170h可以设置在介电层140h、第二介电层145h以及包封构件150h中。
同时，导向器构件110h、天线构件115h、馈线过孔120h、电连接结构125h和镀覆构件160h可根据负或正印刷方法形成，并且可包括金属材料(例如，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料)。
同时，导向器构件110h、天线构件115h、馈线过孔120h、电连接结构125h和镀覆构件160h可通过镀覆方法(诸如，化学气相沉积(CVD)、物理气相沉积(PVD)、溅射、减成工艺、加成工艺、半加成工艺(SAP)、改进的半加成工艺(MSAP)等)形成，但不限于此。
图9A至图9C是示出根据本公开的示例性实施例的天线模块的第二制造方法的示例的示图。
参照图9A，可提供移除了一些区域的介电层140i。
参照图9B，馈线过孔120i和镀覆构件160i可填充到一些区域中，并且天线构件115i可设置在介电层140i的上表面上。
此外，第一电极171i和第二电极172i可与馈线过孔120i和镀覆构件160i一起填充，并且设置在第一电极171i和第二电极172i之间的介电层可由介电主体173i代替以形成片式天线170i。
参照图9C，具有与介电层140i的介电常数相同的介电常数的第二介电层145i可设置在介电层140i的上表面上，并且导向器构件110i可设置在第二介电层145i的上表面上。第二介电层145i可与介电层140i集成以形成单个介电层。
参照图9D，固化之前的包封构件150i可设置在第二介电层145i的上表面和片式天线的上表面上，并且可在设置在第二介电层145i的上表面和片式天线的上表面上之后固化。
此外，包括至少一个布线层210i、至少一个绝缘层220i和布线过孔230i的连接构件200i可设置在介电层140i的下面。
参照图9E，连接焊盘240i、钝化层和电连接结构290i可设置在连接构件200i上。连接构件200i可通过电连接结构290i结合到IC封装件。如图9D和9E所示，在天线封装件100i中，片式天线170i可以设置在介电层140i中。
图10A至图10G是示出根据本公开的示例性实施例的天线模块的第三制造方法的示例的示图。
参照图10A，可提供移除了一些区域的介电层140j。馈线过孔120j和镀覆构件160j可填充在一些区域中。天线构件115j可设置在介电层140j的上表面上，并且电连接结构125j可设置在介电层140j的下表面上。
此外，具有与介电层140j的介电常数相同的介电常数的第二介电层145j可设置在介电层140j的上表面上，并且导向器构件110j可设置在第二介电层145j的上表面上。第二介电层145j可与介电层140j集成以形成单个介电层。固化之前的包封构件150j可设置在第二介电层145j的上表面上，并且可在设置在第二介电层145j的上表面上之后固化。
参照图10B，包括至少一个布线层210j、至少一个绝缘层220j和布线过孔230j的连接构件可设置在介电层140j的下面。
参照图10C，可移除连接构件的一些区域和天线封装件的一些区域。
参照图10D，金属材料(例如，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料)可作为第一电极171j和第二电极172j填充在连接构件和天线封装件100j的被移除的区域中。
参照图10E，第一电极171j和第二电极172j可电连接到至少一个布线层210j的对应的布线。相应地，第一电极171j和第二电极172j可发送和接收第二RF信号。
参照图10F，连接焊盘240j和钝化层可设置在连接构件200j上。
参照图10G，IC 301j、PMIC 302j、多个无源组件351j、352j和353j以及支撑构件355j可设置在连接构件200j的下表面上。电连接结构290j可以连接到连接焊盘240j。
图11是示出制造天线模块的片式天线的工艺的示例的第一步骤的示意图。
参照图11，在第一步骤中的片式天线170d可具有多个馈线过孔171d与过孔镀覆主体172d和173d在介电层140d中彼此结合的形式。
图12A是示出制造片式天线的工艺的示例的第二步骤的示意性俯视图，图12B是示出制造片式天线的工艺的第二步骤的示意性截面图。
参照图12A和图12B，在第二步骤中的片式天线170e可具有多个馈线过孔的切割主体171e和单个过孔镀覆主体172e在介电层140e中彼此结合的形式。
图13A是示出制造片式天线的工艺的示例的第三步骤的示意性俯视图，图13B是示出制造片式天线的工艺的第三步骤的示意性截面图。
参照图13A和图13B，在第三步骤中的片式天线170f可具有多个馈线过孔的切割主体171f与多个过孔镀覆主体172f和174f在介电层140f中彼此结合的形式。
图14是示出制造片式天线的工艺的示例的第四步骤的示意图。
参照图14，在第四步骤中的片式天线170g可具有多个馈线过孔的切割主体171g与多个过孔镀覆主体172g和174g在介电层140g中彼此结合的形式，并且可与第二包封构件150g接触。
图15是示出制造片式天线的工艺的另一示例的示意图。
参照图15，片式天线370d、370e、370f和370g可以与包封构件305d、305e、305f和305g一起以多个馈线过孔和多个层交替堆叠的方式形成。
图16A至图16G是示出制造IC封装件的工艺的示例的第一步骤至第七步骤的示意图。
参照图16A，具有插入其中的芯过孔360h以及无源组件350h的容纳空间的支撑构件355h可压缩到膜380h。芯过孔360h可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。
参照图16B，芯介电层356h可设置在支撑构件355h的相对表面中的每个上，并且芯布线层359h可连接到芯过孔360h的相对端中的每个。
参照图16C，支撑构件355h和芯介电层356h的部分可被蚀刻，并且芯镀覆构件365h和370h可通过镀覆方法形成在支撑构件355h和芯介电层356h的被蚀刻的表面上。随后可移除膜380h。
参照图16D，IC 300h可设置在支撑构件355h和芯介电层356h的被蚀刻的部分上，并且包封剂305h可对IC 300h的至少一部分进行包封。在第四步骤中的IC封装件可在执行第五步骤的工艺中旋转。
参照图16E，绝缘层280h可设置在IC 300h和支撑构件355h上。
参照图16F，至少一个布线层310h可设置在支撑构件355h上，以将芯过孔360h和/或芯镀覆构件365h和370h电连接到IC 300h，并且可利用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。
参照图16G，钝化层285h可具有连接焊盘或电连接结构的布局空间，并且可设置在至少一个布线层310h上。
图17是示出根据本公开的示例性实施例的天线模块的示例的上表面的示意图。
参照图17，多个导向器构件110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k、110l、110m、110n、110o和110p中的每个可具有贴片天线的形式，并且可被多个镀覆构件160a、160b、160c、160d、160e、160f、160g、160h、160i、160j、160k、160l、160m、160n、160o和160p中的对应的镀覆构件围绕。如果天线模块不包括多个导向器构件，则多个导向器构件110a、110b、110c、110d、110e、110f、110g、110h、110i、110j、110k、110l、110m、110n、110o和110p可利用多个天线构件替换。
图18是示出根据本公开的示例性实施例的天线模块的另一示例的上表面的示意图。
参照图18，多个导向器构件110-1、110-2、110-3、110-4、110-5、110-6、110-7、110-8和110-9中的每个可被对应的镀覆构件160-1、160-2、160-3、160-4、160-6、160-7、160-8和160-9以及多个屏蔽过孔190-1、190-2、190-3、190-4、190-5、190-6、190-7、190-8和190-9中的至少一个围绕。如果天线模块不包括多个导向器构件，则多个导向器构件110-1、110-2、110-3、110-4、110-5、110-6、110-7、110-8和110-9可利用多个天线构件替换。
同时，图17和图18中示出的多个导向器构件或多个天线构件的数量、布局和形状没有具体地限制。例如，图17中示出的多个导向器构件的形状可以是圆形，并且图18中示出的多个导向器构件的数量可以是四个。
图19A至图19C是分别示出根据本公开的示例性实施例的天线封装件的腔的示例的透视图。
参照图19A，腔可包括导向器构件110e、天线构件115e、馈线过孔、电连接结构、介电层130e和镀覆构件160e中的至少部分。这里，镀覆构件160e可被设置为围绕腔的侧表面。也就是说，腔的下表面可由设置在连接构件的上表面上的接地图案覆盖。
参照图19B，腔可包括导向器构件110f、天线构件115f、馈线过孔120f、电连接结构125f、介电层130f和镀覆构件160f中的至少部分。这里，镀覆构件160f可被设置为覆盖腔的下表面的一部分。也就是说，腔的侧表面可由设置在位于连接构件上的绝缘构件的侧表面上的镀覆构件围绕。相应地，可改善天线封装件的连接构件与IC之间的隔离。
参照图19C，腔可包括天线构件110g、馈线过孔120g、电连接结构125g和介电层130中的至少部分。也就是说，腔的侧表面可由设置在位于连接构件上的绝缘构件的侧表面上的镀覆构件围绕，并且腔的下表面可由设置在连接构件的上表面上的接地图案覆盖。
同时，当天线封装件和连接构件彼此结合时，电连接结构125f和125g可连接到连接构件的至少一个布线层210的对应的布线。例如，电连接结构125f和125g可实现为电极、引脚、焊球、焊盘等。
同时，在此公开的IC封装件可根据将在下面描述的扇出型半导体封装件来实现。为了便于理解扇出型半导体封装件，将参照图20至图27进行描述。
图20是示意性地示出电子装置系统的示例的框图。
参照图20，电子装置1000容纳主板(或母基板)1010。主板1010物理连接和/或电连接到芯片相关组件1020、网络相关组件1030和其它组件1040。组件还通过各种信号线1090与任何其它电子组件(稍后将描述)连接。
芯片相关组件1020包括存储芯片(诸如，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等)、应用处理器芯片(诸如，中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等)、逻辑芯片(诸如，模拟数字转换器、专用IC(ASIC)等)，但芯片相关组件1020不限于此，而是可包括任何其它类型的芯片相关电子组件。此外，这些芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：Wi-Fi(IEEE802.11族等)、WiMAX(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPS、GPRS、CDMA、TDMA、DECT、蓝牙、3G、4G和5G以及之后指定的任何其它无线协议和有线协议。然而，网络相关组件1030不限于此，并且不限于被指定为根据多个无线标准或协议或者有线标准或协议中的任何其它无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与芯片相关组件1020组合。
其它组件1040包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等，但不限于此，并且可包括用于各种其它目的的无源组件。还应理解的是，其它组件1040可与芯片相关组件1020和/或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其它电子组件。其它电子组件包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、罗盘(未示出)、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储装置(例如，硬盘驱动器)(未示出)、光盘(CD)(未示出)、数字通用光盘(DVD)(未示出)等。然而，其它电子组件不限于此，并且可根据电子装置1000的类型而包括用于各种目的的其它电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数码摄像机、数码相机、网络系统、计算机、监视器、平板电脑、膝上型电脑、上网本电脑、电视机、视频游戏机、智能手表、汽车等。然而，电子装置1000不限于此，并且可以是处理数据的任何其它电子装置。
图21是示意性地示出电子装置的示例的透视图。
参照图21，电子装置可以是例如智能电话1100。射频集成电路(RF IC)可以以半导体封装件的形式应用于智能电话1100，并且天线可以以基板或模块的形式应用。当RF IC和天线在智能电话1100中电连接时，天线信号可沿各个方向辐射(R)。包括RF IC的半导体封装件和包括天线的基板或模块可以以各种形式应用于电子装置(诸如，智能电话等)。
通常，半导体芯片具有集成在其中的很多微电子电路，但半导体芯片本身可能无法用作成品的半导体产品，并且具有由于外部物理冲击或化学冲击而损坏的可能性。因此，半导体芯片本身不会按照原样被使用，而是将半导体芯片封装使得处于封装状态的半导体芯片用在电子装置中。
需要半导体封装的原因是：因为从电连接的角度来看，半导体芯片与电子装置的主板之间的电路宽度存在差异。具体地，在半导体芯片的情况下，连接焊盘的尺寸以及连接焊盘之间的间隔非常小。同时，在电子装置中使用的主板的情况下，电子组件安装焊盘的尺寸以及电子组件安装焊盘之间的间隔远大于半导体芯片的规格。因此，可能难以将半导体芯片直接安装在这样的主板上，并且需要可缓冲半导体芯片与主板之间的电路宽度的差异的封装技术。
通过这种封装技术制造的半导体封装件可根据结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图详细地描述扇入型半导体封装件和扇出型半导体封装件。
图22是示意性地示出扇入型半导体封装件在封装之前和之后的状态的截面图。
图23是示意性地示出扇入型半导体封装件的封装工艺的截面图。
参照图22和图23，半导体芯片2220可以是例如裸露的集成电路(IC)，所述裸露的集成电路(IC)包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上并且包括诸如铝(Al)等的导电材料；以及诸如氧化物膜或氮化物膜的钝化膜2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少一部分。这里，由于连接焊盘2222非常小，因此甚至难以将IC安装在中等尺寸等级的PCB上，更不必说安装在电子装置的主板等上了。
为了使连接焊盘2222重新布线，在半导体芯片2220上根据半导体芯片2220的尺寸而形成连接构件2240。连接构件2240可通过如下步骤形成：使用绝缘材料(诸如，感光绝缘树脂(PID))在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，并且随后形成布线图案2242和过孔2243。此后，形成用于保护连接构件2240的钝化层2250，形成开口2251，并且随后形成凸块下金属化层2260等。也就是说，通过一系列的工艺，制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属化层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可以是半导体芯片的连接焊盘(例如，输入/输出(I/O)端子)都设置在装置内部的封装件形式，可具有良好的电性质并且可以以低成本生产。相应地，用于设置在智能电话中的很多器件以扇入型半导体封装件的形式制造，并且正朝着实现小尺寸且快速信号传输的方向进行开发。
然而，在扇入型半导体封装件中，所有I/O端子必须设置在半导体芯片内部，因而存在很多空间局限性。因此，难以将这样的结构应用于具有大量I/O端子的半导体芯片或者具有小尺寸的半导体芯片。此外，由于所述缺点，可能无法将扇入型半导体封装件直接安装在电子装置的主板上。尽管通过重新布线工艺增大了半导体芯片的I/O端子的尺寸和间隔，但是I/O端子可能不会具有足以直接安装在电子装置的主板上的尺寸和间隔。
图24是示意性地示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的截面图。
图25是示意性地示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的截面图。
参照图24和图25，扇入型半导体封装件2200的半导体芯片2220的连接焊盘2222(即，I/O端子)通过中介基板2301再次重新布线，并且安装在中介基板2301上的扇入型半导体封装件2200可最终安装在电子装置的主板2500上。这里，电连接结构2270等可通过底部填充树脂2280等固定，并且外侧可利用成型材料2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的中介基板2302中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过处于嵌入状态的中介基板2302再次重新布线，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
按照这种方式，由于难以将扇入型半导体封装件直接安装在电子装置的主板上，因此扇入型半导体封装件可安装在单独的中介基板上并随后再次通过封装工艺安装在电子装置的主板上，或者可嵌入在中介基板中并安装在电子装置的主板上。
图26是示出扇出型半导体封装件的示意图的截面图。
参照图26，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122通过连接构件2140重新布线到半导体芯片2120的外侧。这里，钝化层2150还可形成在连接构件2140上，并且凸块下金属化层2160还可形成在钝化层2150的开口中。电连接结构2170还可形成在凸块下金属化层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化膜(未示出)等的IC。连接构件2140可包括绝缘层2141、形成在绝缘层2141上的重新布线层2142以及使连接焊盘2122和重新布线层2142电连接的过孔2143。
如上所述，扇出型半导体封装件为I/O端子通过形成在半导体芯片上的连接构件重新布线并且甚至设置在半导体芯片的外侧上的形式。如上所述，在扇入型半导体封装件中，半导体芯片的全部I/O端子必须设置在半导体芯片内部，因此，如果装置尺寸减小，则焊球尺寸和节距必须减小，并且导致可能无法使用标准化的焊球布局。相反，在扇出型半导体封装件中，由于I/O端子通过形成在半导体芯片上的连接构件重新布线并且甚至设置在半导体芯片的外侧上，因此尽管半导体芯片的尺寸减小，但是可按照原样使用标准化的焊球布局。因此，如下文所述，即使在没有单独的中介基板的情况下，扇出型半导体封装件也可安装在电子装置的主板上。
图27是示意性地示出扇出型半导体封装件安装在电子装置的主板上的情况的截面图。
参照图27，扇出型半导体封装件2100可通过电连接结构2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100可包括半导体芯片2120上的连接构件2140，连接构件2140可使连接焊盘2122重新布线到超过半导体芯片2120的尺寸的扇出区域，可按照原样使用标准化的焊球布局，并且作为结果，即使在没有单独的中介基板等的情况下，扇出型半导体封装件2100也可安装在电子装置的主板2500上。
按照这种方式，由于扇出型半导体封装件在即使没有单独的中介基板的情况下也可安装在电子装置的主板上，因此扇出型半导体封装件的厚度可比使用中介基板的扇入型半导体封装件的厚度小，从而实现小尺寸和小厚度。此外，由于扇出型半导体封装件具有优异的热性质和电性质，因此其特别适合于移动产品。此外，扇出型半导体封装件可实现为比使用PCB的普通层叠封装(POP)类型更加紧凑，并且可解决由于弯曲现象导致的问题。
同时，扇出型半导体封装件指的是用于将半导体芯片安装在电子装置的主板上并且用于保护半导体芯片不受外部冲击的封装技术，并且具有与诸如中介基板的PCB(在规格、用途等方面不同，并且具有嵌在其中的扇入型半导体封装件)的构思不同的构思。
如以上所阐述的，根据本公开的示例性实施例，天线模块可通过使用提供能够容易地确保天线性能的环境的天线封装件来改善在第一方向上的射频(RF)信号的发送和接收性能、容易地小型化并且改善在第二方向上的RF信号的发送和接收性能。
尽管已经在上面示出和描述了示例性实施例，但是对于本领域的技术人员将显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (19)

1.一种天线模块，包括：
连接构件，包括至少一个布线层和至少一个绝缘层；
集成电路，设置在所述连接构件的第一表面上，并且电连接到所述至少一个布线层；以及
天线封装件，设置在所述连接构件的第二表面上，并且包括介电层、多个天线构件和多个馈线过孔，所述多个天线构件被构造为发送和/或接收第一射频信号，所述多个馈线过孔中的每个的第一端电连接到所述多个天线构件中的每个，并且所述多个馈线过孔中的每个的第二端电连接到所述至少一个布线层的对应的布线，
其中，所述天线封装件还包括片式天线，所述片式天线包括介电主体以及分别设置在所述介电主体的第一表面和第二表面上的第一电极和第二电极，
其中，所述片式天线被设置为与所述介电层中的所述多个馈线过孔间隔开，使得所述第一电极和所述第二电极中的至少一个电连接到所述至少一个布线层的对应的布线，并且所述片式天线被构造为发送和/或接收第二射频信号。
2.根据权利要求1所述的天线模块，其中，所述介电主体的介电常数大于所述至少一个绝缘层的介电常数。
3.根据权利要求2所述的天线模块，其中，所述介电层的介电常数大于所述至少一个绝缘层的所述介电常数并且小于所述介电主体的所述介电常数。
4.根据权利要求1所述的天线模块，其中，所述介电层被设置为围绕所述多个馈线过孔中的每个的侧表面，并且所述介电层的高度高于所述至少一个绝缘层的高度。
5.根据权利要求1所述的天线模块，其中，所述片式天线被设置为使得所述介电主体的所述第一表面和所述第二表面的法线方向与从所述多个馈线过孔的一端延伸到另一端的方向不同。
6.根据权利要求1所述的天线模块，其中，所述天线封装件还包括镀覆构件，所述镀覆构件封堵在所述多个馈线过孔和所述片式天线之间并且被设置为围绕所述多个馈线过孔中的每个，并且
所述镀覆构件的一部分在所述连接构件的所述第二表面上向所述多个馈线过孔中的至少一个延伸。
7.根据权利要求1所述的天线模块，其中，所述天线封装件还包括片式天线反射器构件，所述片式天线反射器构件设置在所述多个馈线过孔和所述片式天线之间，并且
所述第一电极设置在所述片式天线反射器构件和所述第二电极之间，并且具有比所述片式天线反射器构件的表面小且比所述第二电极的表面大的表面。
8.根据权利要求1所述的天线模块，其中，所述天线封装件包括片式天线导向器构件，并且
所述第二电极设置在所述片式天线导向器构件和所述第一电极之间，并且具有比所述片式天线导向器构件的表面大且比所述第一电极的表面小的表面。
9.根据权利要求1所述的天线模块，其中，所述天线封装件还包括：
包封构件，设置在所述介电层上；以及
多个导向器构件，分别设置在所述多个天线构件中的对应的天线构件与所述包封构件之间。
10.根据权利要求9所述的天线模块，其中，所述包封构件的一部分与所述片式天线接触。
11.根据权利要求9所述的天线模块，还包括对所述集成电路的至少一部分进行包封的包封剂，
其中，所述介电主体的介电常数大于所述包封剂的介电常数且大于所述包封构件的介电常数。
12.根据权利要求1所述的天线模块，还包括：
无源组件，设置在所述连接构件的所述第一表面上，并且电连接到所述至少一个布线层的对应的布线；以及
包封剂，对所述无源组件和所述集成电路的至少部分进行包封。
13.根据权利要求12所述的天线模块，其中，所述片式天线的所述第一电极电连接到所述集成电路，并且，
所述片式天线的所述第二电极电连接到所述无源组件。
14.根据权利要求1所述的天线模块，还包括：
支撑构件，设置在所述连接构件的所述第一表面上，并且提供容纳空间；以及
无源组件，设置在所述容纳空间中，并且电连接到所述至少一个布线层的对应的布线。
15.根据权利要求1所述的天线模块，还包括：
支撑构件，设置在所述连接构件的所述第一表面上以围绕所述集成电路，并且包括至少一个芯过孔，所述至少一个芯过孔电连接到所述至少一个布线层的对应的布线；以及
芯镀覆构件，设置在所述支撑构件的侧表面上以围绕所述集成电路的侧表面。
16.根据权利要求15所述的天线模块，其中，所述集成电路被构造为：从所述芯过孔接收基带信号，并且基于所述基带信号生成毫米波频带的所述第一射频信号和所述第二射频信号。
17.根据权利要求1所述的天线模块，还包括：
支撑构件，设置在所述连接构件的所述第一表面上，并且提供容纳空间；以及
第二片式天线，设置在所述容纳空间中，包括第二介电主体以及设置在所述第二介电主体的第一表面和第二表面上的第三电极和第四电极，并且被构造为发送和/或接收第三射频信号。
18.一种天线模块，包括：
连接构件，包括至少一个布线层和至少一个绝缘层；
集成电路，设置在所述连接构件的第一表面上，并且电连接到所述至少一个布线层；
天线封装件，设置在所述连接构件的第二表面上，并且包括介电层、多个天线构件和多个馈线过孔，所述多个天线构件被构造为发送和/或接收第一射频信号，所述多个馈线过孔中的每个的第一端电连接到所述多个天线构件中的每个，并且所述多个馈线过孔中的每个的第二端电连接到所述至少一个布线层的对应的布线；以及
片式天线，包括介电主体以及分别设置在所述介电主体的第一表面和第二表面上的第一电极和第二电极，
其中，所述片式天线设置在所述连接构件的所述第一表面上，使得所述第一电极和所述第二电极中的至少一个电连接到所述至少一个布线层的对应的布线，并且所述片式天线被构造为发送和/或接收第二射频信号。
19.根据权利要求18所述的天线模块，其中，所述介电层被设置为围绕所述多个馈线过孔中的每个的侧表面，所述介电层的高度高于所述至少一个绝缘层的高度，并且所述介电层的介电常数小于所述介电主体的介电常数。
CN201811265933.8A 2018-01-18 2018-10-29 天线模块 Active CN110061345B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011283862.1A CN112366442A (zh) 2018-01-18 2018-10-29 天线模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0006449 2018-01-18
KR1020180006449A KR102022353B1 (ko) 2018-01-18 2018-01-18 안테나 모듈

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011283862.1A Division CN112366442A (zh) 2018-01-18 2018-10-29 天线模块

Publications (2)

Publication Number Publication Date
CN110061345A true CN110061345A (zh) 2019-07-26
CN110061345B CN110061345B (zh) 2020-12-08

Family

ID=67214293

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811265933.8A Active CN110061345B (zh) 2018-01-18 2018-10-29 天线模块
CN202011283862.1A Pending CN112366442A (zh) 2018-01-18 2018-10-29 天线模块

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011283862.1A Pending CN112366442A (zh) 2018-01-18 2018-10-29 天线模块

Country Status (4)

Country Link
US (2) US10608319B2 (zh)
KR (1) KR102022353B1 (zh)
CN (2) CN110061345B (zh)
TW (1) TWI700860B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854507A (zh) * 2019-11-21 2020-02-28 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN110867662A (zh) * 2019-11-21 2020-03-06 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN111262003A (zh) * 2020-01-22 2020-06-09 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN111276800A (zh) * 2020-02-04 2020-06-12 Oppo广东移动通信有限公司 双频毫米波天线模组和电子设备
CN112825390A (zh) * 2019-11-20 2021-05-21 三星电机株式会社 天线设备

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US10665537B2 (en) * 2018-03-29 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10366966B1 (en) * 2018-05-17 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing integrated fan-out package
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US11139551B2 (en) * 2018-09-18 2021-10-05 Samsung Electro-Mechanics Co., Ltd. Chip antenna module
US10971798B2 (en) * 2018-10-18 2021-04-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102160035B1 (ko) * 2018-11-06 2020-09-25 삼성전자주식회사 반도체 패키지
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
KR102593888B1 (ko) * 2019-06-13 2023-10-24 삼성전기주식회사 안테나 모듈 및 이를 포함하는 전자기기
US11244913B2 (en) * 2019-06-18 2022-02-08 Mediatek Inc. Semiconductor package
KR102207150B1 (ko) * 2019-06-26 2021-01-25 삼성전기주식회사 안테나 장치
US11049802B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
KR20210119656A (ko) * 2020-03-25 2021-10-06 삼성전기주식회사 안테나 모듈
KR20220006784A (ko) * 2020-07-09 2022-01-18 삼성전기주식회사 안테나 모듈
US11670836B2 (en) 2020-10-29 2023-06-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package
KR20220066536A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 안테나 장치
US11811131B2 (en) * 2020-12-23 2023-11-07 Advanced Semiconductor Engineering, Inc. Antenna module
KR20220095660A (ko) * 2020-12-30 2022-07-07 삼성전기주식회사 안테나 기판
US20230014567A1 (en) * 2021-07-14 2023-01-19 Qualcomm Incorporated Package substrate employing integrated slot-shaped antenna(s), and related integrated circuit (ic) packages and fabrication methods
TWI788237B (zh) * 2022-03-07 2022-12-21 矽品精密工業股份有限公司 電子封裝件及其製法與天線模組及其製法
WO2023217856A1 (en) 2022-05-10 2023-11-16 Telefonaktiebolaget Lm Ericsson (Publ) Device, and method of manufacture of a device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123945A (ja) * 2012-12-20 2014-07-03 Intel Corp デバイス上に取り付けられた個別アンテナを含むパッケージ構造
US20160049723A1 (en) * 2014-08-13 2016-02-18 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US20160218072A1 (en) * 2012-05-29 2016-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
JP5971566B2 (ja) * 2011-12-07 2016-08-17 パナソニックＩｐマネジメント株式会社 無線モジュール
CN106030905A (zh) * 2014-02-28 2016-10-12 三星电子株式会社 用于在无线通信系统中扩展波束区域的方法和设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309483A (ja) * 2002-04-16 2003-10-31 Mitsubishi Electric Corp 高周波モジュール，アクティブフェーズドアレーアンテナ及び通信装置
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
JP4479606B2 (ja) 2005-06-28 2010-06-09 Ｔｄｋ株式会社 アンテナ装置
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US7692590B2 (en) 2008-02-20 2010-04-06 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s)
US7696930B2 (en) * 2008-04-14 2010-04-13 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
KR100930618B1 (ko) 2009-02-09 2009-12-09 (주)파트론 이중 평행판 형태의 내장형 칩 안테나 구조
US8633858B2 (en) * 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US8476115B2 (en) 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8901688B2 (en) 2011-05-05 2014-12-02 Intel Corporation High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9806422B2 (en) * 2013-09-11 2017-10-31 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
KR102117473B1 (ko) * 2015-03-18 2020-06-01 삼성전기주식회사 실장 기판 모듈, 안테나 장치 및 실장 기판 모듈 제조 방법
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
JP6524986B2 (ja) * 2016-09-16 2019-06-05 株式会社村田製作所 高周波モジュール、アンテナ付き基板、及び高周波回路基板
US10685924B2 (en) * 2017-08-24 2020-06-16 Qualcomm Incorporated Antenna-on-package arrangements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5971566B2 (ja) * 2011-12-07 2016-08-17 パナソニックＩｐマネジメント株式会社 無線モジュール
US20160218072A1 (en) * 2012-05-29 2016-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
JP2014123945A (ja) * 2012-12-20 2014-07-03 Intel Corp デバイス上に取り付けられた個別アンテナを含むパッケージ構造
CN106030905A (zh) * 2014-02-28 2016-10-12 三星电子株式会社 用于在无线通信系统中扩展波束区域的方法和设备
US20160049723A1 (en) * 2014-08-13 2016-02-18 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112825390A (zh) * 2019-11-20 2021-05-21 三星电机株式会社 天线设备
CN110854507A (zh) * 2019-11-21 2020-02-28 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN110867662A (zh) * 2019-11-21 2020-03-06 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN110867662B (zh) * 2019-11-21 2021-06-08 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN111262003A (zh) * 2020-01-22 2020-06-09 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN111262003B (zh) * 2020-01-22 2021-09-14 Oppo广东移动通信有限公司 天线封装模组和电子设备
CN111276800A (zh) * 2020-02-04 2020-06-12 Oppo广东移动通信有限公司 双频毫米波天线模组和电子设备
CN111276800B (zh) * 2020-02-04 2021-10-22 Oppo广东移动通信有限公司 双频毫米波天线模组和电子设备

Also Published As

Publication number Publication date
CN110061345B (zh) 2020-12-08
US20190221917A1 (en) 2019-07-18
TWI700860B (zh) 2020-08-01
US20200144697A1 (en) 2020-05-07
US10608319B2 (en) 2020-03-31
TW201933674A (zh) 2019-08-16
KR102022353B1 (ko) 2019-09-18
US11031675B2 (en) 2021-06-08
CN112366442A (zh) 2021-02-12
KR20190088213A (ko) 2019-07-26

Similar Documents

Publication Publication Date Title
CN110061345A (zh) 天线模块
KR102314698B1 (ko) 안테나 모듈 및 안테나 패키지
CN110265786B (zh) 天线模块
CN109273823B (zh) 天线模块及其制造方法
KR102025906B1 (ko) 안테나 모듈
CN110265768B (zh) 天线模块
CN109887903B (zh) 天线模块及其制造方法
CN109755225A (zh) 天线模块
KR102019951B1 (ko) 안테나 모듈
CN111786074B (zh) 天线模块
KR102254877B1 (ko) 안테나 모듈
KR102034308B1 (ko) 안테나 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant