JP4413174B2 - アンテナ一体型回路装置 - Google Patents

アンテナ一体型回路装置 Download PDF

Info

Publication number
JP4413174B2
JP4413174B2 JP2005243651A JP2005243651A JP4413174B2 JP 4413174 B2 JP4413174 B2 JP 4413174B2 JP 2005243651 A JP2005243651 A JP 2005243651A JP 2005243651 A JP2005243651 A JP 2005243651A JP 4413174 B2 JP4413174 B2 JP 4413174B2
Authority
JP
Japan
Prior art keywords
antenna
conductor
circuit device
integrated circuit
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005243651A
Other languages
English (en)
Other versions
JP2006101494A (ja
Inventor
俊一 今岡
徹郎 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005243651A priority Critical patent/JP4413174B2/ja
Priority to US11/215,131 priority patent/US7615856B2/en
Publication of JP2006101494A publication Critical patent/JP2006101494A/ja
Application granted granted Critical
Publication of JP4413174B2 publication Critical patent/JP4413174B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)
  • Transceivers (AREA)

Description

本発明は、アンテナが一体化された高周波半導体回路装置に関する。
携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｔａｎｃｅ）など小型情報端末の高機能化が加速する中、こうした製品が市場で受け入れられるためには、小型、軽量化が必須となっている。従って、これらの小型情報端末の内部に使用される半導体回路に対しても、高機能化、高性能化とともに、小型化が求められている。
例えば、携帯電話や簡易型携帯電話システム、無線カードをはじめとする高周波信号を電波として送受信する移動体通信端末においても、その内部に使用される半導体回路の小型化、集積化は重要な課題となっている。このような移動体通信端末の内部には、高周波回路とともに、アンテナが内蔵されているが、アンテナと高周波回路を別の箇所に設けたのでは実装面積が増大してしまい、移動体通信端末の小型化の要請に沿わないこととなる。
そこで、実装面積の低減のために、高周波回路と、アンテナを１つのモジュール上に一体化して形成する手法が提案されている。
例えば特許文献１においては、アンテナと高周波回路を同一のプレーナプロセスで形成することによって積層する技術が開示されている。
また、特許文献２においては、電子部品を設けた基体にアンテナ導体を配置することによって一体化を行っている。
特開平７−１７６９４６号公報 特開平１１−１１０５５号公報
ところが、特許文献１に記載の技術では、アンテナと高周波回路を同一のプレーナプロセスで形成するため、異なる半導体チップやチップ部品との混載が困難であった。また、特許文献２に記載の技術では、電子部品を設けた基体に単一の配線導体層を用いたアンテナを形成するため両者が近接し、その設計パターンに制限が生ずることから、アンテナの高性能化が困難であるという問題があった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、実装面積の増大を抑えつつ、優れた回路特性の得られるアンテナ一体型回路装置の提供にある。
上記課題を解決するために、本発明のある態様のアンテナ一体型回路装置は、絶縁体層と配線導体層が積層され、絶縁体層に回路素子が埋め込まれて形成される信号処理回路装置と、信号処理回路装置の配線導体層に設けられたアンテナ導体と、を備え、信号処理回路装置は、アンテナ導体と回路素子との間に位置する配線導体層に、アンテナ導体とオーバーラップする接地導体を備える。
このアンテナ一体型回路装置は、少なくとも２層の絶縁体層と、少なくとも２層の配線導体層を有している。アンテナ導体と接地導体は、一対となって電磁波を送受信するアンテナとして機能する。このアンテナには、電磁波の送信のみを行うアンテナ、受信のみを行うアンテナ、送受信双方を行うアンテナが含まれる。「信号処理回路装置」とは、入力された信号に対して何らかの処理を行い、アンテナから放射可能な周波数の信号に変換する回路や、アンテナから受信した信号を周波数変換し、周波数変換した信号に対して何らかの処理を行う回路、これらの両方を行う回路などをいう。
この態様によれば、回路素子が埋め込まれた信号処理回路装置とアンテナとが積層されるため、実装面積を増大することなくアンテナと信号処理回路装置を一体化することができる。また、アンテナと信号処理回路装置の回路素子との間には接地導体が設けられるため、アンテナの特性を向上させるとともに、放射電磁波による高周波回路の誤動作を抑制することができる。さらに接地導体はアンテナからの放射電磁波のみでなく、周辺からの外来ノイズを遮断するシールドとしても機能するため、回路特性を向上することができる。さらに、高周波回路から外部へ放射される不要輻射を遮断する効果も備えるため、ＥＭＩ（電磁干渉）対策にも有効である。
アンテナ導体は、高周波回路において外部引出電極が引き出される面と反対の面に設けてもよい。また、アンテナ導体が設けられた面には、さらに回路素子が実装されてもよい。高周波回路上のアンテナ導体と隣接する部分に、回路素子を実装することによりさらなる省面積化を図ることができる。
アンテナ導体と、接地導体の設けられた配線導体層の間の絶縁体層は、その他の絶縁体層と比誘電率が異なる材料で形成されてもよい。アンテナ導体と接地導体間の絶縁体層の誘電率によってアンテナの特性が変わるため、適切な材料を選択することにより、所望のアンテナ特性を得ることができる。
アンテナ導体と、接地導体の設けられた配線導体層の間の絶縁体層の材料は、エポキシ系またはフェノール系樹脂であってもよい。アンテナ導体と接地導体の絶縁体層の材料を、高誘電率の材料とすることにより、アンテナ導体の面積を小さくすることができ、ひいてはアンテナ一体型回路装置の小型化を図ることができる。
また、アンテナ導体と、接地導体の設けられた配線導体層の間の絶縁体層の材料は、フッ素樹脂または液晶ポリマーであってもよい。フッ素樹脂とは、フッ素原子と炭素原子から成り立っているフロロカーボンポリマーをいい、テフロン（登録商標）などが知られている。アンテナ導体と接地導体の絶縁体層の材料を、低誘電率の材料とすることにより、放射効率を向上することができる。
回路素子がＲＦＩＤ（無線識別装置：Radio Frequency IDentification）、チップであり、アンテナ導体がリーダ／ライタから送信される搬送波を受信するとともに、前記回路素子から送信される搬送波を放射してもよい。これによれば、ＲＦＩＤチップとアンテナ導体とが積層されるため、実装面積の増大が抑制される。また、ＲＦＩＤチップとアンテナ導体との間に設けられた接地導体により、アンテナの特性が向上するとともに、周辺からの外来ノイズが遮蔽される。これにより、優れた回路特性が得られるアンテナ一体化ＲＦＩＤが提供される。
本発明に係るアンテナ一体型回路装置により、実装面積の増大を抑えつつ、高性能なアンテナと高周波回路とを一体化することができる。
（第１の実施の形態）
図１は、第１の実施の形態に係るアンテナ一体型回路装置１００の断面図である。アンテナ一体型回路装置１００は、絶縁基材２０、半導体回路素子３０、チップ部品４０、モールド樹脂５０、アンテナ導体６０、接地導体７０、外部引出電極８０を含む。図１において、便宜上、チップ部品４０が実装される面を上方向とし、外部引出電極８０が設けられた面を下方向とする。
半導体回路素子３０は、例えばトランジスタ、ダイオードや受動素子が集積化されたＩＣチップ等であり、シリコンやシリコンゲルマニウム、ガリウムヒ素等の半導体基板上に形成される。半導体回路素子３０は銀ペーストなどによって絶縁基材２０にダイボンディングされ、物理的に接続される。半導体回路素子３０の電極パッドは、金線３２を用いたワイヤボンディングによって絶縁基材２０上面の配線導体１０ａのリード電極と電気的に接続されている。
チップ部品４０は、具体的には、コンデンサ、インダクタ、抵抗器などである。チップ部品４０は、絶縁基材２０に複数マウントされており、ハンダによって絶縁基材２０上面の配線導体１０ａの電極と電気的、物理的に接続されている。
絶縁基材２０は、多層構造を有しており、複数の絶縁体層２０ａ〜２０ｃを積層して形成される。これらの絶縁体層２０ａ〜２０ｃは同一材料により構成されていても良いし、それぞれ異なった材料により構成されていてもよい。
絶縁体層２０ａ〜２０ｃの材料としては、例えばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。
エポキシ樹脂としては、メラミン、メラミンシアヌレート、メチロール化メラミン、（イソ）シアヌール酸、メラム、メレム、メロン、サクシノグアナミン、硫酸メラミン、硫酸アセトグアナミン、硫酸メラム、硫酸グアニルメラミン、メラミン樹脂、ＢＴレジン、シアヌール酸、イソシアヌール酸、イソシアヌール酸誘導体、メラミンイソシアヌレート、ベンゾグアナミン、アセトグアナミン等のメラミン誘導体、グアニジン系化合物等が例示される。
液晶ポリマーとしては、芳香族系液晶ポリエステル、ポリイミド、ポリエステルアミドや、それらを包含する樹脂組成物が例示される。このうち、耐熱性、加工性およぼ吸湿性のバランスに優れる液晶ポリエステルまたは液晶ポリエステルを含有する組成物が好ましい。
液晶ポリエステルとしては、例えば、（１）芳香族ジカルボン酸と芳香族ジオールと芳香族ヒドロキシカルボン酸とを反応させて得られるもの、（２）異種の芳香族ヒドロキシカルボン酸の組み合わせを反応させて得られるもの、（３）芳香族ジカルボン酸と芳香族ジオールとを反応させて得られるもの、（４）ポリエチレンテレフタレート等のポリエステルに芳香族ヒドロキシカルボン酸を反応させて得られるもの、等があげられる。なお、これらの芳香族ジカルボン酸、芳香族ジオールおよび芳香族ヒドロキシカルボン酸の代わりにそれらのエステル誘導体が使用されることもある。さらに、これらの芳香族ジカルボン酸、芳香族ジオールおよび芳香族ヒドロキシカルボン酸は芳香族部分がハロゲン原子、アルキル基、アリール基等で置換されたものが使用されることもある。
また、絶縁体層２０ａ〜２０ｃを構成する材料としては、アラミド不織布が好ましく用いられ、これにより加工性を良好にすることができる。アラミド繊維としては、パラアラミド繊維またはメタアラミド繊維を用いることができる。パラアラミド繊維としては例えば、ポリ（ｐ−フェニレンテレフタルアミド）（ＰＰＤ−Ｔ）、メタアラミド繊維としては例えば、ポリ（ｍ−フェニレンテレフタルアミド）（ＭＰＤ−Ｉ）を用いることができる。
絶縁体層２０ａ〜２０ｃ上には配線導体１０ａ〜１０ｃが所定の形状にパターニングされて設けられており、半導体回路素子３０、複数のチップ部品４０間を接続することによって高周波回路を形成する。配線導体１０ａ〜１０ｃには、各部品を接続する配線のみでなく、配線パターンによってインダクタやコンデンサを形成し、これらの組み合わせによりフィルタ等を構成してもよい。
異なる層に設けられた配線導体１０ａ〜１０ｃの配線パターン同士は、ビアプラグ１２によって電気的に接続されている。
絶縁基材２０の表面に設けられた半導体回路素子３０、複数のチップ部品４０は、トランスファーモールド法やインジェクションモールド法等により成型されたモールド樹脂５０により封止されている。モールド樹脂５０を構成する材料として、エポキシ樹脂等の熱硬化性樹脂が例示される。モールド樹脂５０は、ガラス等のフィラーを含んでもよい。このモールド樹脂５０の厚みは少なくとも半導体回路素子３０、チップ部品４０の高さよりは厚く設定される。
外部引出電極８０は、絶縁基材２０の下方向に引き出されている。外部引出電極８０は、例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージの場合、ハンダボールにより形成される。アンテナ一体型回路装置１００は、絶縁基材２０の裏面に設けられたハンダボールを介して、プリント配線基板に実装される。外部引出電極８０は、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージであればメタル電極により構成される。
絶縁基材２０の下面には、アンテナ導体６０が形成される。アンテナ導体６０と隣接する配線導体１０ｃには、接地導体７０がアンテナ導体６０とオーバーラップするように設けられる。アンテナ導体６０と接地導体７０は、電磁波を送受信する高周波アンテナとして機能する。
アンテナ導体６０と、接地導体７０に挟まれた絶縁体層２０ｃの材料は、アンテナに必要な特性に応じて選択する。例えば、エポキシ系またはフェノール系樹脂などの高誘電率の材料とすることによって、絶縁体層である誘電体内での波長が短くなるため、アンテナ導体６０の面積を小さくすることができ、アンテナ一体型回路装置１００の小型化を図ることができる。
逆に、絶縁体層を、フッ素樹脂または液晶ポリマー等の低誘電率の材料とすることにより、アンテナの放射効率を向上することができる。絶縁基材２０の絶縁体層を１層づつ積層して形成する場合には、層毎に異なる材料を用いることが可能であるから、他の絶縁体層２０ａ、２０ｂは、高周波回路の特性に最適化した材料を選ぶことができ、アンテナ一体型回路装置１００全体の特性の最適化を図ることができる。
なお、アンテナ導体６０を保護するためのコーティング層を設けてもよい。このコーティング層は、誘電体であって、特に低誘電率の材料とすることが好ましい。第２〜第５の実施の形態についても同様である。
以上のように構成されたアンテナ一体型回路装置１００において、アンテナ導体６０と接地導体７０は一対をなして電磁波の送信、受信あるいはその両方を行うアンテナとして機能する。アンテナ導体６０から放射される電磁波は、絶縁基材２０の下方へと放射される。また、このアンテナ導体６０は絶縁基材２０の下方から入射する電磁波を受信する。
本実施の形態では、アンテナ導体６０が、外部引出電極８０と同一面に設けられているため、アンテナ一体型回路装置１００をセット上のプリント基板等に実装する際には、アンテナ導体６０がプリント基板と接することになる。従って、送受信を行う電磁波の波長やプリント基板の材料に応じて、プリント基板のアンテナ導体６０と接する箇所を開口するなどしてもよい。
このようにアンテナ一体型回路装置１００では、アンテナと高周波回路を一体化することにより省面積化を図ることができる。また、接地導体７０は、高周波回路を形成する半導体回路素子３０、複数のチップ部品４０とアンテナ導体６０の間に設けられるため、アンテナ導体６０から放射される電磁波が高周波回路に影響を及ぼすのを抑制することができる。
また、接地導体７０は、周辺からの外来ノイズを遮断するシールドとしても機能するため、回路特性を向上することができる。さらに、高周波回路を形成する半導体回路素子３０、複数のチップ部品４０等からの外部へと放射される不要輻射を遮断する効果も備えるため、ＥＭＩ（電磁干渉）対策にも有効である。
次に本実施の形態に係るアンテナ一体型回路装置１００の製造方法について図１を用いて説明する。アンテナ一体型回路装置１００は、下方から上方に向かって形成される。
はじめに、絶縁体層２０ｃの両面には配線導体１０ｃ、１０ｄをパターニングするために、銅箔等の導電性膜が貼り付けられる。配線パターンは、フォトレジストをマスクとして、例えばレジストから露出した箇所に化学エッチング液をスプレー噴霧して不要な導電性膜をエッチング除去することにより形成することができる。エッチングレジストは通常のプリント基板に用いることのできるエッチングレジスト材料を用いることができる。この場合、配線はレジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを導電性膜の上にラミネートして、その上に配線導体の形状に光を透過するフォトマスクを重ね、紫外線を露光し、露光されなかった箇所を現像液で除去して形成することができる。
配線導体の材料として銅箔を用いる場合、化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素水の溶液、過硫酸アンモニウム溶液など、通常のプリント配線板に用いる化学エッチング液を用いることができる。パターニングされた配線の間には適宜フォトソルダレジスト等を埋め込んでもよい。
配線導体１０ｄには、アンテナ導体６０をパターニングする。また。配線導体１０ｃには、アンテナ導体６０にオーバーラップするように接地導体７０をパターニングする。なお接地導体７０を良好な接地電位に保つためには、多数のビアプラグ１２によって外部引出電極８０へと接続され、外部の接地面へと接続されることが望ましい。
ビアプラグ１２は、無電解めっき法あるいは電解めっき法により形成され、例えば以下のように形成することができる。炭酸ガスレーザ、ＹＡＧレーザ、ドライエッチング等を組み合わせて絶縁体層にスルーホールを形成する。次にスルーホール内に、無電解銅めっきにより全面に０．５〜１μｍ程度の薄膜を形成した後、電解めっきにより約２０μｍ程度の膜を形成する。無電解めっき用触媒は通常パラジウムを用いることが多く、可とう性の絶縁基材に無電解めっき触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて金属パラジウムに還元することによって可とう性の絶縁基材表面にめっきを開始するための核を形成することができる。
ビアプラグ１２内には適宜充填材料を埋め込んでもよい。充填材料としては絶縁性材料や導電性材料等種々のものを用いることができる。絶縁性材料としては、フォトソルダレジストやトランスファーモールド樹脂を用いることができる。また導電性材料としては、すずを含むハンダを用いることができる。また、めっき等により、銅を充填材料として埋め込むこともできる。
こうした手順を絶縁体層２０ｂ、２０ａおよび配線導体１０ｂ、１０ａについても行うことにより絶縁基材２０が形成される。この絶縁基材２０上に、半導体回路素子３０および複数のチップ部品４０が実装されて、回路が形成される。その後、モールド樹脂５０により封止することにより、回路素子である半導体回路素子３０および複数のチップ部品４０が絶縁体層に埋め込まれる。また、アンテナ一体型回路装置１００の下面には外部引出電極８０のハンダボールが設けられる。
以上のようにしてアンテナ一体型回路装置１００を製造することができる。
（第２の実施の形態）
第１の実施の形態では、高周波回路を構成する半導体回路素子３０、複数のチップ部品４０が、絶縁基材２０上に設けられ、モールド樹脂５０によって封止されることにより絶縁体層に埋め込まれていた。
以下に説明する第２の実施の形態以降のアンテナ一体型回路装置１００では、半導体回路素子３０、複数のチップ部品４０が、絶縁基材２０中に埋め込まれている。以降の実施の形態において、第１の実施の形態と同様の構成については適宜説明を省略する。
図２は、第２の実施の形態に係るアンテナ一体型回路装置１００の構成を示す断面図である。説明の便宜上、チップ部品４０が実装される面を下方向とし、外部引出電極８０が設けられた面を上方向とする。
アンテナ一体型回路装置１００は、基体１１０、絶縁基材２０、半導体回路素子３０、チップ部品４０、アンテナ導体６０、接地導体７０、外部引出電極８０を含む。
基体１１０は、例えばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。
基体１１０には、複数の半導体回路素子３０およびチップ部品４０がダイボンディングされており、絶縁体層２０ｄに埋め込まれている。
絶縁基材２０は、多層構造を有しており、複数の絶縁体層２０ａ〜２０ｄが積層されて形成される。これらの絶縁体層２０ａ〜２０ｄは同一材料により構成されていても良いし、それぞれ異なった材料により構成されていてもよい。これらの材料は、例えばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。
絶縁体層２０ａ〜２０ｄにはビアプラグ１２が設けられており、配線導体１０ａ〜１０ｄ間を接続する。また、半導体回路素子３０、複数のチップ部品４０も、ビアプラグ１２によって配線導体１０ｄに電気的に接続されている。このようにして、絶縁基材２０中に高周波回路が形成される。
アンテナ導体６０は、半導体回路素子３０、複数のチップ部品４０がマウントされた基体１１０とは反対の面に設けられる。また、アンテナ導体６０と隣接する配線導体１０ｂにはアンテナ導体６０をオーバーラップするように接地導体７０が設けられている。
本実施の形態に係るアンテナ一体型回路装置１００よっても、アンテナと高周波回路を一体化することにより省面積化を図ることができる。また、接地導体７０は、半導体回路素子３０、複数のチップ部品４０により構成される高周波回路とアンテナ導体６０の間に設けられるため、アンテナから放射される電磁波が高周波回路に影響を及ぼすのを抑制することができる。また接地導体７０は、外部からの高周波雑音を遮断し、逆に高周波回路から外部へと放射される不要輻射を低減することができる。
次に本実施の形態に係るアンテナ一体型回路装置１００の製造方法について図２を用いて説明する。アンテナ一体型回路装置１００は、基体１１０から上方に向かって順に形成される。
基体１１０上に半導体回路素子３０、チップ部品４０をダイボンディングする。この基体１１０は、表面に素子を固定できるように接着性を有しても良い。
次に、絶縁体層２０ｄを形成する。基体１１０上に絶縁樹脂膜を貼付した後、加熱し、真空プレスすることによって半導体回路素子３０およびチップ部品４０が内部に押し込まれて絶縁体層２０ｄが形成される。
絶縁体層２０ｄを形成する絶縁樹脂膜には、フィラーまたは繊維等の充填材を含めることができる。フィラーとしては、例えば粒子状または繊維状のＳｉＯ２やＳｉＮを用いることができる。絶縁樹脂膜にフィラーや繊維を含めることにより、絶縁樹脂膜を加熱して半導体回路素子３０およびチップ部品４０を熱圧着した後、絶縁樹脂膜を例えば室温に冷却する際に、絶縁樹脂膜の反りを低減することができ、また熱伝導性も向上する。
絶縁体層２０ｄにはビアプラグ１２が形成される。このビアプラグ１２を介して半導体回路素子３０、チップ部品４０は配線導体１０ｄと接続される。ビアプラグ１２の形成については第１の実施の形態と同様に行うことができる。その後、第１の実施の形態と同様に、順次上層の絶縁体層と配線導体を形成していき、高周波回路を形成する。
（第３の実施の形態）
図３は、第３の実施の形態に係るアンテナ一体型回路装置１００の構成を示す断面図である。図２に示すアンテナ一体型回路装置１００では、外部引出電極８０とアンテナ導体６０が同一面に設けられていたが、本実施の形態においては、アンテナ導体６０は外部引出電極８０とは異なる面に設けられている。
そのため、基体１１０にもビアプラグ１２が設けられており、外部引出電極８０と配線導体とが接続される点が第２の実施の形態と異なっており、その他の構造については第２の実施の形態と同様である。
本実施の形態によれば、上述の第２の実施の形態の効果に加えて、次のような効果を得ることができる。
アンテナ導体６０を外部引出電極８０と反対の面に設けることにより、アンテナはアンテナ一体型回路装置１００が実装されるプリント基板と反対側に設けられることになる。そのため、アンテナにより送受信される電磁波はプリント基板を介さず、高品質な通信を行うことができ、またプリント基板を開口する必要がない。
特にアンテナにより送受信される電磁波の周波数や、プリント基板の材料によっては、プリント基板を介して送受信を行うことができない場合があり、またプリント基板を開口することが困難な場合もあることから、外部引出電極８０と異なる面にアンテナ導体６０を設けることによって、アンテナ一体型回路装置１００の実装の自由度を高めるとともに、より好適な信号の送受信を行うことができる。
図４は、本実施の形態の変形例を示す。アンテナ一体型回路装置１００の上面には、アンテナ導体６０と隣接して回路部品４２が実装される。この回路部品４２としては、（１）絶縁基材２０内部に埋め込むことの困難な部品、（２）抵抗やコンデンサ等の回路定数の最終調整を行うための部品などを設けることができる。
このようなアンテナ一体型回路装置１００は例えば図５に示す携帯電話端末の送受信ブロックを一体集積化した高周波モジュール３００に適用することができる。高周波モジュール３００は、送信アンプ２００ａ、受信アンプ２００ｂ、整合回路２０２ａ〜２０２ｃ、アンテナスイッチ２０４、フィルタ２０６、アンテナ２０８を含む。アンテナ２０８は図４のように高周波モジュール上面にアンテナ導体６０および接地導体７０により形成することができる。また、送信アンプ２００ａ、受信アンプ２００ｂ、アンテナスイッチ２０４は、絶縁体層に埋め込むことが可能である。
フィルタ２０６など他の部品に比べてサイズが大きく、絶縁体層に埋め込むことが困難な場合には、回路部品４２として図４に示す表層に実装してもよい。アンテナスイッチ２０４の代わりにデュプレクサが使用される場合には、デュプレクサを表層に実装してもよい。
また、整合回路２０２ａ〜２０２ｃは、コンデンサやインダクタを用いて構成されるが、これらのコンデンサ等としてチップ部品を使用する場合に、これを回路部品４２としてアンテナ一体型回路装置１００の表層に設けることによって、最終的なインピーダンス整合の調整を行うことができる。
本変形例によれば、上述の効果に加えて、より効率的な集積化が可能となり、また高周波モジュールを組み立てた後、検査段階等において回路定数の調整を行うことにより回路特性の向上を図ることができ、さらには歩留まり向上を図ることができる。
（第４の実施の形態）
図６は、第４の実施の形態に係るアンテナ一体型回路装置１００の構成を示す断面図である。図６に示すアンテナ一体型回路装置１００では、アンテナ導体６０ａ、６０ｂが、アンテナ一体型回路装置１００の両方の面に設けられている。その他の構成については第２、第３の実施の形態と同様である。
アンテナをアンテナ一体型回路装置１００の両面に設けることにより、例えば一面に設けられたアンテナ導体６０ａを送信用アンテナ、他面に設けられたアンテナ導体６０ｂを受信用アンテナとして使用することができる。アンテナ導体６０ａおよび６０ｂの形状は、送受信それぞれに最適化することができ、また、隣接する接地導体７０ａ、７０ｂとの間の絶縁体層の材料も送信、受信アンテナそれぞれで最適化を行うことができる。
また、２つのアンテナをダイバシチアンテナとして用いてもよい。この場合には、より安定した電磁波の送受信を行うことができる。
（第５の実施の形態）
図７は、第５の実施の形態に係るアンテナ一体型回路装置１００の構成を示す平面図である。図８、９は、それぞれ、第５の実施の形態に係るアンテナ一体型回路装置１００の構成を示す図７のＡ−Ａ’線上、Ｂ−Ｂ’線上の断面図である。本実施の形態のアンテナ一体型回路装置１００は、基体１１０、絶縁基材２０、半導体回路素子３０、アンテナ導体６０、および接地導体７０を含む。
実施の形態２と同様に、基体１１０は、例えばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。
基体１１０には、半導体回路素子３０がダイボンディングされており、半導体回路素子３０は、絶縁体層２０ｄに埋め込まれている。
本実施の形態の半導体回路素子３０は、より具体的には、ＲＦＩＤチップである。ＲＦＩＤチップは、非接触ＩＣカードをさらに小型化し、高機能化、バッテリレス化した装置であり、様々な物体の識別に用いられる。ＲＦＩＤチップは、電池を搭載せず、リーダ／ライタから送出される電磁波の一部を整流して、動作に必要な電力を確保する。
絶縁基材２０は、多層構造を有しており、複数の絶縁体層２０ａ〜２０ｄが積層されて形成される。これらの絶縁体層２０ａ〜２０ｄは同一材料により構成されていても良いし、それぞれ異なった材料により構成されていてもよい。これらの材料は、例えばエポキシ樹脂、ＢＴレジン等のメラミン誘導体、液晶ポリマー、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等を用いることができる。
絶縁体層２０ａ〜２０ｄ上には配線導体１０ａ〜１０ｄが所定の形状にパターニングされて設けられている。絶縁体層２０ａ〜２０ｄには複数のビアプラグ１２が設けられており、複数のビアプラグ１２により配線導体１０ａ〜１０ｄ、および半導体回路素子３０の電極プラグ間が接続されている。
配線導体１０ａは、アンテナ導体６０と電気的に接続されている。配線導体１０ａと半導体回路素子３０の給電用の電極プラグ３１とが、複数のビアプラグ１２および配線導体１０ｂ〜ｄを介して、電気的に接続されている。本実施形態では、配線導体１０ａは、アンテナ導体６０と半導体回路素子３０とを電気的に接続する給電点である。
アンテナ導体６０は、リーダライタから送信される搬送波を受信する。アンテナ導体６０は、半導体回路素子３０がマウントされた基体１１０とは反対の面に設けられている。また、アンテナ導体６０と隣接する配線導体１０ｂにはアンテナ導体６０をオーバーラップするように接地導体７０が設けられている。接地導体７０と半導体回路素子３０の接地用の電極プラグ３９とが、複数のビアプラグ１２および配線導体１０ｂ〜ｄを介して、電気的に接続されている。
このように、本実施の形態によれば、半導体回路素子３０（ＲＦＩＤチップ）が絶縁体層２０ｄに埋め込まれ、アンテナ導体６０が基体１１０とは反対の面に設けられ、半導体回路素子３０とアンテナ導体６０との間に接地導体７０が設けられたアンテナ一体型無給電ＲＦＩＤが提供される。
図１０は、本実施の形態に係る半導体回路素子３０の機能構成を示す機能ブロック図である。半導体回路素子３０は、電源再生回路３４、高周波回路３５、非同期ＭＰＵ３６、およびメモリ３７を含む。
電源再生回路は３４は、アンテナ導体６０によって受信された搬送波を整流し、電源として、後述する高周波回路３５、非同期ＭＰＵ３６、およびメモリ３７に電力を供給する。
高周波回路３５は、アンテナ導体６０によって受信された搬送波から符号化されたデータを復調し、復号化する。復号化された信号は、非同期ＭＰＵ３６に送信される。また、高周波回路３５は、非同期ＭＰＵ３６から信号を受信し、受信した信号を符号化し、変調して搬送波を生成する。生成された搬送波は、アンテナ導体６０から放射され、リーダ／ライタによって受信される。
非同期ＭＰＵ３６は、クロック信号を用いない非同期式のＭＰＵである。非同期ＭＰＵ３６は、受信した信号にしたがって、メモリ３７の情報の読み書きの制御を行う。
メモリ３７は、物品等に関する情報や半導体回路素子３０のＩＤ等を記憶する。メモリ３７は、読み書き可能な記憶媒体（ＥＥＰＲＯＭ、Electronically Erasable and Programmable Read Only Memory）でも、読み取り専用の記憶媒体（ＲＯＭ、Read Only Memory）でもよい。メモリ３７が読み取り専用の記憶媒体の場合には、非同期ＭＰＵ３６は、メモリ３７から情報を読み込む制御を行う。
本実施の形態によれば、半導体回路素子（ＲＦＩＤチップ）とアンテナ導体とが積層されるため、実装面積の増大が抑制される。また、半導体回路素子とアンテナ導体との間に設けられた接地導体により、アンテナの特性が向上するとともに、周辺からの外来ノイズが遮蔽される。これにより、優れた回路特性が得られるアンテナ一体化無給電ＲＦＩＤが提供される。
なお、本実施の形態では、チップ部品が省略されているが、絶縁基材２０中に複数のチップ部品が実装され、半導体回路素子３０の機能の一部を担っていてもよい。これによれば、接地導体７０が、複数のチップ部品により構成される高周波回路とアンテナ導体６０の間に設けられるため、アンテナ導体６０から放射される電磁波が半導体回路素子３０に影響を及ぼすのを抑制することができる。また接地導体７０は、外部からの雑音を遮断し、逆に半導体回路素子３０から外部へと放射される不要輻射を低減することができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
実施の形態では、接地導体をアンテナ導体と隣接する配線導体層、すなわち絶縁体層を１層挟んだ配線導体層に設けた場合について説明したが、これには限定されず、アンテナ導体から絶縁体層を２層以上挟んだ配線導体層に接地導体を設けてもよい。この場合、接地導体を設ける配線導体層を選択することにより、アンテナ導体と接地導体との間隔が調節可能となり、所望のアンテナ特性を好適に得ることができる。
本発明は、携帯電話や簡易型携帯電話システム、無線カード、マイクロ波を送受信するセンサなど、アンテナと高周波回路が混載される様々な機器に適用することができる。
なお、上記実施の形態においては、絶縁基材２０上または基体１１０上に半導体回路素子３０およびチップ部品４０が実装されているが、銅などによる配線パターンを持ちながら半導体回路素子３０等を支持するためのコアを使用しないコアレスSIP(System in Package)として知られるISB(Integrated System in Board：登録商標)についても本発明が適用され得る。
第１の実施の形態に係るアンテナ一体型回路装置の構成を示す断面図である。 第２の実施の形態に係るアンテナ一体型回路装置の構成を示す断面図である。 第３の実施の形態に係るアンテナ一体型回路装置の構成を示す断面図である。 第３の実施の形態に係るアンテナ一体型回路装置の変形例の構成を示す断面図である。 携帯電話端末の送受信系のブロック図である。 第４の実施の形態に係るアンテナ一体型回路装置の構成を示す断面図である。 第５の実施の形態に係るアンテナ一体型回路装置の構成を示す平面図である。 第５の実施の形態に係るアンテナ一体型回路装置の構成を示す図７のＡ−Ａ’線上の断面図である。 第５の実施の形態に係るアンテナ一体型回路装置の構成を示す図７のＢ−Ｂ’線上の断面図である。 第５の実施の形態に係るアンテナ一体型回路装置の半導体回路素子の機能構成を示す機能ブロック図である。
符号の説明
１０ 配線導体、 １２ ビアプラグ、 ２０ 絶縁基材、 ３０ 半導体回路素子、 ４０ チップ部品、 ５０ モールド樹脂、 ６０ アンテナ導体、 ７０ 接地導体、 ８０ 外部引出電極、 １００ アンテナ一体型回路装置。

Claims (3)

  1. 絶縁体層と配線導体層が積層され、前記絶縁体層に回路素子が埋め込まれて形成される信号処理回路装置と、
    前記信号処理回路装置の配線導体層に設けられたアンテナ導体と、
    を備え、
    前記信号処理回路装置は、前記アンテナ導体と前記回路素子との間に位置する配線導体層に、前記アンテナ導体とオーバーラップする接地導体を備えており、
    前記アンテナ導体は、前記信号処理回路装置において外部引出電極が引き出される面と反対の面に設けられており、
    さらに、前記アンテナ導体が設けられた面には、前記アンテナ導体が受信または送信する信号の周波数と同じ周波数の信号を調整する回路部品が実装されていることを特徴とするアンテナ一体型回路装置。
  2. 前記アンテナ導体と、前記接地導体の設けられた配線導体層の間の絶縁体層は、その他の絶縁体層と比誘電率が異なる材料で形成されることを特徴とする請求項１に記載のアンテナ一体型回路装置。
  3. 前記回路素子がＲＦＩＤチップであることを特徴とする請求項１に記載のアンテナ一体型回路装置。
JP2005243651A 2004-09-01 2005-08-25 アンテナ一体型回路装置 Expired - Fee Related JP4413174B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005243651A JP4413174B2 (ja) 2004-09-01 2005-08-25 アンテナ一体型回路装置
US11/215,131 US7615856B2 (en) 2004-09-01 2005-08-31 Integrated antenna type circuit apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004254066 2004-09-01
JP2005243651A JP4413174B2 (ja) 2004-09-01 2005-08-25 アンテナ一体型回路装置

Publications (2)

Publication Number Publication Date
JP2006101494A JP2006101494A (ja) 2006-04-13
JP4413174B2 true JP4413174B2 (ja) 2010-02-10

Family

ID=36240814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005243651A Expired - Fee Related JP4413174B2 (ja) 2004-09-01 2005-08-25 アンテナ一体型回路装置

Country Status (1)

Country Link
JP (1) JP4413174B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3255668A4 (en) * 2015-04-14 2018-07-11 Huawei Technologies Co., Ltd. Chip

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4812777B2 (ja) * 2006-01-20 2011-11-09 パナソニック株式会社 アンテナ内蔵モジュールとカード型情報装置およびそれらの製造方法
JP2008017421A (ja) * 2006-07-10 2008-01-24 Seiko Epson Corp 半導体装置
JP4645911B2 (ja) * 2006-10-25 2011-03-09 株式会社村田製作所 複合部品
CN101828301A (zh) * 2007-10-18 2010-09-08 英特尔公司 用于多频带应用的使用低损耗衬底层叠的多层小型的嵌入式天线
JP2010239344A (ja) * 2009-03-31 2010-10-21 Fujikura Ltd 無線回路モジュール
JP5087118B2 (ja) * 2010-09-28 2012-11-28 株式会社東芝 通信機器
KR101434003B1 (ko) 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9431369B2 (en) 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
WO2015171118A1 (en) * 2014-05-06 2015-11-12 Intel Corporation Multi-layer package with integrated antenna
WO2018016624A1 (ja) * 2016-07-22 2018-01-25 京セラ株式会社 Ｒｆｉｄタグ用基板、ｒｆｉｄタグおよびｒｆｉｄシステム
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
JP7013323B2 (ja) 2018-05-17 2022-01-31 株式会社東芝 回路装置
JP7383312B2 (ja) 2022-03-07 2023-11-20 日本ミクロン株式会社 無線センサー

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3255668A4 (en) * 2015-04-14 2018-07-11 Huawei Technologies Co., Ltd. Chip
US10475741B2 (en) 2015-04-14 2019-11-12 Huawei Technologies Co., Ltd. Chip

Also Published As

Publication number Publication date
JP2006101494A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
JP4413174B2 (ja) アンテナ一体型回路装置
US7615856B2 (en) Integrated antenna type circuit apparatus
US8400307B2 (en) Radio frequency IC device and electronic apparatus
EP2928015B1 (en) Radio frequency ic device and electronic apparatus
US11264703B2 (en) Chip antenna
KR101037035B1 (ko) 무선 ｉｃ 디바이스 및 전자기기
US11233336B2 (en) Chip antenna and chip antenna module including the same
US6353420B1 (en) Wireless article including a plural-turn loop antenna
US11211689B2 (en) Chip antenna
US6518885B1 (en) Ultra-thin outline package for integrated circuit
KR101188791B1 (ko) Ｎｆｃ 통신을 위한 안테나 내장형 카드형 정보 매체 및 그 제조 방법
US11721913B2 (en) Chip antenna module
US11069954B2 (en) Chip antenna
US9177240B2 (en) Communication device
US9336475B2 (en) Radio IC device and radio communication terminal
JP4840275B2 (ja) 無線ｉｃデバイス及び電子機器
KR20200047089A (ko) 칩 안테나 모듈
TWI785713B (zh) 射頻系統及通訊設備
KR102444299B1 (ko) 전자 소자 모듈 및 이의 제조 방법
CN218383977U (zh) 电路模块和rfid标签
JP4783997B2 (ja) 接触・非接触兼用型ｉｃモジュールとその製造方法
JP2002236900A (ja) 接触・非接触兼用型ｉｃモジュールとその製造方法
JP2012221212A (ja) 非接触型ｉｃモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees