JP4840275B2 - 無線ｉｃデバイス及び電子機器 - Google Patents

無線ｉｃデバイス及び電子機器 Download PDF

Info

Publication number
JP4840275B2
JP4840275B2 JP2007185438A JP2007185438A JP4840275B2 JP 4840275 B2 JP4840275 B2 JP 4840275B2 JP 2007185438 A JP2007185438 A JP 2007185438A JP 2007185438 A JP2007185438 A JP 2007185438A JP 4840275 B2 JP4840275 B2 JP 4840275B2
Authority
JP
Japan
Prior art keywords
wireless
circuit board
chip
radiation plate
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007185438A
Other languages
English (en)
Other versions
JP2009027233A (ja
Inventor
登 加藤
聡 石野
猛 片矢
育平 木村
伸郎 池本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007185438A priority Critical patent/JP4840275B2/ja
Publication of JP2009027233A publication Critical patent/JP2009027233A/ja
Application granted granted Critical
Publication of JP4840275B2 publication Critical patent/JP4840275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は、無線ＩＣデバイス、特に、ＲＦＩＤ(Radio Frequency Identification)システムに用いられる無線ＩＣチップを有する無線ＩＣデバイス、及び、電子機器に関する。
近年、物品の管理システムとして、誘導電磁界を発生するリーダライタと物品や容器などに付された所定の情報を記憶したＩＣチップ（ＩＣタグ、無線ＩＣチップとも称する）とを非接触方式で通信し、情報を伝達するＲＦＩＤシステムが開発されている。
ＩＣチップを搭載した無線ＩＣデバイスとしては、従来、特許文献１に記載されているように、誘電体基板にダイポールアンテナ（一対の主アンテナ素子と整合部とからなる）を設け、ダイポールアンテナの端部にタグＩＣを電気的に接続した無線ＩＣタグが知られている。整合部はタグＩＣと主アンテナ素子との間に配置され、両者をインピーダンス整合させる機能を有している。
しかしながら、この無線ＩＣタグでは以下の問題点を有している。（１）整合部と主アンテナ素子とを単一の基板上に隣接して形成しているため、無線ＩＣタグのサイズが大きくなる。（２）主アンテナ素子及び整合部を配置した大きな基板上に形成した電極に微小な無線ＩＣチップを実装する必要があり、高精度な実装機が必要であること、及び、実装時の位置合わせ時間を要することから製造時間が長くなり、無線ＩＣタグのコストが上昇する。
特開２００５−２４４７７８号公報
そこで、本発明の目的は、小型化を達成でき、無線ＩＣチップの実装が容易で低コストな無線ＩＣデバイス、及び、該無線ＩＣデバイスを搭載した電子機器を提供することにある。
前記目的を達成するため、本発明に係る無線ＩＣデバイスは、
送受信信号を処理する無線ＩＣチップと、
共振回路を含み、該共振回路と結合する外部電極を基板表面に設けた給電回路基板と、
前記外部電極と電気的に導通状態で接続された放射板と、
を備え、
前記給電回路基板は筺体内に設置されたプリント配線基板に搭載され、
前記放射板は前記プリント配線基板上に設けられ、
前記給電回路基板は、複数の誘電体シート又は磁性体シートを積層してなる多層基板であり、前記共振回路が該多層基板の内部に形成され、
前記無線ＩＣチップと前記給電回路基板の共振回路とは電気的に導通状態で接続され、
前記放射板で受信された信号によって前記外部電極及び前記共振回路を介して前記無線ＩＣチップが動作され、該無線ＩＣチップからの応答信号が前記共振回路及び前記外部電極を介して前記放射板から外部に放射されること、
を特徴とする。
本発明に係る無線ＩＣデバイスにおいては、給電回路基板の表面に設けた外部電極が、給電回路基板に設けた共振回路と結合するとともに、アンテナとして機能する放射板と電気的に導通している。給電回路基板は比較的サイズの大きい放射板を搭載する必要はないので、極めて小型に構成できる。無線ＩＣチップはこのような小型の給電回路基板上に実装すればよく、従来から広く使用されているＩＣ実装機などを用いることができ、実装コストが低減する。また、ＲＦＩＤシステムの使用周波数に応じて無線ＩＣチップを変更した場合、給電回路基板の共振回路の設計を変更するだけでよく、放射板の形状やサイズまで変更する必要はなく、この点でも低コストを達成できる。
特に、本発明に係る無線ＩＣデバイスにおいて特徴的な点は、給電回路基板に外部電極を設け、この外部電極が共振回路と電磁界結合するとともに、放射板に電気的に導通状態で接続していることにある。共振回路は、無線ＩＣチップと電気的に導通状態にあるが、放射板とは外部電極を介して電気的に導通状態又は非導通状態のいずれであってもよい。非導通状態であれば、放射板から侵入する静電気による無線ＩＣチップの破壊を防止することができる。
本発明に係る無線ＩＣデバイスにおいて、放射板は筺体内に設置されたプリント配線基板上に設けられている。給電回路基板が放射板と対向する面から対向しない少なくとも一つの面にわたって外部電極が設けられていてもよい。外部電極と放射板との接合強度が向上する。外部電極は複数のものが設けられていてもよい。また、外部電極と放射板とは金属粒子を含む導電性接着剤により接合されていることが好ましい。温度変化などによる熱膨張量の差が小さくなり、放射板と給電回路基板との接合信頼性が向上する。
共振回路がインダクタンス素子とキャパシタンス素子とにより構成されている場合、インダクタンス素子とキャパシタンス素子とが異なる外部電極と電磁界結合し、外部電極にはそれぞれ異なる放射板が接続されていてもよい。容量による電界結合は磁界結合よりも信号エネルギーの受渡し効率が高いため、放射特性を向上させることができる。しかも、インダクタンス素子及びキャパシタンス素子において別々に外部電極との結合状態を設定でき、放射特性の設計自由度が向上する。
また、共振回路は無線ＩＣチップと外部電極とが直流により接続されるように構成されていてもよい。また、共振回路は給電回路基板に内蔵した素子と給電回路基板上に実装した素子、又は、放射板を設けた基板上に実装した素子とで構成されていてもよい。給電回路基板や放射基板の上にインダクタンス値の大きなチップインダクタやキャパシタンス値の大きなチップコンデンサを実装すれば、給電回路基板に内蔵した素子は値の小さなものでよく、給電回路基板のサイズをより小型化できる。
給電回路基板はセラミックや液晶ポリマなど樹脂からなる多層基板で構成されていてもよい。多層基板で構成すれば、インダクタンス素子やキャパシタンス素子を高精度に内蔵可能であり、配線電極の形成の自由度が向上する。
また、無線ＩＣチップ、給電回路基板及び放射板の少なくとも一つを覆う保護膜が設けられていることが好ましい。耐環境特性が向上する。
なお、無線ＩＣチップは、本無線ＩＣデバイスが取り付けられる物品に関する各種情報がメモリされている以外に、情報が書き換え可能であってもよく、ＲＦＩＤシステム以外の情報処理機能を有していてもよい。
本発明に係る電子機器は、前記無線ＩＣデバイスを備えたことを特徴とする。機器筐体に内蔵されたプリント配線基板に設けられた前記放射板上に前記給電回路基板に設けた外部電極が電気的に導通状態で接続されている。
本発明によれば、給電回路基板は比較的サイズの大きい放射板を搭載する必要はなく、極めて小型に構成でき、微小な無線ＩＣチップであっても従来の実装機を用いて容易に実装することができ、実装コストが低減する。使用周波数帯を変更する場合には、共振回路の設計を変更するだけでよい。
以下、本発明に係る無線ＩＣデバイス及び電子機器の実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分は同じ符号を付し、重複する説明は省略する。
（無線ＩＣデバイスの第１実施例、図１参照）
図１に本発明に係る無線ＩＣデバイスの第１実施例を示す。この無線ＩＣデバイス１は、所定周波数の送受信信号を処理する無線ＩＣチップ５と、該無線ＩＣチップ５を搭載した給電回路基板１０と、放射基板（プリント配線基板）２０上に設けた放射板２１ａ，２１ｂとからなる。
無線ＩＣチップ５は、クロック回路、ロジック回路、メモリ回路などを含み、必要な情報がメモリされており、図１１に示すように、裏面に入出力端子電極６，６及び実装用端子電極７，７が設けられている。入出力端子電極６，６が給電回路基板１０の表面に設けた電極１２ａ，１２ｂ（図１２参照）に金属バンプ８を介して電気的に接続されている。また、実装用端子電極７，７が電極１２ｃ，１２ｄに金属バンプ８を介して電気的に接続されている。なお、金属バンプ８の材料としては、Ａｕ、半田などを用いることができる。
また、給電回路基板１０の表面には、無線ＩＣチップ５と給電回路基板１０との接合強度を向上させるために、無線ＩＣチップ５との接続部を覆うように保護膜９が設けられている。
放射板２１ａ，２１ｂは放射基板２０上にＡｌ、Ｃｕ、Ａｇなどの金属めっきや導電性ペーストなどによる電極膜を所定の形状に設けたものである。なお、本実施例において放射基板２０はガラスエポキシ樹脂製のプリント配線基板を使用しているが、ＰＥＴやポリプロピレンなどの樹脂製基板であってもよい。
給電回路基板１０は、インダクタンス素子を有する共振回路（図１では省略）を内蔵したもので、裏面には外部電極１９ａ，１９ｂが設けられ、表面には接続用電極１２ａ〜１２ｄ（図１２参照）が形成されている。外部電極１９ａ，１９ｂは基板１０に内蔵された共振回路と電磁界結合し、放射板２１ａ，２１ｂとは導電性接着剤２２を介して電気的に導通状態で接続されている。なお、この電気的な接続には半田などを用いてもよい。
即ち、給電回路基板１０には所定の共振周波数を有する共振回路が内蔵されており、無線ＩＣチップ５から発信された所定の周波数を有する送信信号を外部電極１９ａ，１９ｂを介して放射板２１ａ，２１ｂに伝達し、かつ、放射板２１ａ，２１ｂで受けた信号から所定の周波数を有する受信信号を選択し、無線ＩＣチップ５に供給する。それゆえ、この無線ＩＣデバイス１は、放射板２１ａ，２１ｂで受信された信号によって無線ＩＣチップ５が動作され、該無線ＩＣチップ５からの応答信号が放射板２１ａ，２１ｂから外部に放射される。
前記無線ＩＣデバイス１にあっては、給電回路基板１０の表面に設けた外部電極１９ａ，１９ｂが、基板１０に内蔵された共振回路と電磁界結合するとともに、アンテナとして機能する放射板２１ａ，２１ｂと電気的に導通している。給電回路基板１０は比較的サイズの大きい放射板２１ａ，２１ｂを搭載する必要はなく、極めて小型に構成できる。無線ＩＣチップ５はこのような小型の給電回路基板１０に搭載すればよく、従来から広く使用されているＩＣ実装機などを用いることができ、実装コストが低減する。また、使用周波数帯を変更するに際しては、共振回路の設計を変更するだけでよく、放射板２１ａ，２１ｂなどはそのまま用いてもよい。
また、外部電極１９ａ，１９ｂと放射板２１ａ，２１ｂとを接合する導電性接着剤２２には金属粒子を含むものを用いることが好ましい。温度変化などによる接着剤２２と外部電極１９ａ，１９ｂ及び放射板２１ａ，２１ｂとの熱膨張量の差が小さく、接合信頼性が向上する。
（無線ＩＣデバイスの第２実施例、図２参照）
図２に本発明に係る無線ＩＣデバイスの第２実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、外部電極１９ａ，１９ｂを給電回路基板１０の裏面から両側面にわたって設けたものである。外部電極１９ａ，１９ｂと放射板２１ａ，２１ｂとを接合する導電性接着剤２２による接合力が大きくなる。その他の作用効果は第１実施例と同様である。
（無線ＩＣデバイスの第３実施例、図３参照）
図３に本発明に係る無線ＩＣデバイスの第３実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、外部電極１９ａ，１９ｂを給電回路基板１０の裏面から両側面さらに上面にわたって設けたものである。その作用効果は第１及び第２実施例と同様である。
（無線ＩＣデバイスの第４実施例、図４参照）
図４に本発明に係る無線ＩＣデバイスの第４実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、給電回路基板１０の表面に無線ＩＣチップ５を覆うエポキシ系、ポリイミド系などの樹脂製の保護膜２３を設けたものである。保護膜２３を設けることで、耐環境特性が向上する。
（無線ＩＣデバイスの第５実施例、図５参照）
図５に本発明に係る無線ＩＣデバイスの第５実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、共振回路を給電回路基板１０に内蔵した素子と給電回路基板１０上に実装した素子２５とで構成したものである。素子２５はチップインダクタンス、チップコンデンサなどである。チップタイプの素子はインダクタンス値やキャパシタンス値の大きなものを使用でき、給電回路基板１０に内蔵する素子は値の小さなものでよいので、給電回路基板１０をより小型にできる。その他の作用効果は第１実施例と同様である。
（無線ＩＣデバイスの第６実施例、図６参照）
図６に本発明に係る無線ＩＣデバイスの第６実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、共振回路を給電回路基板１０に内蔵した素子と放射基板２０上に実装した素子２５とで構成したものである。素子２５は前記第５実施例で説明したようにチップインダクタンス、チップコンデンサなどであり、その作用効果は第５実施例と同様である。
（無線ＩＣデバイスの第７実施例、図７参照）
図７に本発明に係る無線ＩＣデバイスの第７実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、放射板２１ａ，２１ｂを多層構造とした放射基板２０の裏面に設け、該基板２０の表面に設けた電極２６ａ，２６ｂとはビアホール導体２７を介して電気的に接続したものである。電極２６ａ，２６ｂは導電性接着剤２２あるいは半田などで外部電極１９ａ，１９ｂと接合されている。
（無線ＩＣデバイスの第８実施例、図８参照）
図８に本発明に係る無線ＩＣデバイスの第８実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、放射板２１ａ，２１ｂを多層構造とした放射基板２０の中段部に設け、該基板２０の表面に設けた電極２６ａ，２６ｂとはビアホール導体２７を介して電気的に接続したものである。電極２６ａ，２６ｂは導電性接着剤２２あるいは半田などで外部電極１９ａ，１９ｂと接合されている。
（無線ＩＣデバイスの第９実施例、図９参照）
図９に本発明に係る無線ＩＣデバイスの第９実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、放射板２１ａ，２１ｂを多層構造とした放射基板２０にビアホール導体２８を介してコイル形状に設け、該基板２０の表面に設けた電極２６ａ，２６ｂとはビアホール導体２７を介して電気的に接続したものである。電極２６ａ，２６ｂは導電性接着剤２２あるいは半田などで外部電極１９ａ，１９ｂと接合されている。放射板２１ａ，２１ｂをコイル形状とすることにより、放射特性が向上する。その他の作用効果は第１実施例と同様である。
（無線ＩＣデバイスの第１０実施例、図１０参照）
図１０に本発明に係る無線ＩＣデバイスの第１０実施例を示す。この無線ＩＣデバイス１は、基本的には前記第１実施例と同様の構成からなり、無線ＩＣチップ５を放射板２１ａ，２１ｂを設けたプリント配線基板２０上に搭載したものである。無線ＩＣチップ５の入出力端子電極６，６や実装用端子電極７，７（図１１参照）は、プリント配線基板２０上に設けた電極を介して給電回路基板１０の共振回路と電気的に導通されている。また、給電回路基板１０の裏面に設けた外部電極１９ａ，１９ｂがプリント配線基板２０上に設けた放射板２１ａ，２１ｂと導電性接着剤２２あるいは半田と、プリント配線基板２０の表面又は内部の電極を介して電気的に接続されている。
（共振回路の第１例、図１２及び図１３参照）
給電回路基板１０に内蔵された共振回路の第１例を、図１２に給電回路基板１０の分解斜視図として、図１３に等価回路として示す。
給電回路基板１０は、図１２に示すように、誘電体からなるセラミックシート１１Ａ〜１１Ｈを積層、圧着、焼成したもので、シート１１Ａには接続用電極１２ａ，１２ｂと電極１２ｃ，１２ｄとビアホール導体１３ａ，１３ｂが形成され、シート１１Ｂにはキャパシタ電極１８ａと導体パターン１５ａ，１５ｂとビアホール導体１３ｃ〜１３ｅが形成され、シート１１Ｃにはキャパシタ電極１８ｂとビアホール導体１３ｄ〜１３ｆが形成されている。さらに、シート１１Ｄには導体パターン１６ａ，１６ｂとビアホール導体１３ｅ，１３ｆ，１４ａ，１４ｂ，１４ｄが形成され、シート１１Ｅには導体パターン１６ａ，１６ｂとビアホール導体１３ｅ，１３ｆ，１４ａ，１４ｃ，１４ｅが形成され、シート１１Ｆにはキャパシタ電極１７と導体パターン１６ａ，１６ｂとビアホール導体１３ｅ，１３ｆ，１４ｆ，１４ｇが形成され、シート１１Ｇには導体パターン１６ａ，１６ｂとビアホール導体１３ｅ，１３ｆ，１４ｆ，１４ｇが形成され、シート１１Ｈには導体パターン１６ａ，１６ｂとビアホール導体１３ｆが形成されている。
以上のシート１１Ａ〜１１Ｈを積層することにより、ビアホール導体１４ｃ，１４ｄ，１４ｇにて螺旋状に接続された導体パターン１６ａにてインダクタンス素子Ｌ１が構成され、ビアホール導体１４ｂ，１４ｅ，１４ｆにて螺旋状に接続された導体パターン１６ｂにてインダクタンス素子Ｌ２が構成され、キャパシタ電極１８ａ，１８ｂにてキャパシタンス素子Ｃ１が構成され、キャパシタ電極１８ｂ，１７にてキャパシタンス素子Ｃ２が構成される。
インダクタンス素子Ｌ１の一端はビアホール導体１４ｃ，１３ｄ、導体パターン１５ａ、ビアホール導体１３ｃを介してキャパシタ電極１８ｂに接続され、インダクタンス素子Ｌ２の一端はビアホール導体１４ａを介してキャパシタ電極１７に接続される。また、インダクタンス素子Ｌ１，Ｌ２の他端は、シート１１Ｈ上で一つにまとめられ、ビアホール導体１３ｅ、導体パターン１５ｂ、ビアホール導体１３ａを介して接続用電極１２ａに接続されている。さらに、キャパシタ電極１８ａはビアホール導体１３ｂを介して接続用電極１２ｂに電気的に接続されている。
そして、接続用電極１２ａ，１２ｂが金属バンプ８（図１など参照）を介して無線ＩＣチップ５の端子電極６，６（図１１参照）と電気的に接続される。電極１２ｃ，１２ｄは無線ＩＣチップ５の端子電極７，７に接続される。
また、給電回路基板１０の裏面には外部電極１９ａ，１９ｂが導体ペーストの塗布などで設けられ、外部電極１９ａはインダクタンス素子Ｌ（Ｌ１，Ｌ２）と磁界により結合し、外部電極１９ｂはキャパシタ電極１８ｂとビアホール導体１３ｆを介して接続される。外部電極１９ａ，１９ｂは放射板２１ａ，２１ｂに電気的に接続されることは前述のとおりである。以上の共振回路の等価回路を図１３に示す。
なお、この共振回路において、インダクタンス素子Ｌ１，Ｌ２は２本の導体パターン１６ａ，１６ｂを並列に配置した構造としている。２本の導体パターン１６ａ，１６ｂはそれぞれ線路長が異なっており、異なる共振周波数とすることができ、無線ＩＣデバイス１を広帯域化できる。
なお、各セラミックシート１１Ａ〜１１Ｈは磁性体のセラミック材料からなるシートであってもよく、給電回路基板１０は従来から用いられているシート積層法、厚膜印刷法などの多層基板の製作工程により容易に得ることができる。
また、前記シート１１Ａ〜１１Ｈを、例えば、ポリイミドや液晶ポリマーなどの誘電体からなるフレキシブルなシートとして形成し、該シート上に厚膜形成法などで電極や導体を形成し、それらのシートを積層して熱圧着などで積層体とし、インダクタンス素子Ｌ１，Ｌ２やキャパシタンス素子Ｃ１，Ｃ２を内蔵させてもよい。
前記給電回路基板１０において、インダクタンス素子Ｌ１，Ｌ２とキャパシタンス素子Ｃ１，Ｃ２とは平面透視で異なる位置に設けられ、インダクタンス素子Ｌ１，Ｌ２は外部電極１９ａ（放射板２１ａ）と磁界的に結合し、キャパシタンス素子Ｃ１，Ｃ２は外部電極１９ｂ（放射板２１ｂ）と電気的に接続している。
従って、給電回路基板１０上に前記無線ＩＣチップ５を搭載した無線ＩＣデバイス１は、図示しないリーダライタから放射される高周波信号（例えば、ＵＨＦ周波数帯）を放射板２１ａ，２１ｂで受信し、外部電極１９ａ，１９ｂと磁界結合及び電界結合している共振回路を共振させ、所定の周波数帯の受信信号のみを無線ＩＣチップ５に供給する。一方、この受信信号から所定のエネルギーを取り出し、このエネルギーを駆動源として無線ＩＣチップ５にメモリされている情報を、共振回路にて所定の周波数に整合させた後、外部電極１９ａ，１９ｂを介して放射板２１ａ，２１ｂに伝え、該放射板２１ａ，２１ｂからリーダライタに送信、転送する。
給電回路基板１０においては、インダクタンス素子Ｌ１，Ｌ２とキャパシタンス素子Ｃ１，Ｃ２で構成された共振回路にて共振周波数特性が決定される。放射板２１ａ，２１ｂから放射される信号の共振周波数は、共振回路の自己共振周波数によって実質的に決まる。
ところで、共振回路は無線ＩＣチップ５のインピーダンスと放射板２１ａ，２１ｂのインピーダンスを整合させるためのマッチング回路を兼ねている。給電回路基板１０は、インダクタンス素子やキャパシタンス素子で構成された共振回路とは別に設けられたマッチング回路を備えていてもよい（この意味で、共振回路を整合回路とも称する）。共振回路にマッチング回路の機能をも付加しようとすると、共振回路の設計が複雑になる傾向がある。共振回路とは別にマッチング回路を設ければ、共振回路、マッチング回路をそれぞれ独立して設計できる。
また、前記第５及び第６実施例に示したように、共振回路を構成する素子の一部を基板１０又は基板２０に実装してもよい。
（共振回路の第２例、図１４及び図１５参照）
給電回路基板３０に内蔵された共振回路の第２例を、図１４に給電回路基板３０の分解斜視図として、図１５に等価回路として示す。
給電回路基板３０は、図１４に示すように、誘電体からなるセラミックシート３１Ａ〜３１Ｅを積層、圧着、焼成したもので、シート３１Ａには接続用電極１２ａ，１２ｂと電極１２ｃ，１２ｄとビアホール導体３３ａ，３３ｂが形成されている。シート３１Ｂ，３１Ｃ，３１Ｄには導体パターン３６とビアホール導体３３ｃ，３３ｄが形成されている。シート３３Ｅには導体パターン３６とビアホール導体３３ｄ，３３ｅが形成されている。
以上のシート３１Ａ〜３１Ｅを積層することにより、ビアホール導体３３ｃにて螺旋状に接続された導体パターン３６にてインダクタンス素子Ｌが構成される。また、導体パターン３６の線間容量にてキャパシタンス素子Ｃが構成される。インダクタンス素子Ｌの一端はビアホール導体３３ａを介して接続用電極１２ａに接続されている。
また、給電回路基板３０の裏面には外部電極１９が導体ペーストの塗布などで設けられ、外部電極１９はビアホール導体３３ｅを介してインダクタンス素子Ｌの他端に接続されるとともに、ビアホール導体３３ｄ，３３ｂを介して接続用電極１２ｂに接続されている。外部電極１９は放射板２１に電気的に接続される。以上の共振回路の等価回路は図１５に示すとおりである。
この共振回路は無線ＩＣチップ５と外部電極１９とが直流により接続されるように構成されており、放射板２１で受信した高周波信号を無線ＩＣチップ５に供給する。一方、無線ＩＣチップ５にメモリされている情報を、この共振回路を介して外部電極１９及び放射板２１に伝え、放射板２１からリーダライタに送信、転送する。
（電子機器の実施例、図１６〜図１９参照）
次に、本発明に係る電子機器の一実施例として携帯電話を説明する。図１６に示す携帯電話５０は、複数の周波数に対応しており、地上波デジタル信号、ＧＰＳ信号、ＷｉＦｉ信号、ＣＤＭＡやＧＳＭなどの通信用信号が入力される。
筐体５１内には、図１７に示すように、プリント配線基板５５が設置されている。このプリント配線基板５５には、無線通信用回路６０と無線ＩＣデバイス１とが配置されている。無線通信用回路６０は、ＩＣ６１と基板５５に内蔵されたバラン６２とＢＰＦ６３とコンデンサ６４とで構成されている。無線ＩＣチップ５を搭載した給電回路基板１０は、プリント配線基板５５上に設けた放射板２１ａ，２１ｂに外部電極１９ａ，１９ｂが電気的に接続した状態で搭載され、無線ＩＣデバイス１を構成している。
プリント配線基板５５に搭載される無線ＩＣデバイス１としては、図１８及び図１９に示すものであってもよい。この無線ＩＣデバイス１は、無線ＩＣチップ５を搭載した給電回路基板１０の両側部に外部電極１９ａ，１９ｂを設け、該外部電極１９ａ，１９ｂを基板５５上に設けた放射板２１ａ，２１ｂに導電性接着剤２２を介して電気的に接続したものである。給電回路基板１０内の共振回路は、例えば、図１２に示したものである。
プリント配線基板５５の表面には、図１９に斜線を付して示すグランドパターン５６が形成され、グランドパターン５６の非形成領域５６ａに無線ＩＣデバイス１が実装されている。また、放射板２１ａ，２１ｂはミアンダ形状に配置されている。
（他の実施例）
なお、本発明に係る無線ＩＣデバイス及び電子機器は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
例えば、共振回路は様々な構成のものを採用できることは勿論である。また、前記実施例に示した外部電極や給電回路基板の材料はあくまで例示であり、必要な特性を有する材料であれば、任意のものを使用することができる。また、無線ＩＣチップを給電回路基板に実装するのに、金属バンプ以外の処理を用いてもよい。
また、本発明に係る無線ＩＣデバイスが搭載される電子機器は、携帯電話に限らず、種々の無線通信機器や、テレビ、冷蔵庫などの家電機器であってもよい。
本発明に係る無線ＩＣデバイスの第１実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第２実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第３実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第４実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第５実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第６実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第７実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第８実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第９実施例を示す断面図である。 本発明に係る無線ＩＣデバイスの第１０実施例を示す断面図である。 無線ＩＣチップを示す斜視図である。 共振回路の第１例を内蔵した給電回路基板を示す分解斜視図である。 共振回路の第１例を示す等価回路図である。 共振回路の第２例を内蔵した給電回路基板を示す分解斜視図である。 共振回路の第２例を示す等価回路図である。 本発明に係る電子機器の一実施例である携帯電話を示す斜視図である。 前記携帯電話に内蔵されているプリント配線基板を示す説明図である。 前記プリント配線基板に実装されている無線ＩＣデバイスを示す断面図である。 前記プリント配線基板に実装されている無線ＩＣデバイスを示す平面図である。
符号の説明
１…無線ＩＣデバイス
５…無線ＩＣチップ
１０，３０…給電回路基板
１９，１９ａ，１９ｂ…外部電極
２０…放射基板（プリント配線基板）
２１，２１ａ，２１ｂ…放射板
５０…携帯電話
５５…プリント配線基板
Ｌ，Ｌ１，Ｌ２…インダクタンス素子
Ｃ，Ｃ１，Ｃ２…キャパシタンス素子

Claims (12)

  1. 送受信信号を処理する無線ＩＣチップと、
    共振回路を含み、該共振回路と結合する外部電極を基板表面に設けた給電回路基板と、
    前記外部電極と電気的に導通状態で接続された放射板と、
    を備え、
    前記給電回路基板は筺体内に設置されたプリント配線基板に搭載され、
    前記放射板は前記プリント配線基板上に設けられ、
    前記給電回路基板は、複数の誘電体シート又は磁性体シートを積層してなる多層基板であり、前記共振回路が該多層基板の内部に形成され、
    前記無線ＩＣチップと前記給電回路基板の共振回路とは電気的に導通状態で接続され、
    前記放射板で受信された信号によって前記外部電極及び前記共振回路を介して前記無線ＩＣチップが動作され、該無線ＩＣチップからの応答信号が前記共振回路及び前記外部電極を介して前記放射板から外部に放射されること、
    を特徴とする無線ＩＣデバイス。
  2. 前記給電回路基板が前記放射板と対向する面から対向しない少なくとも一つの面にわたって前記外部電極が設けられていることを特徴とする請求項１に記載の無線ＩＣデバイス。
  3. 複数の前記放射板が設けられていることを特徴とする請求項１又は請求項２に記載の無線ＩＣデバイス。
  4. 前記給電回路基板の表面に複数の前記外部電極が設けられていることを特徴とする請求項１ないし請求項３のいずれかに記載の無線ＩＣデバイス。
  5. 前記外部電極と前記放射板とは金属粒子を含む導電性接着剤により接合されていることを特徴とする請求項１ないし請求項４のいずれかに記載の無線ＩＣデバイス。
  6. 前記共振回路が前記インダクタンス素子とキャパシタンス素子とにより構成され、インダクタンス素子とキャパシタンス素子とが平面透視で異なる位置に設けられ、
    前記インダクタンス素子と前記キャパシタンス素子とが異なる外部電極と電磁界結合し、
    前記外部電極にそれぞれ異なる前記放射板が接続されていること、
    を特徴とする請求項１ないし請求項５のいずれかに記載の無線ＩＣデバイス。
  7. 前記共振回路が前記無線ＩＣチップと前記外部電極とが直流により接続されるように構成されていることを特徴とする請求項１ないし請求項６のいずれかに記載の無線ＩＣデバイス。
  8. 前記共振回路が前記給電回路基板に内蔵した素子と給電回路基板上に実装した素子とで構成されていることを特徴とする請求項１ないし請求項７のいずれかに記載の無線ＩＣデバイス。
  9. 前記共振回路が前記給電回路基板に設けた素子と前記放射板を設けた基板上に実装した素子とで構成されていることを特徴とする請求項１ないし請求項８のいずれかに記載の無線ＩＣデバイス。
  10. 前記無線ＩＣチップ、前記給電回路基板及び前記放射板の少なくとも一つを覆う保護膜が設けられていることを特徴とする請求項１ないし請求項９のいずれかに記載の無線ＩＣデバイス。
  11. 請求項１ないし請求項１０のいずれかに記載の無線ＩＣデバイスを備えたことを特徴とする電子機器。
  12. 請求項１ないし請求項１０のいずれかに記載の無線ＩＣデバイスを備え、
    機器筐体に内蔵されたプリント配線基板に設けられた前記放射板上に前記給電回路基板に設けた外部電極が電気的に導通状態で接続されていること、
    を特徴とする電子機器。
JP2007185438A 2007-07-17 2007-07-17 無線ｉｃデバイス及び電子機器 Active JP4840275B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007185438A JP4840275B2 (ja) 2007-07-17 2007-07-17 無線ｉｃデバイス及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007185438A JP4840275B2 (ja) 2007-07-17 2007-07-17 無線ｉｃデバイス及び電子機器

Publications (2)

Publication Number Publication Date
JP2009027233A JP2009027233A (ja) 2009-02-05
JP4840275B2 true JP4840275B2 (ja) 2011-12-21

Family

ID=40398668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007185438A Active JP4840275B2 (ja) 2007-07-17 2007-07-17 無線ｉｃデバイス及び電子機器

Country Status (1)

Country Link
JP (1) JP4840275B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048905A1 (ja) * 2009-10-21 2011-04-28 株式会社村田製作所 送受信装置及び無線タグ読み取り装置
JPWO2014203967A1 (ja) * 2013-06-21 2017-02-23 旭硝子株式会社 アンテナ装置及びそれを備える無線装置
JP7299651B1 (ja) 2022-06-24 2023-06-28 株式会社Premo 半導体モジュール、半導体チップ及び半導体モジュールの製造方法
WO2023249086A1 (ja) * 2022-06-24 2023-12-28 株式会社Premo 半導体モジュール、半導体チップ及び半導体モジュールの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419803A (en) * 1987-07-15 1989-01-23 Matsushita Electric Works Ltd Antenna
JPH04145705A (ja) * 1990-10-08 1992-05-19 Nec Corp モノリシックマイクロ波ミリ波アンテナ
KR100437007B1 (ko) * 1998-09-11 2004-06-23 모토로라 인코포레이티드 무선 주파수 식별 태그 장치 및 관련 방법
JP4186149B2 (ja) * 1999-12-06 2008-11-26 株式会社エフ・イー・シー Ｉｃカード用の補助アンテナ
JP2007013456A (ja) * 2005-06-29 2007-01-18 Yokowo Co Ltd アンテナ装置およびその製造方法

Also Published As

Publication number Publication date
JP2009027233A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5413489B2 (ja) プリント配線回路基板及び電子機器
US8400307B2 (en) Radio frequency IC device and electronic apparatus
US8360325B2 (en) Wireless IC device, electronic apparatus, and method for adjusting resonant frequency of wireless IC device
US9812764B2 (en) Antenna device and wireless device
JP5733435B2 (ja) プリント配線基板
JP5477459B2 (ja) 無線通信デバイス及び金属製物品
JP2017073833A (ja) 電子機器
WO2012117843A1 (ja) 無線通信デバイス
JP4840275B2 (ja) 無線ｉｃデバイス及び電子機器
JP5376041B2 (ja) 複合プリント配線基板及び無線通信システム
JP5098478B2 (ja) 無線ｉｃデバイス及びその製造方法
JP2009025930A (ja) 無線ｉｃデバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R150 Certificate of patent or registration of utility model

Ref document number: 4840275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3