JP2017183653A - 高周波用多層配線基板とその製造方法 - Google Patents

高周波用多層配線基板とその製造方法 Download PDF

Info

Publication number
JP2017183653A
JP2017183653A JP2016072802A JP2016072802A JP2017183653A JP 2017183653 A JP2017183653 A JP 2017183653A JP 2016072802 A JP2016072802 A JP 2016072802A JP 2016072802 A JP2016072802 A JP 2016072802A JP 2017183653 A JP2017183653 A JP 2017183653A
Authority
JP
Japan
Prior art keywords
substrate
conductor
via conductor
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016072802A
Other languages
English (en)
Inventor
小更 恒
Hisashi Kosara
恒 小更
尚記 外間
Naoki Sotoma
尚記 外間
陽介 二俣
Yosuke Nimata
陽介 二俣
恵美 仁宮
Emi Nimiya
恵美 仁宮
篤史 石本
Atsushi Ishimoto
篤史 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
SnapTrack Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SnapTrack Inc filed Critical SnapTrack Inc
Priority to JP2016072802A priority Critical patent/JP2017183653A/ja
Priority to PCT/US2017/025521 priority patent/WO2017173350A1/en
Priority to CN201780020094.0A priority patent/CN109074900B/zh
Priority to US16/086,333 priority patent/US20190089044A1/en
Publication of JP2017183653A publication Critical patent/JP2017183653A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/12Supports; Mounting means
    • H01Q1/22Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/0087Apparatus or processes specially adapted for manufacturing antenna arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/0087Apparatus or processes specially adapted for manufacturing antenna arrays
    • H01Q21/0093Monolithic arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00Antenna arrays or systems
    • H01Q21/06Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061Two dimensional planar arrays
    • H01Q21/065Patch antenna array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04Resonant antennas
    • H01Q9/0407Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10098Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】アンテナが一体化されたマイクロ波やミリ波帯で使用される多層配基板において、特性ばらつきを抑制しながら、高信頼性かつ高機能化を実現する。【解決手段】表面にアンテナ素子が形成された高周波用多層基板である。高周波用多層基板は、中間基板を有する。中間基板は、低温同時焼成ガラスセラミック基板から成り、ガラスセラミックからなる中間絶縁層と、該中間絶縁層間に形成された内部導体とを有する。中間基板の表面には、ガラスセラミック材料より低い誘電率を持つ有機材料から成る表面絶縁層が積層してある。この表面絶縁層中を貫通する外側ビア導体が基板中の配線導体と金属結合する焼結金属で構成してある。外側ビア導体は、ガラスセラミック多層基板が焼結するときに同時に形成される。【選択図】図1A

Description

本発明は、高周波用多層配線基板とその製造方法に係り、さらに詳しくは、マイクロ波またはミリ波等の高周波を用いたシステムに好適な高周波用多層配線基板とその製造方法に関する。
近年に至り、マイクロ波およびミリ波を利用した通信システムの開発が盛んに行われ、それらの機器に使用される高周波用デバイスの開発も進められつつある。マイクロ波およびミリ波は、広帯域、高分解能、短波長等の特性を有することで知られている。これらの特徴は、大容量通信、高速データ伝送、機器の小型軽量化を可能にすると同時に、他の通信システムへの干渉性が小さい等のメリットを有することから、近年、高速無線LAN、車載レーダ等のシステムへの利用が盛んに開発されている。
このようなシステムは、通常、アンテナ、高周波発振器、増幅器等の高周波デバイス、および、アンテナと高周波デバイス、あるいは高周波デバイス同士を接続する伝送線路から構成されている。
高周波帯域のシステムを構成する方法としては、製品の小型化と費用節減のために、システムオンパッケージ(System On Package:SOP)の形態にシステムを具現しようとする研究が活発に行なわれている。このようなシステムオンパッケージの技術に、低温同時焼結セラミック(Low Temperature Co-fired Ceramics:LTCC)技術が最も適合した技術の中の一つとして検討されている。
低温同時焼結セラミック技術は、基本的に多層基板を利用する技術で、基板内部にキャパシタ、インダクタ、フィルターなどの受動素子を内蔵させて、モジュールの小型化、高性能化を実現できるという長所がある。
また、機能的には、これらのシステムでは、アンテナ性能及び伝送線路における損失が重要な要素となっている。
低温同時焼結セラミックは、このような性能向上の観点から、誘電損失の小さなガラスセラミックス材料を用いている。ガラスセラミック材料は、比較的比誘電率を小さくでき、さらにCu、AgやAg−Pd等の低融点で低抵抗の金属材料を内層の配線に利用できるという利点からも、基板材料としての低損失化とともに、内層の配線によって作製される伝送線路中の損失を低減できるとの観点から、有効的な手段となっている。
また、アンテナと高周波デバイスとの間の伝送損失を低減するために、伝送線路として、従来から、伝送損失の少ない導波管が使われているが、低温焼結セラミックを用いた多層基板を使用することにより、その構成を容易に成型することが可能となり、性能向上が期待されることも、近年の検討の理由の一つとなっている。
前述の通り、システムオンパッケージを利用したシステムの構成では、アンテナ性能が具現システムの性能を左右する核心的な構成要素に考えられている。
一般的に、ミリ波周波数帯域、特に60GHz以上の超高周波帯域で動作するパッチアンテナを製作する場合、パッチアンテナで誘電体基板の表面に沿って流れる表面波の形態に信号の漏洩が発生する。このような信号の漏洩は、基板の厚さが増加するほど大きくなり、また、基板の誘電率が高いほど大きくなる。このような信号の漏洩は、パッチアンテナの放射効率を落としてアンテナ利得を減少させる。
現在、製品化されているミリ波帯域のモジュールは、コストを減らすために低温同時焼結セラミック技術を利用して、システムオンパッケージの形態に作製されている。
しかしながら、低温同時焼結セラミックのようなセラミック基板は、有機基板に比べて、使用する材料の誘電率が高いためモジュール機能として、アンテナ機能を搭載すると、高い誘電率アンテナの放射効率と利得が減少してしまう。そのため、アンテナの効率を向上するためには、アンテナの数を増やすことであるが、アンテナ数を増やすことで、面積が増大となり、結果的に、モジュール面積が増えてします。そのため、コスト低減や低温同時焼成セラミック技術の利点が十分に生かされない。
従って、近年、アンテナ機能に低い誘電率が用いることが検討されている。
その例として、ガラスセラミックス多層配線基板において、その表層部のみを、内層部より誘電率の低いセラミック材料で表層部を形成する構造や、ガラスセラミックス多層配線基板の表層部にあらかじめアンテナ部を成型した樹脂基板を貼り合わせた構造が、提案および検討されている。
下記の特許文献1では、異なる誘電率を有する2つのLTCCテープ系(一方が低kを有し、他方が高kを有する)を組み合わせることが提案されている。特許文献1では、トランシーバ用途、あるいは受信機および送信機などの他の回路用途の単一のモノリス多層回路基板に関して、低k材料および高k材料の両方の性質を併せ持つ安価な基板材料を簡単に製造できる方法に関する提案がある。
また、低誘電率材料である樹脂材料基材を使って、アンテナを成型した基板を作製した後、ガラスセラミック多層配線基板上へ貼り付ける構造も検討されている。
しかしながら、特許文献1では、アンテナアレイのような大きな面積が必要とされる基板用途では、実装不良が生じたり、温度変化による熱ストレスが大きくなり、材料物性の違いによる、基板のそりやクラック等の欠陥が生じてしまう可能性がある。
アンテナが成型された有機材料基板を、ガラスセラミック多層基板上へ貼り付け、モジュールとして一体化する構造も提案されてはいるが、貼りあわせ時の位置合わせが難しく、特性ばらつきの要因となりやすいばかりか、高い接着性を確保することも難しく、信頼性の向上に課題があった。
また、有機材料基板を貼り付ける場合には、ガラスセラミック中の導体との直接的な金属間接合は困難であり、半田付け等による金属間接合をせざるを得ないが、比抵抗の大きな半田の使用は、高周波帯域での電気的特性の低下を招き、好ましくない。
その他、一般的な樹脂多層基板の一つであるビルドアップ多層構造で用いられているように、基板上に樹脂層をコートした後、レーザー等により、ビアホールを加工し、その中にめっき等により金属を形成することで接続用のビア導体を形成することも考えられる。この技術を用いて、ガラスセラミック多層配線基板上に、低い誘電率の樹脂層を形成しながら、配線することも考えられる。しかしながら、レーザー等で加工する場合は、ガラスセラミック多層配線基板上に形成されたアライメントマークを基準にビア形成するため、そのアライメントの位置検出およびレーザー加工時に位置のずれを生じる可能性がある。
さらに、レーザーにより加工した場合、ビア導体の上部と下部の寸法差が大きくなりやすく、そのようなテーパーがついた導体は高周波特性としては望ましくないものとなる。また、形成された樹脂層が厚い場合は、めっきの充填が難しく、めっき導体中にボイドが生じ易くなり、やはり、高周波用途、特にアンテナのような素子を形成して、接続する上では望ましくないものとなっている。
また、これらの技術は、配線を目的とした場合が多く、ビア導体の高周波帯域での品質まで考慮されていなかった。
特表2013-518029号公報
このような観点から、本発明の目的は、特性のばらつきが少なく、電気的損失を生じさせることのないアンテナ機能を有する高周波用多層回路基板とその製造方法を提供することにある。
上記目的を達成するために、本発明に係る高周波用多層配線基板は、
ガラスセラミックから成る複数の中間絶縁層の間、または中間絶縁層の表面に所定パターンの内部導体層が形成してある中間基板と、
前記中間絶縁層を貫通し、異なる層間位置に存在する前記内部導体層の相互を接続する中間ビア導体と、
前記中間基板の少なくとも一方の表面に一体化して形成される有機材料から成る表面絶縁層と、
前記表面絶縁層を貫通して、前記内部電極層または前記中間ビア電極と前記表面絶縁層の外側に配置されるアンテナ素子とを接続する外側ビア導体と、を有する高周波用多層配線基板であって、
前記外側ビア導体が、前記内部導体層または前記中間ビア導体と一体に焼成された焼結金属で構成してあり、
前記中間絶縁層の比誘電率よりも前記表面絶縁層の比誘電率が低いことを特徴とする。
上記構造とすることで、ガラスセラミック多層配線基板から成る中間基板の表面に、精度良く、電気的損失を生じさせることなく、低誘電率層を形成して配線することを可能にしている。
また、上記構造とすることで、ガラスセラミック多層基板中の所定パターンの内部導体層と、有機材料からなる表面絶縁層を貫通する外側ビア導体とが一体に焼成された焼結金属で構成され、これらの金属間結合を実現している。このことが、ミリ波やマイクロ波帯といった高周波帯での電気信号損失抑制を可能にし、高周波帯での特性低下を抑制する要素になっている。
また、内部導体層または中間ビア電極と外側ビア導体とが一体に焼成された焼結金属で構成されて金属間結合することから、位置精度に優れ、テーパーの少ない外側ビア導体とすることができる。そのため、アンテナ特性を最大限に生かすことが可能となり、品質ばらつきが少なく、特性に優れたアンテナが形成された高周波用多層回路基板を提供できる。
さらには、低誘電率層である表面絶縁層にアンテナ素子を形成することで、空気の誘電率との差が小さくなるため、電磁波は、誘電体基板表面を伝播しやすくなり、アンテナ面に垂直な方向の空間に放射されやすくなり、結果としてアンテナの利得向上および放射効率向上が期待されることとなる。
好ましくは、前記外側ビア導体は、最も細い部分と最も太い部分の傾斜率が10%以下である。
ここで、上記傾斜率は、以下のように定義することができる。
傾斜率(%)=[(ビア導体の電気信号が伝わる方向に垂直な方向の断面における重心と外周部の最も長い距離)-(ビア導体の電気信号が伝わる方向に垂直な方向の断面における重心と外周部の最も短い距離)]/ (ビア導体の電気信号が伝わる方向に垂直な方向の断面における重心と外周部の最も長い距離)
このように、焼結金属を使った導体における電気信号が伝わる方向に垂直な方向の断面形状の変化が少ない導体を使うことで、ビア導体の品質を損なうことなく、有機材料層を厚くすることへの対応も可能にしている。このことは、有機材料層の厚みといった設計要因を考慮することなく、電気的損失の少ないビア導体形成することをも可能にしている。
好ましくは、前記中間基板と前記表面絶縁層との界面における前記中間基板の表面粗さRa(μm)は、0.1≦Ra≦1.0の範囲である。
ガラスセラミック材料から成る中間基板の表面状態を上記のように制御することで、高い密着性と接着性が確保できるようになり、品質上の問題のないモジュールが実現可能になる。
一般的に有機材料とガラスセラミック材料では、線膨張係数に差があるばかりか、化学的な結合による接着性向上は難しい。そのため、接着するガラスセラミック側の表面を粗化することでの物理的なアンカーによる接着が望まれるが、粗さが小さすぎると接着性が十分に確保できず、剥がれの要因となる。また、粗すぎる場合には、有機材料を張り合わせる際に、界面にボイドが残りやすくなり、製品化後に水分等の影響による信頼性の低下が懸念される。よって、適切な表面粗さとすることが、高い密着性を実現できている要因と考えられる。
前記中間基板と前記表面絶縁層との界面における前記中間基板の最表層中のセラミックフィラーの平均粒径D50(μm)は、0.2≦D50≦5.0であっても良い。このように構成することで、前記中間基板と前記表面絶縁層とのより安定した接着が可能になる。
ガラスセラミック材料は、ガラスとセラミックフィラーより構成されているが、ガラスセラミックの焼結時の表面状態は、フィラーの形状の影響を受けやすく、その形態は、フィラーに依存する。
これは、粗面化する手法として、化学的なエッチングやブラスト等の物理的エッチングを使用することができるが、ガラスとセラミックフィラーではエッチングのされ方に違いがみられるため、フィラー形状は、表面状態を形成する重要な要素となっている。
上記のような範囲で形状を制御することで、中間基板の表面が、高い接着性が期待できる表面状態になるものと考えている。これは、ミクロ的な粗さが、フィラー形状によって形成され、それにより、接着に適した粗さを実現できることが一つの要因と考えている。また、他の要素として、そのフィラーとなるセラミックが表面付近に存在することで、ガラスに比べ化学的に安定なセラミックに有機材料を密着させることが可能となり、より安定した接着性が実現できるためと考えられている。
好ましくは、前記表面絶縁層の比誘電率は、2以上4以下である。誘電率を小さくすることで、アンテナを含むシステムとして、より良い性能の実現が可能となる。一般的に、有機材料の材料損失はセラミックに比べ大きいものではあるが、十分に誘電率を小さくすることで、アンテナの放射効率が高くできる。
好ましくは、前記中間基板は、低温焼結ガラスセラミック基板である。この中間基板の表面に形成してある低誘電率の表面絶縁層上にアンテナを一体形成したモジュールとすることは、基板内部に、キャパシタ、インダクタ、フィルターなどの受動部品を内蔵させて、モジュールの小型化と低価格化という長所を最大限に生かせる。
本発明の高周波用多層配線基板を製造する方法は、
前記外側ビア導体となる導電ペーストが表裏面を貫通するように所定パターンで埋め込まれた収縮抑制用グリーンシートを準備する工程と、
前記中間基板となるグリーンシート積層体の両面に、それぞれ前記収縮抑制用グリーンシートを積層する工程と、
前記グリーンシート積層体を前記収縮抑制用グリーンシートと共に焼成する工程と、
焼成後の導電ペーストから成る前記外側ビア導体を、焼成後のグリーンシート積層体の表面に残して、焼成後の収縮抑制用グリーンシートを除去し、外側ビア導体付き中間基板を形成する工程と、
前記外側ビア導体付き中間基板の表面に、有機材料から成る表面絶縁層を形成する工程と、を有する。
本発明の高周波用多層配線基板を製造する方法によれば、中間基板の反りを抑制しながら、上述した本発明の高周波用多層配線基板を、効率的に製造することができる。すなわち、多層配線基板を無収縮焼成により形成することができる。
無収縮焼成技術を使用することで、セラミック多層基板中の配線導体とビア導体の金属間接合を精度よく、より容易に実現することを可能としている。これは、無収縮焼成時に使用される焼成時に焼結しない収縮抑制シート中に接続用ビア導体を形成できることを利用することが、高い高さを持ち、かつテーパーの少ないビア導体の形成を容易するために効果的なものとなっている。
図1Aは本発明の一実施形態に係る高周波用多層配線基板の概略断面図である。 図1Bは本発明の他の実施形態に係る高周波用多層配線基板の概略断面図である。 図2は図1Aに示す中間基板の概略断面図である。 図3は図1Aに示す高周波用多層配線基板の製造過程を示す概略断面図である。 図4は図3の続きの工程を示す概略断面図である。 図5は図4の続きの工程を示す概略断面図である。 図6は図5の続きの工程を示す概略断面図である。 図7は図6の続きの工程を示す概略断面図である。 図8は図7の続きの工程を示す概略断面図である。 図9(A)はテーパ状の外側ビア導体と中間ビア導体との位置関係を示す要部概略断面図、図9(B)はテーパ状の外側ビア導体の傾斜率を示す概略図である。 図10(A)は外側ビア導体と中間ビア導体との位置ズレを示す要部概略断面図、図10(B)は位置ズレを示す概略平面図である。
以下、本発明の一実施形態に係る高周波用多層配線基板およびその製造方法について、図面を参照しながら詳細に説明する。
第1実施形態
本実施形態の高周波用多層配線基板は、高周波用モジュール部品として用いられるに好適な基板である。図1に示す高周波用多層配線基板10は、中間基板1と、中間基板1の両面に接して積層された有機材料から成る表面絶縁層3a,3bとを有する。
中間絶縁基板1は、ガラスセラミックから成る積層して一体化された複数の中間絶縁層2a〜2dを有し、たとえば1000℃以下にて低温焼成可能なガラスセラミックにより構成される低温焼成(LTCC)基板である。各中間絶縁層2a〜2dの相互間、または中間絶縁層2a〜2dの外側表面には、所定の電極パターンで、内部導体層5が形成してある。各内部導体層5を電気的に接続するために、中間絶縁層2a〜2dには、表裏面を貫通するスルーホールが形成してあり、そのスルーホール内に中間ビア導体6が埋め込まれ、内部導体層5の相互間を接続してある。なお、中間ビア導体6は、中間基板1の内部に溜まっている熱を外部に放熱する作用も有する。
また、図示は省略するが、中間基板1の内部には、インダクタやキャパシタ、フィルター等の素子が作り込まれていてもよい。中間基板1を構成するセラミック材料としては、この種のセラミック多層基板に使用される一般的なガラスセラミック材料をいずれも使用可能である。
中間基板1の中間絶縁層2a〜2dを構成するガラスセラミックスは、一般的には、ガラスとセラミックのフィラーにより構成される。ガラスとしては、(1)非晶質ガラス系材料、およひ(2)結晶化ガラス系材料の少なくとも1種からなるガラス粉末が挙げられる。とくに、(2)結晶化ガラス系材料は、加熱焼成時に多数の微細な結晶がガラス成分中に析出した材料であり、高い結晶性を持たせることで、誘電損失の小さくすることができ、マイクロ波やミリ波帯での使用に好適なものとなる。
(2)結晶化ガラス系材料としては、例えば、(i)SiO2 、B2 O3 、Al2 O3 およびアルカリ土類金属酸化物を含有するガラス、並びに(ii)SiO2 、CaO、MgO、Al2 O3 及およびSrO2 を含有するディオプサイド結晶ガラスといったものがあるが、これらに限られるものではなく、1000°C以下で焼結可能なものでれば、適宜使用できる。
セラミックフィラーとしては、アルミナ、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニア及びチタニアからなる群より選ばれる少なくとも一種を含む材料によって形成されたセラミックスフィラーにより構成される。
セラミックスフィラーの割合は、ガラスセラミックス焼結体中の20質量%〜40質量%で含まれることが好ましい。誘電損失等の特性を損なわない範囲で上記成分以外の成分を含んでもよい。
中間基板1の中間ビア導体6および内部導体層5は、焼結金属からなる。これらを構成する導体材料としては特に限定されるものではないが、たとえばAg、Pd、Au、Cu等の金属を使用することができる。なお、後述する外側ビア導体4a,4bも、中間ビア導体6および/または内部導体層5と同じ導体材料で構成され、接触している中間ビア導体6および/または内部導体層5と一体化されていることが好ましい。
有機材料から成る外側絶縁層3a,3bは、樹脂材料により構成される。樹脂材料としては、シート状、フィルム状等に成型可能な樹脂材料であれば、いずれも使用可能である。たとえば樹脂材料としては、熱可塑性樹脂、または熱硬化性樹脂の双方が使用可能であり、具体的には、エポキシ樹脂、フェノール樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル系樹脂、ポリイミド、ポリオレフィン系樹脂、ポリエステル、ポリフェニレンオキサイド樹脂、液晶ポリマー、シリコーン樹脂、フッ素系樹脂等があり、これらを単独もしくは複数組み合わせて使用することができる。また、樹脂材料中にセラミックス等の無機フィラーが含有されたものであってもよい。
上記のような材料を使用することで、表面絶縁層3a,3bの低い誘電率が可能となるが、アンテナ部の特性向上の観点からは、比誘電率が4以下となる材料を使用することが望ましい。
また、上述の通り、誘電率や機械的物性を調整する観点から、セラミック等の無機フィラーが含有されたものであっても良いが、比誘電率は、アンテナ部の特性向上の観点から、4以下であることが望ましい。
有機材料から成る外側絶縁層3a,3bには、これらを貫通し、焼結金属からなる焼結金属導体から成る外側ビア導体4a,4bが形成されている。焼結金属導体に使用可能な材料としては、焼結状態の金属であれば、この種の基板に用いられる金属をいずれも使用可能であり、たとえば内部導体層5と同様に、Ag、Pd、Au、Cu、等の金属や合金等を用いることができ、なかでもAgであることが好ましい。
また、焼結金属導体において低抵抗率を確保するとともに、収縮抑制シートの残渣の付着を低減する見地から、焼結金属導体は、前記の金酸化物成分を含み、さらにガラス成分を含んでも良いが、電気的特性の観点から少なくとも95%以上の金属含有率であることが望まれる。
焼結金属導体から成る外側ビア導体4a,4bは、図2に示すように、柱状に形成され、有機材料から成る外側絶縁層3a,3bのパターンの位置合わせ用マーク等の機能を付与することができる。位置合わせとしては、たとえば外側絶縁層3a,3bの表面に形成されるアンテナパターンと、外側ビア導体4a、4bとの位置合わせ、中間基板1の内部導体層と、外側絶縁層3a,3bの表面に形成される表層導体(図示は省略する)との位置合わせなどが例示される。このように、焼結金属導体から成る外側ビア導体4a,4bには、層間接続ビアとしての機能のみでなくだけでなく、位置合わせ用マーク等として単独の機能を持たせてもよい。
ガラスセラミックで構成してある中間基板1の表面に有機材料から成る外側絶縁層3a,3bを設けることは、ガラスセラミックから成る中間基板1の表面のうねりや凹凸を低減することも可能となり、従来のセラミック多層基板に比べて表面平滑性が大幅に改善できる。
そして、このように表面平滑性が改善する結果、多層配線基板10の表面にアンテナを形成する場合、フォトリソグラフィーの解像度を上昇させることができるため、寸法精度の高いアンテナ成型が可能となり、アンテナ特性ばらつきも低減が期待できる。
以下、図1Aに示す高周波用多層配線基板10の製造方法の一例について説明する。まず、概略を説明する。本実施形態では、いわゆる無収縮焼成方法を利用することによりセラミック多層基板から成る中間基板1を作製するとともに、同時に、有機材料から成る表面絶縁層3a,3b層を貫通する外側ビア導体を中間基板1と同時に形成している。なお、いわゆる無収縮焼成方法とは、ガラスセラミック基板用グリーンシートの面内方向の収縮を抑制して厚さ方向にのみ収縮させるための方法である。
ガラスセラミック多層基板から成る中間基板1の焼成時に同時に、接続用外側ビア導体4a,4bを形成することで、中間基板1内の内部導体層5の導体パターンと外側ビア導体4a,4bとの位置精度の向上を実現している。
外側ビア導体4a,4bを中間基板1の焼成時に同時に形成することで、中間基板1内の中間ビア導体6や内部導体層5の導体パターンと、外側ビア導体4a,4bとの位置関係が、焼成時の寸法収縮のばらつきや、変形の影響を受けないようにすることができる。
具体的には、まず、図3に示すように、セラミック多層基板から成る中間基板1の各セラミック層2a〜2dを構成することになる基板用グリーンシート12a〜12dを用意する。基板用グリーンシート12a〜12dは、ガラスセラミック粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作製し、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記セラミック粉末や有機ビヒクルとしては、公知のものがいずれも使用可能である。
中間基板1として、低温焼成可能なガラスセラミック多層基板を作製する場合には、前記誘電体ペーストにおいて、セラミック粉末とガラス粉末とを混合して、使用している。このとき、これらガラス成分とセラミック成分は、目的とする比誘電率や焼成温度に基づいて適宜選択すればよい。
前記基板用グリーンシート12a〜12dには、必要に応じて、図1Aに示す内部導体層5となる内層用導電ペースト15が形成されたり、図1Aに示す中間ビア導体6となる中間ビア用導電ペースト16が埋め込まれている。また図示省略してあるが、インダクタ、キャパシタ、フィルター等の電子素子を形成するための導体パターンやその他の機能層をシート12a〜12dに作り込んでおいても良い。中間ビア用導電ペースト16は、基板用グリーンシート12a〜12dの所定の位置に形成された貫通孔に充填される。
また、内部導体パターン15は、基板用グリーンシート12a〜12dの表面、またはその反対側の面に、銀等からなる金属導電ペーストをスクリーン印刷等により所定形状に印刷することにより形成される。
導電ペーストは、Ag、Pd、Au、Cu等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製される。有機ビヒクルは、バインダーと溶剤とを主たる成分とするものであり、導電材料との混合比等は任意であるが、通常はバインダー1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されてもよい。
一方、図4に示すように、収縮抑制効果を有する収縮抑制用グリーンシート18a,18bに貫通孔を形成し、この貫通孔に外側ビア用導電ペースト14a,14bを充填したものを用意する。この収縮抑制用グリーンシート18a,18bは、焼成時の基板用グリーンシート12a〜12dの面内方向の収縮を抑制するとともに、中間基板1の表面に焼結金属導体から成る外側ビア導体4a,4bを形成する目的で用いられる。
本実施形態では、収縮抑制用グリーンシート18a,18bは、一般的な収縮抑制用グリーンシートとは異なり、図1Aに示す有機材料からなる表面絶縁層3a,3bに形成してある貫通孔に対応する位置で、図4に示すように貫通孔が形成してあり、そこに、外側ビア用導電ペースト14a,14bが充填してある。すなわち、本実施形態の収縮抑制用グリーンシート18a,18bは、外側ビア導体4a,4bとなる導電ペースト14a,14bが表裏面を貫通するように所定パターンで埋め込まれている。
収縮抑制用グリーンシート18a,18bは、焼成温度で収縮しないセラミック材料より構成されたグリーンシートのことであり、たとえば、石英、アルミナ、酸化マンガン、酸化ジルコニウム、炭酸カルシウム、ムライト、溶融石英、コーディエライト等から選ばれる少なくとも1種のセラミック粉末に、有機バインダー等を加えてドクターブレード法などによりシート状にされている。
収縮抑制用グリーンシート18a,18bは、先に説明したような石英、クリストバライトおよびトリジマイトから選ばれる少なくとも1種と、焼結助剤とを含む組成物、または、セラミック基板を得るための焼成により焼結するトリジマイトと、前記焼成により焼結しない酸化物とを含む組成物と、有機ビヒクルとを混合してスラリー状のペーストを作製し、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によってシート状に成膜することによって得られる。
次に、収縮抑制用グリーンシート18a,18bに、外側ビア導体4a,4bに対応した形状の貫通孔を設ける。貫通孔を設ける際の加工方法については特に制限されるものではないが、たとえば金型によるプレス、パンチング加工や、レーザー加工等が挙げられる。テーパーが少ない(深さ方向に孔の径が変化しない)外側ビア導体4a,4bを形成するためには、パンチングや金型による加工が望ましい。
次に、収縮抑制用グリーンシート18a,18bに形成してある貫通孔に外側ビア用導電ペースト14a,14bを充填する。導電ペーストを充填する方法については特に限定されるものではないが、例えばスクリーン印刷等の印刷法等が挙げられる。導電ペースト14a,14bとしては、セラミック基板1の内部導体パターンの形成に用いた導電ペーストと同じものを用いることができる。
貫通孔に導電ペースト14a,14bを充填することにより、図4に示す収縮抑制用グリーンシート18a,18bから成る外側ビア導体形成用シート20a,20bが得られる。図4では、収縮抑制用グリーンシート18aから成る外側ビア導体形成用シート20aの片側表面(印刷面)には、内層用導電ペースト15が導電ペーストで印刷してある。なお、収縮抑制用グリーンシート18bから成る外側ビア導体形成用シート20bの片側表面(印刷面)には、内層用導電ペースト15が印刷されていないが、印刷されていても良い。外側ビア導体形成用シート20aの表面に印刷された内層用導電ペースト15は、図1Aに示す中間基板1の最表面の導体となる。
次に、図示省略してある平坦な台上に、収縮抑制用グリーンシート18a、基板用グリーンシート12a〜12dおよび収縮抑制用グリーンシート18bを順次積層して、導体形成用シートと基板用グリーンシートとを重ね合わる。このとき、支持体から剥離した基板用グリーンシート12a〜12dと収縮抑制用グリーンシート18a,18bは、それぞれ印刷面が下を向くように積層し、これらを重ね合わせた後、加圧を行ってもよい。
そして、収縮抑制用グリーンシート18a,18bと基板用グリーンシート12a〜12dの積層体を焼成する。焼成雰囲気としては、たとえば酸化雰囲気、還元雰囲気等を使用することができ、具体的には大気を使用すればよい。外側ビア導体形成用シート20a,20bを構成する収縮抑制用グリーンシート13a,13bの働きによって焼成時の基板用グリーンシート12a〜12dの面内方向での収縮が抑えられ、厚さ方向にのみ収縮する結果、得られるセラミック基板1において例えば±1%以下の収縮率が実現される。このときの寸法精度は0.1%以下であり、非常に良好なものである。そして、より収縮率を最適化することによって、0.05%以下のさらに優れた寸法精度を確保できる。なお、収縮抑制効果を高めるために、外側ビア導体形成用シート20a,20bのさらに外側には、貫通孔が形成されていない通常の収縮抑制用グリーンシートが積層されていても良い。
また、焼成を行うことにより、外側ビア導体形成用シート20a,20bを構成する収縮抑制用グリーンシート18a,18bにそれぞれ保持された外側ビア用導電ペースト14a,14bおよび内層用導電ペースト15が、図5に示す焼成後の中間基板1の表裏面に付着する。また、外側ビア用導電ペースト14a,14bおよび内層用導電ペースト15中の金属の焼結反応が進む。これにより、外側ビア用導電ペースト14a,14bが、内層用導電ペースト15または中間ビア用導電ペースト16と共に焼結されて、図5に示すように、中間ビア導体6または内部導体層5と一体化された外側ビア導体4a,4bが得られる。
焼成後、導体形成用シート20a,20bを構成する収縮抑制用グリーンシート18a,18bは、基板用グリーンシート12a〜12dの焼成温度では焼結しないため、剥離し易い状態となっている。このため、焼成が終了した後、これら収縮抑制用グリーンシート18a,18bを除去して外側ビア導体4a,4bを残す。
外側ビア導体4a,4bを残して、グリーンシート18a,18bのみを除去する方法としては、たとえばサンドブラスト法、ウエットブラスト法、水中での超音波による処理などの方法が考えられる。これにより、図6に示すように、中間ビア導体6または内部導体層5と一体化された外側ビア導体4a,4bが、中間基板1の表裏面から突出している中間基板1が得られる。
この時、電気的接続機能を持つ外側ビア導体4a,4bとなる焼結金属導体4(図9(B)参照)は、ビア導体の最も細い部分の寸法d1と太い部分の寸法d2の差が、最も太い部分の寸法d2の10%以下であることが望ましい。この寸法差が大きい場合には、ミリ波やマイクロ波といった高周波帯域での電気的な損失が増える場合がある。これは、電気信号が通る導体において、形状にばらつきがある場合には、局部的な電界の集中が生じやすくなり、電気的損失の一因となっていると考えている。
たとえば、ここで言うビア導体4a,4bを構成する焼結金属導体4のもっとも細い部分と太い部分の寸法の差は、図9(B)において、焼結金属導体4のもっとも細い部分の寸法d1と太い部分の寸法d1の場合、(d2−d1)で表すことができる。なお、図9(B)は、ビア導体4a,4bを構成する焼結金属導体4の中心部の断面を示したものである。
この際、焼結金属導体4は、適度な焼結性を持つことが、安定した形状を得るために望ましいことが分かっている。具体的には、焼結の金属の焼結密度が80〜95%であることが望ましいと考えている。焼結密度が低いとめっきの浸入等の品質不良を生じやすくなり、焼結密度が高すぎる場合には、形状のコントロールが難しくなる。これは、基本的に寸法変化を生じない収縮抑制シート18a,18b中で焼結させられるため、収縮の応力が強すぎると周辺部との収縮挙動の差が大きくなりすぎ。焼成前形状が維持しにくくなるためと考えている。
適度な焼結密度とすることで、収縮挙動の差によって生じる応力を低減でき、その結果として、形状が安定的なものになると考えている。これらの制御は、高い高さのビア導体4a,4bを成型する場合により重要なものとなっている。
なお、焼結密度は、焼結金属の断面における金属の専有面積比率としている。
次に、図6に示す中間基板1の表裏面に、図7および図8に示すように、有機材料からなる表面絶縁層3a,3bを形成することで、図1Aに示す高周波用多層配線基板10が得られる。セラミック多層基板から成る中間基板1と、有機材料から成る表面絶縁層3a,3bとを貼りあわせる方法としては一般的なプレス等も考えられるが、セラミック多層基板の破損が問題となり易い。そこで、中間基板1の破損を防ぎつつ、中間基板1と表面絶縁層3a,3bとの好適な接着性を達成するためには、以下のような真空ラミネート装置のような当方圧プレスを原理としたプレス装置を利用した貼り合わせを行うことが好ましい。
図8に示す表面絶縁層3a,3bの形成に用いられる樹脂シート13a,13bは、以下のようにして形成される。すなわち、樹脂粉末と有機ビヒクルとを混合して得られるスラリー状の樹脂ペーストを作製し、これを支持体上にドクターブレード法等によって塗布し、シート状に乾燥させる。支持体上に成膜された樹脂材料は、貼り合わせの際に充分な流動性を持つ状態とすることが好ましく、たとえば半硬化状態(Bステージ状態)とする。
樹脂材料として熱硬化性樹脂を用いる場合には、熱処理を施すことにより半硬化状態とする。樹脂材料を半硬化状態とすることで、樹脂シート13a,13bを、セラミック多層基板から成る中間基板1へ貼り合わせる際に、中間基板1の表面への密着性が向上するとともに、焼結金属導体から成る外側ビア導体4a,4bに起因する凹凸間の充填性が向上し、最終的に得られる高周波用多層配線基板10において表面平滑性のさらなる向上が実現される。
ちなみに、半硬化状態(Bステージ状態)を有しない、熱可塑性の樹脂によるフィルムを、加熱溶融しながら、貼り合せることでも、部分的に突出している外側ビア導体4a,4bが形成された中間基板1の表裏面に表面絶縁層3a,3bを形成することも可能である。
図8に示す表面絶縁層3a,3bとなる図7に示す樹脂シート13a,13bにおける樹脂材料の膜厚は、必要とする有機材料から成る表面絶縁層3a,3bの厚みや、中間基板1の表面状態等により適宜設定すればよいが、少なくとも中間基板1の表面のうねりや凹凸の高さ以上の厚さが必要であり、たとえば50μm〜300μmとする。
また、この際の有機材料から成る表面絶縁層3a,3bは、前述の通り、適宜、設計により各種の厚みが選定できるが、アンテナを構成する観点からも、50〜300μm程度が望ましい。アンテナを配置する場合には、接続のために配線も同様に形成する場合が多く、その場合、その配線の特性インピーダンスを50Ω等の一定のインピーダンスにする必要がある。表面絶縁層3a,3bの厚みが薄い場合は、配線の幅を狭くす必要があり、製造上困難なものとなり、厚い場合には、逆に配線の幅を広げる必要があり、面積が必要となり、小型化の観点から望ましくない。
図7に示す樹脂シート13a,13bを形成するための支持体としては、たとえばポリエチレンテレフタレート等の樹脂フィルムや、銅箔等の金属箔を使用することができる。
なお、樹脂シート13a,13bの貼り合せ工程に先立ち、セラミック多層基板から成る中間基板1に表面処理を行ってもよい。たとえば、中間基板1の表面に樹脂シートを貼り合わせる前に中間基板1の表面をシランカップリング材で処理してもよい。このようにすることにより、樹脂シート13a,13bと中間基板1とを貼り合わせるにあたってなじみ性を向上させ、これらの接着性を向上させることができる。
貼り合わせを行った後、樹脂シート13a,13bを構成する樹脂材料を硬化させる。たとえば樹脂シート13a,13bが熱硬化性樹脂により形成されている場合、真空ラミネータ装置による樹脂シート13a,13bの貼り合せ後、同真空ラミネータ装置にて引き続き加熱および加圧を行えばよい。このことにより、樹脂材料の硬化を行うことができ、図8に示すように、中間基板1の表面に、樹脂シート13a,13bからなる表面絶縁層3a,3bが形成される。
真空ラミネータ装置を利用する場合の硬化条件は、表面絶縁層3a,3b(樹脂シート13a,13bの樹脂材料)の種類に応じて適宜設定する必要があるが、たとえば、温度を150℃〜180℃とする。また、硬化時の圧力は0.1MPa〜0.8MPaとすればよい。加圧に要する時間は、表面絶縁層3a,3bの種類に応じて変動するが、1時間〜10時間程度である。
以上のような製造方法により、セラミック多層基板から成る中間基板1の表面および裏面に表面絶縁層3a,3bがそれぞれ形成され、図1Aに示すような高周波用多層配線基板が得られる。
なお、有機材料から成る表面絶縁層3a,3bを形成した後、焼結金属導体から成る外側ビア導体4a,4bが表面絶縁層3a,3bを貫通していない場合等には、表面絶縁層3a,3bの表面を研削して、外側ビア導体4a,4bの一部を表面絶縁層3a,3bの表面に露出させるようにしてもよい。
次に、図1Aに示すように、有機材料から成る表面絶縁層3a,3bの表面にアンテナ用パターン導体となる外側導体層7bと、その反対の面に実装のためのを端子導体パターンとなる外側導体層7aとを形成する。これら導体パターンを形成する方法としては、特に限定されるものではない。たとえばスパッタ処理、めっき処理などでCu等の導体膜を表面絶縁層3a,3bの上に形成した後、フォトリソグラフィー技術とエッチング等により導体膜を所定パターン形状に加工すればよい。外側導体層7aは、表面絶縁層3aの外表面に形成され、外側ビア導体4aに電気的に接続される。外側導体層7bは、表面絶縁層3bの外表面に形成され、外側ビア導体4bに電気的に接続される。
以上のように、本実施形態では、セラミック多層基板から成る中間基板1の表面に、たとえば柱状に突出する焼結金属導体から成る外側ビア導体4a,4bを形成した後、焼結金属導体から成る外側ビア導体4a,4bが貫通するように表面絶縁層3a,3bが形成してある。このように構成することで、精度よく、かつ、電気的特性を損ねることなく、アンテナ付高周波用多層配線基板を形成することが可能になる。
また本実施形態では、ガラスセラミック多層配線基板から成る中間基板1の表面に、精度良く、電気的損失を生じさせることなく、低誘電率な樹脂材料からなる表面絶縁層3a,3bを形成して配線することを可能にしている。
また、本実施形態では、ガラスセラミック多層基板から成る中間基板1中の所定パターンの内部導体層15または中間ビア導体6と、有機材料からなる表面絶縁層3a,3bを貫通する外側ビア導体4a,4bとが一体に焼成された焼結金属で構成され、これらの金属間結合を実現している。このことが、ミリ波やマイクロ波帯といった高周波帯での電気信号損失抑制を可能にし、高周波帯での特性低下を抑制する要素になっている。
また、内部導体層5または中間ビア電極6と外側ビア導体4a,4bとが一体に焼成された焼結金属で構成されて金属間結合することから、位置精度に優れ、テーパーの少ない外側ビア導体4a,4bとすることができる。そのため、アンテナ特性を最大限に生かすことが可能となり、品質ばらつきが少なく、特性に優れたアンテナが形成された高周波用多層回路基板10を提供できる。
さらには、低誘電率層である表面絶縁層3a,3bにアンテナ素子を形成することで、空気の誘電率との差が小さくなるため、電磁波は、誘電体基板表面を伝播しやすくなり、アンテナ面に垂直な方向の空間に放射されやすくなり、結果としてアンテナの利得向上および放射効率向上が期待されることとなる。
さらに本実施形態では、外側ビア導体4a,4bは、最も細い部分と最も太い部分の傾斜率が10%以下である。すなわち、外側ビア導体4a,4bとなる焼結金属導体4(図9(B)参照)は、ビア導体の最も細い部分の寸法d1と太い部分の寸法d2の差が、最も太い部分の寸法d2の10%以下である。
ここで、上記傾斜率は、以下のように定義することができる。
傾斜率(%)=[(ビア導体4a,4bの電気信号が伝わる方向に垂直な方向の断面における重心と外周部の最も長い距離)-(ビア導体4a,4bの電気信号が伝わる方向に垂直な方向の断面における重心と外周部の最も短い距離)]/ (ビア導体4a,4bの電気信号が伝わる方向に垂直な方向の断面における重心と外周部の最も長い距離)
このように、焼結金属を使った導体における電気信号が伝わる方向に垂直な方向の断面形状の変化が少ない導体を使うことで、ビア導体4a,4bの品質を損なうことなく、有機材料から成る表面絶縁層3a,3bを厚くすることへの対応も可能にしている。このことは、有機材料から成る表面絶縁層3a,3bの厚みといった設計要因を考慮することなく、電気的損失の少ないビア導体4a,4bを形成することをも可能にしている。
また本実施形態では、中間基板1と表面絶縁層3a,3bとの界面における中間基板1の表面粗さRa(μm)は、0.1≦Ra≦1.0の範囲である。
ガラスセラミック材料から成る中間基板1の表面状態を上記のように制御することで、高い密着性と接着性が確保できるようになり、品質上の問題のないモジュールが実現可能になる。
一般的に有機材料とガラスセラミック材料では、線膨張係数に差があるばかりか、化学的な結合による接着性向上は難しい。そのため、接着するガラスセラミック側の表面を粗化することでの物理的なアンカーによる接着が望まれるが、粗さが小さすぎると接着性が十分に確保できず、剥がれの要因となる。また、粗すぎる場合には、有機材料を張り合わせる際に、界面にボイドが残りやすくなり、製品化後に水分等の影響による信頼性の低下が懸念される。よって、適切な表面粗さとすることが、高い密着性を実現できている要因と考えられる。
また本実施形態では、中間基板1と表面絶縁層3a,3bとの界面における中間基板1の最表層中のセラミックフィラーの平均粒径D50(μm)は、0.2≦D50≦5.0である。このように構成することで、中間基板1と表面絶縁層3a,3bとのより安定した接着が可能になる。
ガラスセラミック材料は、ガラスとセラミックフィラーより構成されているが、ガラスセラミックの焼結時の表面状態は、フィラーの形状の影響を受けやすく、その形態は、フィラーに依存する。
これは、粗面化する手法として、化学的なエッチングやブラスト等の物理的エッチングを使用することができるが、ガラスとセラミックフィラーではエッチングのされ方に違いがみられるため、フィラー形状は、表面状態を形成する重要な要素となっている。
上記のような範囲で形状を制御することで、中間基板1の表面が、高い接着性が期待できる表面状態になるものと考えている。これは、ミクロ的な粗さが、フィラー形状によって形成され、それにより、接着に適した粗さを実現できることが一つの要因と考えている。また、他の要素として、そのフィラーとなるセラミックが表面付近に存在することで、ガラスに比べ化学的に安定なセラミックに有機材料を密着させることが可能となり、より安定した接着性が実現できるためと考えられている。
本実施形態では、表面絶縁層3a,3bの比誘電率は、2以上4以下である。誘電率を小さくすることで、アンテナを含むシステムとして、より良い性能の実現が可能となる。一般的に、有機材料の材料損失はセラミックに比べ大きいものではあるが、十分に誘電率を小さくすることで、アンテナの放射効率が高くできる。
本実施形態では、中間基板1は、低温焼結ガラスセラミック基板で構成してある。この中間基板1の表面に形成してある低誘電率の表面絶縁層3a,3b上にアンテナを一体形成したモジュールとすることは、基板内部に、キャパシタ、インダクタ、フィルターなどの受動部品を内蔵させて、モジュールの小型化と低価格化という長所を最大限に生かせる。
本実施形態の高周波用多層配線基板10を製造する方法方法によれば、中間基板の反りを抑制しながら、上述した高周波用多層配線基板10を、効率的に製造することができる。すなわち、多層配線基板10を無収縮焼成により形成することができる。
無収縮焼成技術を使用することで、セラミック多層基板から成る中間基板1中の配線導体から成る内部導体層5または中間ビア導体6と、外側ビア導体4a,4bとの金属間接合を精度よく、より容易に実現することを可能としている。これは、無収縮焼成時に使用される焼成時に焼結しない収縮抑制シート18a,18b中にビア導体4a,4bを形成できることを利用することが、高い高さを持ち、かつテーパーの少ないビア導体4a,4bの形成を容易するために効果的なものとなっている。
第2実施形態
高周波用多層配線基板としては、上述した実施形態に限定されず、種々の構造のものが例示される。たとえば図1Bに示すような高周波用多層配線基板10aであっても良い。この高周波用多層配線基板10aは、以下に示す以外は、図1Aに示す高周波用多層配線基板10と同様であり、同様な作用効果を有し、共通する部分の説明は省略する。
すなわち、この高周波用多層配線基板10aでは、表面絶縁層3aに形成してある外側ビア導体4aには、その外側に配置してあるコンデンサ7c1またはIC素子7c2の端子が接続してある。また、表面絶縁層3bに形成してある外側ビア導体4bには、その外側に配置してあるアンテナ素子7dが接続してある。さらに、この実施形態では、中間基板1を構成する中間絶縁層2a〜2eの積層数と、内部導体層5や中間ビア導体6の形状や配置が、前述した実施形態と異なる。その他の構成や作用効果は同様である。
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
たとえば、収縮抑制用グリーンシート18a,18bを用いることなく、その他のシートまたはその他の手段を用いて、外側ビア導体4a,4bを、内部導体層5または中間ビア導体6と共に一体焼成して形成しても良い。
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
<ガラスセラミック多層基板用グリーンシートの作製>
まず、中間基板用セラミック材料として、アルミナ−ガラス系誘電体材料を準備した。これを有機バインダーおよび有機溶剤と混合し、ドクターブレード法により厚さ40μmの中間基板用グリーンシートを作製した。この際、ガラスとしては、SiO2 、CaO、MgO、Al2 O3 、SrO2 を含有するディオプサイド結晶を主とするガラス粉末を使用した。また、アルミナとしては、平均粒径D50=0.5μmとなるアルミナ粉末を使用した。なお、焼結後の比誘電率としては、7.5となるように組成が設計されていた。
前述した方法で、中間基板用グリーンシートにビアホールを設け、このビアホールに導電ペーストを充填して中間ビア導体を形成した。基板用グリーンシートには、導電ペーストを所定形状に印刷することにより、内部導体パターンを形成した。導電ペーストは、導電材として平均粒径1.5μmのAg粒子を用い、これを有機バインダーおよび有機溶剤と混合して調製したものである。
<収縮抑制用グリーンシートの作製>
収縮抑制用材料として平均粒径D50=1.4μmのアルミナ材料を準備し、これを有機バインダーおよび有機溶剤と混合してドクターブレード法により収縮抑制用グリーンシート(貫通孔無し)を作製した。厚みは、適宜、必要に応じて決定した。
<導体形成用シートの作製>
収縮抑制用材料として平均粒径D50=1.4μmとなるアルミナ粉末を準備し、これを有機バインダーおよび有機溶剤と混合してドクターブレード法により厚さ150μmの収縮抑制用グリーンシートを作製した。その収縮抑制用グリーンシートに、パンチングにより穴径100μmの貫通孔を所定のパターンピッチにて作製した。次に、外側ビア用導電ペーストをスクリーン印刷により貫通孔に充填し、導体形成用シートを得た。導電ペーストは、導電材として平均粒径1.5μmのAg粒子を用い、これを有機バインダーおよび有機溶剤と混合して調製したものである。
<樹脂シートAの作製>
樹脂シートは、ドクターブレード法によりPETフィルム上に樹脂塗料を塗布し、乾燥させ、樹脂塗料が半硬化状態(Bステージ状態)となるように熱処理を施すことにより作製した。樹脂塗料は、樹脂材料として比誘電率が4であるエポキシ系樹脂と、フィラーとして球状のシリカを10vol%含み、ボールミルにより分散・混合することにより調製した。PETフィルム上の樹脂材料の膜厚は、120μm程度となるように制御した。
<樹脂シートBの作製>
樹脂シートBは、ドクターブレード法によりPETフィルム上に樹脂塗料を塗布し、乾燥させ、樹脂塗料が半硬化状態(Bステージ状態)となるように熱処理を施すことにより作製した。樹脂塗料は、樹脂材料として比誘電率が2.4であるエポキシ系樹脂と、フィラーとして球状のシリカとを10vol%含み、ボールミルにより分散・混合することにより調製した。PETフィルム上の樹脂材料の膜厚は、120μm程度となるように制御した。
<樹脂シートCの作製>
樹脂シートCは、ドクターブレード法によりPETフィルム上に樹脂塗料を塗布し、乾燥させ、樹脂塗料が半硬化状態(Bステージ状態)となるように熱処理を施すことにより作製した。樹脂塗料は、樹脂材料として比誘電率が4であるエポキシ系樹脂と、フィラーとしてチタン酸カルシウムとを20vol%含み、ボールミルにより分散・混合することにより調製した。PETフィルム上の樹脂材料の膜厚は、120μm程度となるように制御した。
<実施例1>
上記のようにして作製した中間基板用グリーンシートを複数枚積層し、積層した基板用グリーンシートの両面に導体形成用シートが積層され、さらにその上の両面に厚さ150μmの収縮抑制用グリーンシートが重なるように、これらを積層した。この際に、図9(A)に示すように、ガラスセラミック多層配線基板用グリーンシート12α中の中間ビア用導電ペースト16αと導体形成用シート20α中に形成されている外側ビア用導電ペースト14αとは、位置が合うように位置合わせを行い積層した。なお、実施例では、ビア導体を形成するための導電ペースト以外については、省略してある。
その後、こうして得られた積層体を、通常の上下パンチが平坦な金型に入れて、700kg/cmにて7分加圧した後、900℃にて焼成した。焼成後、積層した中間基板用グリーンシートの両側に配した導体形成用シートおよび収縮抑制用グリーンシートの焼成物を、サンドブラスト(不二製作所社製、商品名ニューマブラスター)により除去した。サンドブラストは、アルミナ砥粒1000番を用い、空気圧0.17MPa〜0.2MPaにて行った。
以上により、セラミック多層基板から成る中間基板1の表面に、高さ140μm前後の柱状の焼結銀導体から成る外側ビア導体を備えたセラミック多層基板が得られた。焼成後のセラミック基板は、全体的には面方向には収縮せず、厚さ方向のみが大きく収縮していた。このときのセラミック基板の寸法は、150mm×150mm×0.5mmであった。
次に、表面に焼結銀導体が形成されたセラミック多層基板の両側に、厚さ150μmの前記樹脂シートAを1枚ずつ配し、真空ラミネータ装置(名機製作所社製、VAII−700型)を用いてこれらを貼り合わせた。貼り合わせ条件は、温度を110℃とし、加圧時間を60秒とした。貼り合わせ時の圧力は、0.5MPaとした。引き続いて、真空ラミネータ装置にて樹脂材料を硬化させた。硬化条件は、温度を180℃とし、圧力を0.5MPaとした。硬化に要した時間は4時間であった。
硬化後の基板の樹脂面をグラインダー研磨機(DISCO社製)を用いて研削し、焼結銀導体の上面を樹脂層の表面に露出させた。グラインダー研磨は、研削速度1μm/秒の条件で行い、樹脂層を厚み20μm研削した。
次に、樹脂層との接着性の確保を狙いとして、TiおよびCuスパッタにより下地電極膜を形成した。
その後、感光性フィルムを表裏面に貼りあわせ、所定のパターンで露光、現像することで表裏面の導体が形成されるべきパターン形成を行った後、感光性フィルムの開口部へ銅めっきにより膜形成を行う。
次に、感光性フィルムを剥離後、スパッタにより形成された表面に露出したTiおよびCuスパッタ膜をエッチングにより除去した。
以上の工程を経ることで、ガラスセラミック多層配線基板の表面に有機材料層が形成され、さらにその表面にアンテナ素子が形成された多層配線基板を作製した。
<実施例2>
表裏面に形成される樹脂シートが樹脂シートBである以外は、実施例1と同じように表面にアンテナ素子が形成された多層配線基板を作製した。
<実施例3>
導体形成用グリーンシートの厚みを50μm、表裏面に形成される樹脂シートAの厚みを60μmとした以外は、実施例1と同じように表面にアンテナ素子が形成された多層配線基板を作製した。
<実施例4>
導体形成用グリーンシートの厚みを280μm、表裏面に形成される樹脂シートAの厚みを300μmとした以外は、実施例1と同じように表面にアンテナ素子が形成された多層配線基板を作製した。
<比較例1>
作製したガラスセラミック多層基板用グリーンシートを複数枚積層し、積層した基板用グリーンシートの両面の面に、厚さ75μmの収縮抑制用グリーンシート(ビア導体ペーストが充填された貫通孔無し)が重なるように、これらを積層した。なお、積層された基板用グリーンシートの最表層には、後工程で成型される有機材料層を貫通するビア導体位置に一致するように配置されたビア導体ペーストが露出するように配置されている。こうして得られた積層体を通常の上下パンチが平坦な金型に入れて700kg/cmにて7分加圧した後、900℃にて焼成した。焼成後、収縮抑制用グリーンシート中のアルミナ粒子を除去することで、ガラスセラミック多層配線基板を作製した。
以上により、セラミック多層基板の表面に露出したビア導体を備えたセラミック多層基板を得た。焼成後のセラミック多層基板は、全体的には面方向には収縮せず、厚さ方向のみが大きく収縮していた。このときのセラミック多層基板の寸法は、150mm×150mm×0.5mmであった。
次に、セラミック多層基板の両側に厚さ150μmの前記樹脂シートAを1枚ずつ配し、真空ラミネータ装置(名機製作所社製、VAII−700型)を用いてこれらを貼り合わせた。貼り合わせ条件は、温度を110℃とし、加圧時間を60秒とした。貼り合わせ時の圧力は、0.5MPaとした。引き続いて、真空ラミネータ装置にて樹脂材料を硬化させた。硬化条件は、温度を180℃とし、圧力を0.5MPaとした。硬化に要した時間は4時間であった。
次に、所定の位置にCO2 レーザーにより、表面の直径100μmのビアホール形成した。この際の位置合わせは、ガラスセラミック多層基板上にあらかじめ形成しておいたアライメントマークを利用して、ビアホールの位置合わせを行った。
その後、めっきを利用したプロセスにより、銅めっきによるビア導体を成型した。この際に同時に有機材料層の表面へも銅めっき膜を形成し、さらに、感光性フィルムを表裏面に貼りあわせ、所定のパターンで露光、現像することで表裏面の導体が形成されるべきレジストパターン形成を行った後、エッチングにより、レジスト開口部の銅めっき膜を除去し、アンテナ等の所定のパターンが形成された多層配線基板を作製した。
<比較例2>
セラミック多層基板の両側に形成される前記樹脂シートAの厚さが60μmとした以外は、比較例1と同じ条件にて多層配線基板を作製した。
<比較例3>
セラミック多層基板の両側に形成される前記樹脂シートAの厚さが300μmとした以外は、比較例1と同じ条件にて多層配線基板を作製した。
<評価1:有機材料中を貫通するビア導体の位置精度評価>
以上、実施例1〜4および比較例1〜3について、有機材料中を貫通するビア導体の位置精度について評価した結果を、表1に示した。
なお、評価方法としては、図10(A)および図10(B)に示すように、焼結後のガラスセラミック多層基板から成る中間基板1α中のビア導体6αと、有機材料から成る表面絶縁層3α中を貫通するビア導体4αとの位置ずれ量について評価した。
前述した実施例1〜4および比較例1〜3で作製された基板中のあらかじめ定めた全ての基板で共通である25の所定の場所のずれ量を測定し、その平均値をずれ量とした。すなわち、中間基板1α中のビア導体6αの中心6αaと、有機材料から成る表面絶縁層3α中を貫通するビア導体4αの中心4αaとを、画像処理により求め、それらの位置ズレ量の平均値を、表1に示すビア導体ズレ量として求めた。
前述の結果より、実施例のように、有機材料から成る表面絶縁層を貫通するビア導体を、ガラスセラミック多層基板が焼結するときに同時に成型することで、ガラスセラミック多層基板の成型後にビア導体を成型する場合に比べ、ガラスセラミック多層基板中のビア導体と最表面の導体パターンを接続する有機材料層を貫通するビア導体が、精度よく接続できていることが確認できた。ずれが小さいことは、接続部の電気的ロスの増大が生じ難いことを示唆しており、高周波用の配線基板として優れたものになっていると考えられる。
比較例1〜3においては、ガラスセラミック多層基板の成型後に、下部の基板と位置合わせを行い、ビア導体を形成するため、ガラスセラミック多層基板上のアライメントマークを使って位置合わせを行う必要がある。したがって、焼成時の基板の変形とガラスセラミック基板上のアライメントマークの認識性が良くないことが、ガラスセラミック多層基板の成型後にビア導体を成型する場合に位置精度が低下した要因と考えている。
特に比較例3のように、有機材料層が厚い場合は、上からの認識が、よりしづらくなるため、ずれが拡大したものと考えている。
<評価2:有機材料中を貫通するビア導体の形状評価>
以上、実施例1〜4および比較例1〜3について、有機材料中を貫通するビア導体の形状についても評価し、その結果を表1に示した。
なお、評価方法としては、ビア導体のもっとも細い部分と太い部分の寸法の差を、前述した傾斜率(%)にて評価した。すなわち、傾斜率が小さいことは、太さばらつきの少ないストレートな導体となっている。たとえば、図9(B)に示すように、ビア導体4αにおける、もっとも細い部分と太い部分の寸法の差(d2−d1)が小さい、ストレートな導体となっていることを意味している。
本発明の実施例では、有機材料から成る表面絶縁層3α中を貫通するビア導体4αは、電気信号が流れる方向の垂直な方向の断面での形状ばらつきが小さくできることが確認できた。
形状ばらつきが小さくなることは、電気的特性に関しても、特性向上、特性ばらつき抑制の両方の観点ですぐれたものとなる。
<実施例5〜10>
ガラスセラミック多層配線基板用グリーンシート中のアルミナフィラーについて、粒径D50(μm)が、それぞれ0.5、2、4となるものを準備した。
それぞれのアルミナフィラーを使用したガラスセラミック多層基板用グリーンシート作成した後、実施例1と同様の手順にて、基板の表面に高さ140μm前後の柱状の焼結銀導体を備えたセラミック基板を作製した。
次に、有機材料から成る表面絶縁層3αを形成する前に、フッ化水素水溶液を使って、中間基板1αの表面の粗化を行った。この際、時間等の粗化条件を変えることで、表面粗さが異なる基板を作製した。作製された中間基板1αにおけるアルミナフィラー粒度(D50)と表面の粗さ(LTCC部表面粗さRa(μm))については、表2に示した。
その後は、実施例1と同じ方法で、有機材料から成る表面絶縁層3αを形成し、表面にアンテナ素子が形成された多層配線基板を作製した。
<実施例11〜13>
ガラスセラミック多層基板用グリーンシート中のアルミナフィラーについては、粒径D50(μm)が0.1、0.8となるものを準備した。
それぞれのアルミナフィラーを使用したガラスセラミック多層基板用グリーンシート作成した後、実施例1と同様の手順にて、基板の表面に、高さ140μm前後の柱状の焼結銀導体を備えたセラミック基板を作製した。
次に、有機材料層を形成する前に、実施例5〜10と同様に、フッ化水素水溶液を使って、基板表面の粗化を行った。この際、時間等の粗化条件を変えることで、表面粗さが異なる基板を作製した。作製された基板におけるアルミナフィラー粒度と表面の粗さについては、表2に示した。
その後は、実施例1と同じ方法で、有機材料層を形成し、表面にアンテナ素子が形成された多層配線基板を作製した。
<評価3:有機材料層とガラスセラミック多層基板の接着性に関する評価>
以上、実施例5〜13について、有機材料から成る表面絶縁層とガラスセラミック多層基板から成る中間基板との接着性について評価した結果を、表2に示した。
評価方法としては、ブレードを用いたガラスセラミック多層配線基板をダイシング時における有機材料から成る表面絶縁層3αとガラスセラミック基板から成る中間基板1αとの界面での剥がれ量(μm)について評価した。
ダイシング(回転するブレードによる切断)条件としては、次のような条件を用いた。ダイシングブレードの材質としては金属、砥粒の粒度は800μm、ブレード幅としては、0.2mmとなるブレードを用いて、ブレード回転数として3万rpm、切断速度については、10mm/sec.の条件で行った。
LTCC基板表面の粗さを適切にすることで、ダイシング時の応力による剥がれが起きない状態、すなわち、より接着が強い状態で実現できていることが確認できた。
また、ガラスセラミック中のフィラー粒径についても、小さくしすぎると接着性が低下することが確認され、適切な粒径とすることでより高い接着性が実現できることが確認できた。
このように、LTCC基板表面の粗さとガラスセラミック中のフィラー形状を制御することで、LTCC基板から成る中間基板1αと有機材料から成る表面絶縁層との界面の接着性をより高くすることで、高い信頼性が実現されると考えられる。
<比較例4>
作製したLTCC多層配線基板用グリーンシートを複数枚積層し、積層した基板用グリーンシートの両面の面に、厚さ75μmの収縮抑制用グリーンシート(ビア用導電ペーストが埋め込まれた貫通孔無し)が重なるようにこれらを積層した。こうして得られた積層体を、通常の上下パンチが平坦な金型に入れて700kg/cmにて7分加圧した後、900℃にて焼成した。
なお、本構造においては、ビア導体形成用シートは使用しておらず、あらかじめ、最表層に配置されるLTCC多層配線基板用グリーンシート上にアンテナ素子をパターン形成しておき、焼成後、収縮抑制用グリーンシート中のアルミナ粒子を除去することで、表面にアンテナ素子が形成された多層配線基板を作製した。比較例4では、基板の表面には、有機材料からなる表面絶縁層は形成されず、LTCC基板の表面に直接にアンテナ素子が形成されていた。
<実施例14>
セラミック多層基板の両側に形成される前記樹脂シートBとした以外は、実施例1と同じ条件にて多層配線基板を作製した。
このときのセラミック多層基板の寸法は、150mm×150mm×0.75mmであった。
<実施例15>
セラミック多層基板の両側に形成される前記樹脂シートCとした以外は、実施例1と同じ条件にて多層配線基板を作製した。
このときのセラミック多層基板の寸法は、150mm×150mm×0.75mmであった。
<評価4:有機材料層が形成された場合のアンテナ特性に関する評価>
以上、実施例1および14、15、比較例4について、アンテナ特性について評価を行った。その結果を表3に示した。なお、いずれも、アンテナは中心周波数が79GHzとなるように設計されたアンテナパターンを使用した。表中の比誘電率は、遮断円筒導波管法によって測定された比誘電率となっている。
本実施例のように、低い誘電率の有機材料を表層のアンテナ部へ形成することで、アンテナとしての特性が向上することが確認できた。また、有機材料層の誘電率としては、より低い誘電率であるほうが良い事も同時に確認された。
表面にアンテナ素子が形成された多層配線基板において、ばらつきが少なく、高性能化を実現できることで、今後、発展が期待され、マイクロ波やミリ波等の高周波帯域で使用される高速データ伝送、車載レーダ等のシステムでの小型、高機能化に貢献できる多層配線モジュール基板の提供が可能となる。
1… 中間基板
2a〜2e… 中間絶縁層
3a,3b… 表面絶縁層
4a,4b… 外側ビア導体
5… 内部導体層
6… 中間ビア導体
7a,7b… 外側導体層
7c1… コンデンサ
7c2… IC素子
7d… アンテナ素子
10… 高周波用多層配線基板
12a〜12d… 基板用グリーンシート
14a,14b… 外側ビア用導電ペースト
15… 内部導体パターン
16… 中間ビア用導電ペースト
18a,18b… 収縮抑制用グリーンシート
20a,20b… 外側ビア導体形成用シート

Claims (7)

  1. ガラスセラミックから成る複数の中間絶縁層の間、または中間絶縁層の表面に所定パターンの内部導体層が形成してある中間基板と、
    前記中間絶縁層を貫通し、異なる層間位置に存在する前記内部導体層の相互を接続する中間ビア導体と、
    前記中間基板の少なくとも一方の表面に一体化して形成される有機材料から成る表面絶縁層と、
    前記表面絶縁層を貫通する外側ビア導体と、を有する高周波用多層配線基板であって、
    前記外側ビア導体が、前記内部導体層または前記中間ビア導体と一体に焼成された焼結金属で構成してあり、
    前記中間絶縁層の比誘電率よりも前記表面絶縁層の比誘電率が低いことを特徴とする高周波用多層配線基板。
  2. 前記外側ビア導体は、最も細い部分と最も太い部分の傾斜率が10%以下である請求項1に記載の高周波用多層配線基板。
  3. 前記中間基板と前記表面絶縁層との界面における前記中間基板の表面粗さRa(μm)は、0.1≦Ra≦1.0の範囲である請求項1または2に記載の高周波用多層配線基板。
  4. 前記中間基板と前記表面絶縁層との界面における前記中間基板の最表層中のセラミックフィラーの平均粒径D50(μm)は、0.2≦D50≦5.0である請求項3に記載の高周波用多層配線基板。
  5. 前記表面絶縁層の比誘電率は、2以上4以下である請求項1〜4のいずれかに記載の高周波用多層配線基板。
  6. 前記中間基板は、低温焼結ガラスセラミック基板である請求項1〜5のいずれかに記載の高周波用多層配線基板。
  7. 請求項1〜6に記載の高周波用多層配線基板を製造する方法であって、
    前記外側ビア導体となる導電ペーストが表裏面を貫通するように所定パターンで埋め込まれた収縮抑制用グリーンシートを準備する工程と、
    前記中間基板となるグリーンシート積層体の両面に、それぞれ前記収縮抑制用グリーンシートを積層する工程と、
    前記グリーンシート積層体を前記収縮抑制用グリーンシートと共に焼成する工程と、
    焼成後の導電ペーストから成る前記外側ビア導体を、焼成後のグリーンシート積層体の表面に残して、焼成後の収縮抑制用グリーンシートを除去し、外側ビア導体付き中間基板を形成する工程と、
    前記外側ビア導体付き中間基板の表面に、有機材料から成る表面絶縁層を形成する工程と、を有する高周波用多層配線基板の製造方法。
JP2016072802A 2016-03-31 2016-03-31 高周波用多層配線基板とその製造方法 Pending JP2017183653A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016072802A JP2017183653A (ja) 2016-03-31 2016-03-31 高周波用多層配線基板とその製造方法
PCT/US2017/025521 WO2017173350A1 (en) 2016-03-31 2017-03-31 Multilayer interconnection substrate for high frequency and manufacturing method thereof
CN201780020094.0A CN109074900B (zh) 2016-03-31 2017-03-31 高频多层互连衬底及其制造方法
US16/086,333 US20190089044A1 (en) 2016-03-31 2017-03-31 Multilayer interconnection substrate for high frequency and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016072802A JP2017183653A (ja) 2016-03-31 2016-03-31 高周波用多層配線基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2017183653A true JP2017183653A (ja) 2017-10-05

Family

ID=58501816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016072802A Pending JP2017183653A (ja) 2016-03-31 2016-03-31 高周波用多層配線基板とその製造方法

Country Status (4)

Country Link
US (1) US20190089044A1 (ja)
JP (1) JP2017183653A (ja)
CN (1) CN109074900B (ja)
WO (1) WO2017173350A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6569826B2 (ja) * 2017-01-12 2019-09-04 株式会社村田製作所 アンテナモジュール
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
US11088468B2 (en) * 2017-12-28 2021-08-10 Samsung Electro-Mechanics Co., Ltd. Antenna module
WO2019142768A1 (ja) * 2018-01-18 2019-07-25 株式会社村田製作所 アンテナ付き基板、及び、アンテナモジュール
KR102576638B1 (ko) * 2018-07-02 2023-09-11 삼성전자주식회사 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치
JP7237532B2 (ja) * 2018-11-02 2023-03-13 京セラ株式会社 配線基板
CN111786096B (zh) * 2019-04-03 2023-02-21 北京小米移动软件有限公司 天线及电子设备
JP6883059B2 (ja) * 2019-04-18 2021-06-09 株式会社フジクラ アンテナ
US11088090B1 (en) * 2020-02-12 2021-08-10 Qualcomm Incorporated Package comprising a substrate that includes a stress buffer layer
CN111901985A (zh) * 2020-05-25 2020-11-06 重庆星轨科技有限公司 一种基于微波电路板的复合层压方法
US11557544B2 (en) * 2020-08-27 2023-01-17 Nxp Usa, Inc. Semiconductor device having a translation feature and method therefor
JP2022047385A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム
CN112331621A (zh) * 2020-11-04 2021-02-05 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法
EP4170360A1 (en) 2021-10-22 2023-04-26 Université de Rennes 1 Phantom device and electromagnetic dosimetry system associated
EP4170359A1 (en) 2021-10-22 2023-04-26 Université de Rennes 1 Device for electromagnetic exposure assessment comprising a field enhancing element
EP4170361A1 (en) 2021-10-22 2023-04-26 Université de Rennes 1 Device for electromagnetic dosimetry comprising an integrating element
WO2024035054A1 (en) * 2022-08-11 2024-02-15 Corning Incorporated Devices to direct the path of electromagnetic radiation
EP4332588A1 (en) 2022-09-02 2024-03-06 Université de Rennes Device and method for thermal and electromagnetic dosimetry
TWI842411B (zh) * 2023-02-24 2024-05-11 亞太優勢微系統股份有限公司 具有內嵌磁性材料的載板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
JP4071204B2 (ja) * 2004-02-27 2008-04-02 Tdk株式会社 多層セラミック基板の製造方法
KR100875625B1 (ko) * 2005-11-14 2008-12-24 티디케이가부시기가이샤 복합 배선 기판 및 그 제조 방법
CN101772994B (zh) * 2007-07-26 2011-07-20 株式会社村田制作所 多层陶瓷基板及其制造方法
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ic検査装置用基板及びその製造方法
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
CN101933409B (zh) * 2008-01-31 2013-03-27 株式会社村田制作所 陶瓷多层基板的制造方法及陶瓷多层基板
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs
US8633858B2 (en) 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom

Also Published As

Publication number Publication date
CN109074900A (zh) 2018-12-21
CN109074900B (zh) 2020-02-21
WO2017173350A1 (en) 2017-10-05
US20190089044A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
CN109074900B (zh) 高频多层互连衬底及其制造方法
KR100755088B1 (ko) 다층 기판 및 그 제조방법
KR101076061B1 (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
US7198996B2 (en) Component built-in module and method for producing the same
JP2002261449A (ja) 部品内蔵モジュール及びその製造方法
JP2005072328A (ja) 多層配線基板
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP4432517B2 (ja) 複合多層基板
WO2010067508A1 (ja) 多層基板およびその製造方法
JP2011108960A (ja) 配線基板およびプローブカードならびに電子装置
JP3774336B2 (ja) 高周波用配線基板およびその製造方法
JP2004186395A (ja) セラミック基板の製造方法
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2004356308A (ja) 配線基板用絶縁層及びそれを用いた配線基板とその製造方法
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
JP4825012B2 (ja) 配線基板の製造方法
JP2001068852A (ja) 多層配線基板およびその製造方法
JP2002335081A (ja) 多層配線基板及びその製造方法
JP3232002B2 (ja) 配線基板
JP2003324181A (ja) 複合半導体モジュール
JP4022105B2 (ja) 多層配線基板の製造方法
JPH11150367A (ja) 多層配線基板
JPH1126939A (ja) 多層配線基板
JP2001102754A (ja) 多層配線基板
JPH1093248A (ja) 多層配線基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210216