JP4071204B2 - 多層セラミック基板の製造方法 - Google Patents

多層セラミック基板の製造方法 Download PDF

Info

Publication number
JP4071204B2
JP4071204B2 JP2004054271A JP2004054271A JP4071204B2 JP 4071204 B2 JP4071204 B2 JP 4071204B2 JP 2004054271 A JP2004054271 A JP 2004054271A JP 2004054271 A JP2004054271 A JP 2004054271A JP 4071204 B2 JP4071204 B2 JP 4071204B2
Authority
JP
Japan
Prior art keywords
green sheet
ceramic substrate
multilayer ceramic
green
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004054271A
Other languages
English (en)
Other versions
JP2005244070A (ja
Inventor
潔 畑中
晴雄 西野
秀明 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004054271A priority Critical patent/JP4071204B2/ja
Priority to US11/059,585 priority patent/US7243424B2/en
Priority to EP05003439A priority patent/EP1581035A3/en
Priority to TW094105311A priority patent/TW200529723A/zh
Priority to CNB2005100521565A priority patent/CN100484366C/zh
Priority to KR1020050015725A priority patent/KR100995791B1/ko
Publication of JP2005244070A publication Critical patent/JP2005244070A/ja
Priority to US11/622,795 priority patent/US20070110956A1/en
Application granted granted Critical
Publication of JP4071204B2 publication Critical patent/JP4071204B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005Punching of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • Y10T156/1057Subsequent to assembly of laminae
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet

Description

本発明は、互いに異なる電気的特性および/または物理的特性を有する複数のセラミック材料を組み合わせることによって構成される多層セラミック基板およびその製造方法に関する。
多層セラミック基板は、複数のセラミック層からなり、各セラミック層間には、それらの界面に沿うように配線導体が形成されている。通常、多層セラミック基板は、多機能化、多性能化のために、互いに異なる電気的特性や物理的特性を有する複数種類のセラミック材料のグリーンシートを積層し、得られた複合積層体を同時に焼成して製造されている。これは、多層セラミック基板の内部に、コンデンサやインダクタなどのように異なる誘電率特性などが要求される電子素子を一体に作り込むためである。
このような多層セラミック基板を得るため、従来、次のような手段が提案されていた。
(1)互いに異なる電気的特性を与えるセラミック材料をそれぞれ含む複数種類のセラミック層を積層する方法。例えば、互いに異なる誘電率を有する誘電体セラミック材料をそれぞれ含む複数種類のセラミック層と磁性体セラミック材料を含むセラミック層とを積層するもの(例えば特許文献1を参照。)。
(2)焼成前のグリーンシートの積層体の内部に空間を形成し、この空間に、焼成前の成形体ブロックを嵌め込み、その後に成形体ブロックとグリーンシートの積層体を同時に焼成する方法(例えば特許文献2〜5を参照。)。
特開2001−144438号公報 特開昭61−288498号公報 特許第3322199号公報 特開平11−163530号公報 特開平11−87918号公報
しかし、特許文献1に記載された技術では、誘電体が基板内部に層状に配置されるため、設計の自由度が低い。また、誘電率に適合した素子を各層の主面方向に形成するため、層の厚みを十分に確保しなければならず、多層セラミック基板全体の厚みが増してしまう。
また、特許文献2〜5に記載された技術では、それぞれの部材が基板の厚み方向でしか接続できないため設計の自由度が低い。また、積層体内部の空間に成形体ブロックを精度良く挿入することが困難である。さらにそれぞれの部材間に空隙が生じ易く、信頼性に欠ける。また、積層体と成形ブロックの積層方向が90度異なるため、積層体の空間寸法と成形体ブロック寸法を調整する事が難しく、またその為の不必要なスペースが必要になる。
そこで本発明の目的は、(1)異なる誘電体をシート主面方向に電気的に接続し、設計の自由度が高く、コンパクトである、(2)特許文献1の層状構造に比較して必要部位のみに、必要なサイズで誘電体を形成し、組み合わせる誘電体の材料物性(焼成縮率、熱膨張係数)の制限が緩和されている、(3)異なる誘電体が所定の部位に精度良く嵌められている、という特徴を有する多層セラミック基板を提供することである。また、上記特徴を有する多層セラミック基板の製造方法を提供することを目的とする。
本発明者らは、設計の自由度を高めるため、異なる誘電体をシート主面方向に電気的に接続する構成を鋭意検討した結果、グリーンシートの所定箇所に、該グリーンシートとは異なる材質で形成された別のグリーンシートを嵌め込んで異材質複合グリーンシートを形成し、この異材質複合グリーンシートを積層、焼成することで上記目的が達成できることを見出し、本発明を完成させた。すなわち、本発明に係る多層セラミック基板の製造方法によって得られる多層セラミック基板は、第1セラミック基板に設けた貫通孔に第2セラミック基板を嵌め込んで表裏面を平坦とした異材質複合セラミック基板を含む複数枚のセラミック基板が積層されて成り、前記異材質複合セラミック基板の界面のうち、前記第1セラミック基板と前記第2セラミック基板との境界をまたがる部分に導体層を有することを特徴とする。積層された各セラミック基板の任意の箇所にインダクタ素子、コンデンサ素子、LC複合回路素子、フィルター回路素子等の電子素子を一体に作り込むこと、及びセラミック基板の主面方向に電子素子同士を結ぶ配線を制限されること無く配置することが可能であり、回路設計の自由度が高い。しかも、電子素子は必要且つ充分の大きさに設計することが容易であるため、高密度の回路設計が可能であり、基板をコンパクトにすることができる。
本発明に係る多層セラミック基板の製造方法によって得られる多層セラミック基板では、前記異材質複合セラミック基板同士を積層方向に上下に重ねると共に前記第2セラミック基板同士も重ね、且つ該第2セラミック基板同士の層間に内部導体層を介在させる場合を含む。この内部導体層は、配線層や、作り込まれる素子の内部電極となる。
本発明に係る多層セラミック基板の製造方法によって得られる多層セラミック基板では、前記第1セラミック基板又は前記第2セラミック基板のいずれか一方若しくはその両方にビアホールを有する場合を含む。第1セラミック基板は、ベースとなる基板であり、ここに設けられたビアホールは積層した基板同士の導通を確保して、立体的な回路を設けることができる。もちろん第2セラミック基板にもビアホールを形成することができる。
本発明に係る多層セラミック基板の製造方法によって得られる多層セラミック基板では、前記第1セラミック基板と前記第2セラミック基板とは、誘電率が異なる材料で形成されている場合を含む。同一セラミック基板内にコンデンサ素子やインダクタ素子等の電子素子を配置するものであり、積層方向に誘電率の異なるセラミック基板を重ねてこれらの電子素子を形成する場合と比較して薄型化ができる。
本発明に係る多層セラミック基板の製造方法によって得られる多層セラミック基板では、前記セラミック基板は、低温焼成(以下、LTCCという)基板であることが好ましい。LTCC基板は、内部に電子回路素子又は配線を有する多層基板とすることが容易で装置の高密度化・小型化が可能である。
本発明に係る多層セラミック基板の製造方法は、シート状の支持体に載せられた第1グリーンシートの所定部分を打ち抜く工程と、前記支持体に載せられた第1グリーンシートに第2グリーンシートを重ねて仮接着する工程と、前記第2グリーンシートを前記支持体に載せられた第1グリーンシートの打ち抜き部分に嵌め込んで異材質複合グリーンシートを形成する工程と、前記支持体に載せられた第1グリーンシートの表面に仮接着された前記第2グリーンシートを剥がす工程と、前記支持体に載せられた第1グリーンシートから前記支持体を剥がす工程と、前記異材質複合グリーンシートを複数重ねてプレスしてグリーンシート積層体を成形する工程と、前記グリーンシート積層体を焼成する工程と、を有することを特徴とする。上記工程を有することで、積層された各セラミック基板の任意の箇所にコンデンサやインダクタ等の電子素子を一体に作り込むこと及びセラミック基板の主面方向に電子素子同士を結ぶ配線を制限されること無く配置することが可能となる。したがって、回路設計の自由度が高く、高密度の回路設計が可能であり、基板をコンパクトに製造することができる。
本発明に係る多層セラミック基板の製造方法では、前記第1グリーンシートの表面に仮接着された前記第2グリーンシートを剥がす工程の後に、前記異材質複合グリーンシートを打ち抜き孔の無い支持体に接着させる工程を有することが好ましい。異材質複合グリーンシートを打ち抜き孔の無い支持体に接着させることで、当該グリーンシートへのビアホール形成や導体印刷を行なうことができる。
本発明に係る多層セラミック基板の製造方法では、前記第1グリーンシート又は前記第2グリーンシートのいずれか一方若しくはその両方にビアホールを形成する工程を有する場合を含む。第1グリーンシートへのビアホールの形成は、異材質複合グリーンシートのうち第1グリーンシート部分に行なうか、或いは第2グリーンシートを嵌めこむ前の第1グリーンシートに行なうか、のいずれであっても良い。第2グリーンシートへのビアホールの形成は、異材質複合グリーンシートのうち第2グリーンシート部分に行なうか、或いは第2グリーンシートを嵌めこむ前の第2グリーンシートに行なうか、のいずれであっても良い。
本発明に係る多層セラミック基板の製造方法では、前記異材質複合グリーンシートに導体ペーストを印刷する工程を有することが好ましい。ここで、前記第1グリーンシートと前記第2グリーンシートとの境界をまたがって導体ペーストを印刷することがより好ましい。前記第1グリーンシートの所定箇所に前記第2グリーンシートを嵌め込んだ上で導体ペーストを印刷するため、第1グリーンシートと第2グリーンシートとの境界をまたがって導体ペーストを印刷することも可能であり、配線層の設計は極めて柔軟に設計できる。第1グリーンシートと第2グリーンシートとの境界をまたがって導体ペーストを印刷することにより、セラミック基板の所望の電子素子に電気的に接続が可能である。
本発明に係る多層セラミック基板の製造方法では、前記グリーンシート積層体を形成したときに、前記第2グリーンシート同士が積層方向の上下で重なる部分を有するように前記第1グリーンシートの打ち抜き部分をあわせ、該打ち抜き部分に嵌め込まれた前記第2グリーンシートの表面に導体ペーストを印刷し、前記第2グリーンシート同士の層間に内部導体層を介在させる場合を含む。多層セラミック基板の内部に積層型コンデンサ素子を配置することが可能である。
本発明に係る多層セラミック基板の製造方法では、前記第1グリーンシートと前記第2グリーンシートとは、焼成後に誘電率が異なる材料で形成している場合を含む。同一セラミック基板内にコンデンサ素子やインダクタ素子を形成するためである。
本発明に係る多層セラミック基板の製造方法では、前記第1グリーンシートと前記第2グリーンシートとは、厚みが同じであることが好ましい。積層される各セラミック基板の厚さは同一である必要性は無いが、各セラミック基板内では表面(界面)を平坦としたほうが層間剥離の発生を抑制できる。
本発明に係る多層セラミック基板の製造方法では、前記第1グリーンシートと前記第2グリーンシートとは、同程度のプレス圧縮率及び焼成縮率を有することが好ましい。剥離やクラックの発生が抑制される。
本発明では、異なる誘電体をシート主面方向に電気的に接続したので、回路設計の自由度が高く、基板自体をコンパクト化できる。また、必要部位のみに、必要なサイズで誘電体を形成し、焼成縮率や熱膨張係数の制限を受けず比較的自由に組み合わせる誘電体を選択できる。さらに異なる誘電体が所定の部位に精度良く嵌められているため、剥離やクラックの発生も抑制される。
以下、本発明に実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。なお、図中、同一部材には同一符号を付している。まず、本実施形態に係る多層セラミック基板の製造方法について説明する。図1に、本実施形態で使用する異材質複合グリーンシートの製造プロセスを示す概略図を示した。
図1(1)に示すように、PET(ポロエチレンテレフタレート)シート等の支持体2に第1グリーンシート1を形成する。例えば、誘電体ペーストとして、セラミック粉末と有機ビヒクルを混合しスラリーを作り、ドクターブレード法等のシート成形法によりPET(ポリエチレンテレフタレート)シート等の樹脂シート上に成膜し、グリーンシートを得る。ガラスセラミック基板を得る場合には、セラミック粉末とガラス粉末と有機ビヒクルを混合しスラリーを使用する。有機ビヒクルとは、バインダを有機溶剤中に溶解したものであり、主としてテルピネオール、ブチルカルビトール、アセトン、トルエン、イソプロピルアルコール等の溶媒、エチルセルロース、ポリビニルブチラール等のバインダ、ジ−n−ブチルフタレート等の可塑剤で構成される。その他、解こう剤、湿潤剤等を入れても良い。有機ビヒクルの含有量は、特に限定されず、通常の含有量、たとえば、バインダは1〜5重量%、溶剤は10〜50重量%とすればよい。
有機ビヒクルを含有する上記有機系塗料のほか、水に水溶性バインダ、分散剤等を溶解させた水溶系塗料であっても良い。ここで、水溶系バインダは、特に限定されず、ポリビニルアルコール、セルロース、水溶性アクリル樹脂、エマルジョン等から適宜選択すればよい。
誘電体ペーストの誘電体原料には、誘電体磁器組成物の組成に応じ、主成分と副成分とを構成する原料が用いられる。なお、原料形態は、特に限定されず、主成分及び副成分を構成する酸化物及び/又は焼成により酸化物となる化合物が用いられ、それらの原料は、液相合成法或いは固相法のいずれから得られた粉末であっても良い。なお、焼成により酸化物になる化合物としては、例えば炭酸塩、硝酸塩、シュウ酸塩、有機金属化合物等が例示される。もちろん、酸化物と、焼成により酸化物になる化合物とを併用してもよい。誘電体原料中の各化合物の含有量は、焼成後に上記した誘電体磁器組成物の組成となるように決定すればよい。
LTCC基板であるガラスセラミック基板を作製する場合には、ガラス成分とセラミック成分は目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、1000℃以下で焼成して得たアルミナ(結晶相)と酸化ケイ素(ガラス相)からなる基板が例示できる。その他、セラミックス成分として、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニア、チタニア等を用いることができる。ガラス成分としては、ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等を用いることができる。ガラス成分は60〜80体積%とし、骨材であるセラミックス成分を40〜20体積%とすることが好ましい。ガラス成分が上記の範囲を外れると複合組成物となりにくく、強度及び焼結性が低下するからである。
各第1グリーンシートの厚みは、焼成後に基板内に作り込まれる素子や配線などの用途などによって決定され、一般的には、20〜245μmである。たとえば、インダクタ素子を多数作り込みたい用途の場合には、第1グリーンシートの厚みは薄くすることが好ましい。また、Q値の高い配線を形成する場合や放熱用ビアホールを形成する場合には、第1グリーンシートの厚みは厚くすることが好ましい。第1グリーンシートの積層枚数は、特に制限されないが、4〜50枚である。
次に図1(2)に示すように、第1グリーンシート1の所定の打ち抜き部分3を支持体2につけたままの状態で、パンチャー4で打ち抜き加工をする。所定の打ち抜き部分3の形状は、金型5の形状により決定される。
次に図1(3)に示すように、第1グリーンシートと同様の方法で、PETシート等の支持体2上に第2グリーンシート6を形成する。ここで第2グリーンシート6は、第1グリーンシート1と比較して、焼成後に誘電率が異なる材料で形成することが好ましい。第2グリーンシート6の誘電率は、形成するコンデンサ素子やインダクタ素子の特性に応じて適宜選択する。ただし、第1グリーンシート1と第2グリーンシート6とは、最終的に平坦な異材質複合グリーンシート7を形成するため、厚みを同一とすることが好ましい。さらに、第1グリーンシート1と第2グリーンシート6とは、同程度のプレス圧縮率及び焼成縮率を有するように、誘電ペーストの組成を調製することが好ましい。これらの特性を満足する組合せとしては、例えば以下に示す材料組成の組合せが例示される。
例えば第1グリーンシートの誘電体原料の組成が、酸化アルミニウム系誘電体原料(A1−ガラス(SiO−B−A1−MgO−CaO−SrO))である場合には、第2グリーンシートの誘電体原料の組成は、次に示す組成であることが好ましい。すなわち、酸化アルミニウム−酸化チタン系誘電体原料(A1−TiO−ガラス(SiO−B−A1−MgO−CaO−SrO)、酸化アルミニウム−酸化チタン−酸化ストロンチウム系誘電体原料(SiO−A1−La−B−TiO−Bi−Nd−SrO)などが好ましい。
次に図1(4)に示すように、支持体2から第2グリーンシート6を剥離させる。
次に図1(5)に示すように、剥離した第2グリーンシート6を打ち抜き加工した第1グリーンシート1上に重ねて仮接着する。接着は圧着で行なうことが好ましい。仮圧着の条件は、特に限定されないが、好ましくは圧着の圧力が3〜5MPaで、その加熱温度は35〜80℃であり、圧着時間は0.1〜1.0秒である。
次に図1(6)に示すように、パンチャー4の金型5への挿入程度を調整し、第2グリーンシート6を打ち抜き加工すると共に第1グリーンシート1の打ち抜き部分3に、打ち抜いた第2グリーンシート6bを嵌め込む。第1グリーンシート1、第2グリーンシート6及びパンチャー4、金型5との位置関係を合わせることで、打ち抜いた第2グリーンシート6bを第1グリーンシート1の打ち抜き部分3に高精度に嵌め込むことが可能である。
次に図1(7)及び(8)に示すように、打ち抜き加工した後の第2グリーンシート6aを第1グリーンシート1から剥がし取る。さらに、図1(9)に示すように、異材質複合グリーンシート7から支持体2を剥がし取る。これにより、打ち抜いた第2グリーンシート6bを第1グリーンシート1の打ち抜き部分3に高精度に嵌め込んだ異材質複合グリーンシート7が得られる。
本実施形態で使用するグリーンシートは、導体ペーストの印刷のために、第1グリーンシート1の表面に仮接着された第2グリーンシート6aを剥がす工程の後に、打ち抜き孔の無い支持体8に接着させる工程を有することが好ましい。すなわち、図1(10)に示すように、穴の開いていない新たなPETシート等の支持体8を準備し、異材質複合グリーンシート7を接着する。接着は圧着で行なうことが好ましい。圧着の条件は、特に限定されないが、好ましくは圧着の圧力が5〜8MPaで、その加熱温度は50〜100℃であり、圧着時間は3.0〜8.0秒である。
図1(11)に示すように導体ペーストの印刷の前に、支持体8上に接着した異材質複合グリーンシート7の第1グリーンシート側又は第2グリーンシート側のいずれか一方若しくは両方にビアホール9を形成する工程を入れても良い。なお、第1グリーンシートへのビアホール9の形成は、異材質複合グリーンシート7の形成後に限られず、例えば第1グリーンシートの形成後(図1(1)或いは(2)の後)に行なっても良い。第2グリーンシートへのビアホールの形成は、異材質複合グリーンシート7の形成後に限られず、例えば第2グリーンシートの形成後(図1(3)の後)に行なっても良い。
次に図1(12)に示すように異材質複合グリーンシート7の表面及びビアホール9内導体ペーストを印刷し、導体層11やビア10を形成する。異材質複合グリーンシート7を形成した後に導体ペーストを印刷するため、第1グリーンシート1及びこれに嵌めこんだ第2グリーンシート6bのいずれの表面上にも印刷が可能である。しかも、第1グリーンシート1と第2グリーンシート6bとの境界をまたがって導体ペーストを印刷することも可能である。したがって、異材質複合グリーンシート7における第2グリーンシートの嵌めこみ位置に関係なく、自由に配線層や電極のパターンを印刷できる。
導体ペーストは、Ag、Ag-Pd合金、Cu、Ni等の各種導電性金属や合金からなる導電材料と上述した有機ビヒクルとを混練して調製される。有機ビヒクルの含有量は、特に限定されず、通常の含有量、例えば、バインダは1〜5重量%、溶剤は10〜50重量%とすればよい。また、各ペースト中には必要に応じて各種分散剤、可塑剤等から選択される添加物が含有されても良い。
その後、異材質複合グリーンシート7から支持体8を剥がし取る(不図示)。
以上の工程により、異材質複合グリーンシートが形成される。次に異材質複合グリーンシートを複数重ねて積層方向に本加圧してグリーンシート積層体を成形する。本加圧の圧力は、特に限定されないが好ましくは40〜100MPaであり、その加熱温度は35〜80℃である。
その後に脱バイング処理及び焼成処理され、図2に示す焼成後の多層セラミンク基板100が得られる。図2は、本実施形態に係る多層セラミンク基板の一形態を示す概略断面図である。
焼成温度は、グリーンシートの材質などにより決定され特に限定されないが、一般的には、850〜1000℃である。また、焼成雰囲気は、導体ペースト中の導電材の種類に応じて適宜決定すればよいが、導電材としてCu、Ni、Cu合金、Ni合金等の卑金属を用いる場合には、還元雰囲気とすることが好ましく、焼成雰囲気の酸素分圧を、好ましくは10−10〜10−3Paとし、より好ましくは10−7〜10−3Paとする。焼成時の酸索分圧が低すぎると内部電極の導電材が異常焼結を起こして途切れてしまう傾向にあり、酸素分圧が高すぎると内部電極が酸化される傾向にある。
その後に、多層セラミック基板100の表面に回路パターン38や端子33を印刷する。なお、回路パターンの印刷は、多層セラミック基板100を焼成する前に行っても良い。
多層セラミンク基板100は、基板内に誘電体層31やこれと異なる誘電体層35を所望の位置、大きさに形成することが可能であり、各セラミック基板の主面方向への電気的な接続39も容易に形成できる。また、従来どおり導電性スルーホール34の形成も容易である。
なお、多層セラミック基板内に積層型コンデンサを形成する場合には次のプロセスを行なう。すなわちグリーンシート積層体を形成したときに、第2グリーンシート同士が積層方向の上下で重なる部分を有するように第1グリーンシートの打ち抜き部分を合わせる。この打ち抜き部分に嵌め込まれた第2グリーンシートの表面に導体ペーストを印刷する。これによって、多層セラミック基板としたときに第2グリーンシート同士の層間に内部導体層が介在され、積層型コンデンサが形成できる。なお、内部電極層は、異材質複合グリーンシート7における第2グリーンシートの嵌めこみ位置に関係なく、自由に配線層や電極のパターンを印刷できるため、内部電極層同士の電気的接続は容易である。
本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
例えば、上記の実施形態では、第2グリーンシートと第1グリーンシートの厚さを同一とした場合を説明したが、図2に示したように、第2グリーンシートの厚さを第1グリーンシートの厚さの2分の1として2枚重ねとし、その層間に内部導体層37を設けても良い。
(実施例1)
図3に示すコンデンサ素子を有する多層セラミック基板を形成し、静電容量とIRを測定した。第1グリーンシートの焼成層21は、焼成後、誘電率εが7.3となる組成(SiO−B−A1−MgO−CaO−SrO)とし、第2グリーンシートの焼成層22は、焼成後、誘電率εが21.1となる組成(SiO−A1−La−B−BaO−TiO−Bi−Nd−SrO)とした。第1グリーンシートに嵌めこんだ第2グリーンシートの焼成後の寸法は2.57mm×2.57mm×40μmとし、内部電極24の大きさは2.13mm×2.13mmとした。外電極は23である。これを実施例1とした。
(実施例2)
同様に第1グリーンシートの焼成層21は、焼成後、誘電率εが5.9となる組成(BaO−A1−SiO−B)とし、第2グリーンシートの焼成層22は、焼成後、誘電率εが72.3となる組成(BaO−Nd−TiO−B−CaO−ZnO)とした。第1グリーンシート21に嵌めこんだ第2グリーンシート22の焼成後の寸法は2.57mm×2.57mm×40μmとし、内部電極24の大きさは1.71mm×1.71mmとした。これを実施例2とした。
実施例1について、容量測定周波数1kHz、IR測定印加電圧を10Vとしてコンデンサ容量と絶縁抵抗との関係を図4に示した。実施例2について、容量測定周波数1kHz、IR測定印加電圧を10Vとしてコンデンサ容量と絶縁抵抗との関係を図5に示した。図4及び図5を参照すると、図4の場合、1011Ω以上の絶縁抵抗値を有し、図5の場合、10Ω以上の絶縁抵抗値を有しており、一定品質以上の特性を有していた。
本実施形態で使用する異材質複合グリーンシートの製造プロセスを示す概略図を示した。 本実施形態に係る多層セラミンク基板の一形態を示す概略断面図を示した。 実施例で形成した多層セラミック基板の形態を示す概略断面図である。 実施例1について、容量測定周波数1kHz、IR測定印加電圧を10Vとしたときのコンデンサ容量と絶縁抵抗との関係を示した。 実施例2について、容量測定周波数1kHz、IR測定印加電圧を10Vとしたときのコンデンサ容量と絶縁抵抗との関係を示した。
符号の説明
1,8 第1グリーンシート
2 支持体
3 打ち抜き部分
4 パンチャー(打ち抜き加工機)
5 金型
6 第2グリーンシート
6a 第2グリーンシート(打ち抜き部分の残り部分)
6b 第2グリーンシート(打ち抜き部分)
7 異材質複合グリーンシート
9 ビアホール
10 ビア
11 電極
12 異材質複合グリーンシート(導体ペースト印刷後)
21,30 第1グリーンシートの焼成層
22,31,35 第2グリーンシートの焼成層
23,36 導体層(外電極層)
24,37 内部導体層
32 配線層
33 端子
34 スルーホール
100,200 多層セラミック基板

Claims (9)

  1. シート状の支持体に載せられた第1グリーンシートの所定部分を打ち抜く工程と、
    前記支持体に載せられた第1グリーンシートに第2グリーンシートを重ねて仮接着する工程と、
    前記第2グリーンシートを前記支持体に載せられた第1グリーンシートの打ち抜き部分に嵌め込んで異材質複合グリーンシートを形成する工程と、
    前記支持体に載せられた第1グリーンシートの表面に仮接着された前記第2グリーンシートを剥がす工程と、
    前記支持体に載せられた第1グリーンシートから前記支持体を剥がす工程と、
    前記異材質複合グリーンシートを複数重ねてプレスしてグリーンシート積層体を成形する工程と、
    前記グリーンシート積層体を焼成する工程と、を有することを特徴とする多層セラミック基板の製造方法。
  2. 前記第1グリーンシートの表面に仮接着された前記第2グリーンシートを剥がす工程の後に、前記異材質複合グリーンシートを打ち抜き孔の無い支持体に接着させる工程を有することを特徴とする請求項1記載の多層セラミック基板の製造方法。
  3. 前記第1グリーンシート又は前記第2グリーンシートのいずれか一方若しくはその両方にビアホールを形成する工程を有することを特徴とする請求項1又は2記載の多層セラミック基板の製造方法。
  4. 前記異材質複合グリーンシートに導体ペーストを印刷する工程を有することを特徴とする請求項1、2又は3記載の多層セラミック基板の製造方法。
  5. 前記異材質複合グリーンシートに導体ペーストを印刷する工程において、前記第1グリーンシートと前記第2グリーンシートとの境界をまたがって導体ペーストを印刷することを特徴とする請求項4記載の多層セラミック基板の製造方法。
  6. 前記グリーンシート積層体を形成したときに、前記第2グリーンシート同士が積層方向の上下で重なる部分を有するように前記第1グリーンシートの打ち抜き部分をあわせ、該打ち抜き部分に嵌め込まれた前記第2グリーンシートの表面に導体ペーストを印刷し、前記第2グリーンシート同士の層間に内部導体層を介在させたことを特徴とする請求項1、2、3、4又は5記載の多層セラミック基板の製造方法。
  7. 前記第1グリーンシートと前記第2グリーンシートとは、焼成後に誘電率が異なる材料で形成していることを特徴とする請求項1、2、3、4、5又は6記載の多層セラミック基板の製造方法。
  8. 前記第1グリーンシートと前記第2グリーンシートとは、厚みが同じであることを特徴とする請求項1、2、3、4、5、6又は7記載の多層セラミック基板の製造方法。
  9. 前記第1グリーンシートと前記第2グリーンシートとは、同程度のプレス圧縮率及び焼成縮率を有することを特徴とする請求項1、2、3、4、5、6、7又は8記載の多層セラミック基板の製造方法。
JP2004054271A 2004-02-27 2004-02-27 多層セラミック基板の製造方法 Expired - Fee Related JP4071204B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004054271A JP4071204B2 (ja) 2004-02-27 2004-02-27 多層セラミック基板の製造方法
US11/059,585 US7243424B2 (en) 2004-02-27 2005-02-17 Production method for a multilayer ceramic substrate
EP05003439A EP1581035A3 (en) 2004-02-27 2005-02-17 Multilayer ceramic substrate and its production method
TW094105311A TW200529723A (en) 2004-02-27 2005-02-22 Multilayer ceramic substrate and its production method
CNB2005100521565A CN100484366C (zh) 2004-02-27 2005-02-25 多层陶瓷基板的制造方法
KR1020050015725A KR100995791B1 (ko) 2004-02-27 2005-02-25 다층 세라믹 기판 및 그의 제조방법
US11/622,795 US20070110956A1 (en) 2004-02-27 2007-01-12 Multilayer ceramic substrate and its production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004054271A JP4071204B2 (ja) 2004-02-27 2004-02-27 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005244070A JP2005244070A (ja) 2005-09-08
JP4071204B2 true JP4071204B2 (ja) 2008-04-02

Family

ID=34858313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004054271A Expired - Fee Related JP4071204B2 (ja) 2004-02-27 2004-02-27 多層セラミック基板の製造方法

Country Status (6)

Country Link
US (2) US7243424B2 (ja)
EP (1) EP1581035A3 (ja)
JP (1) JP4071204B2 (ja)
KR (1) KR100995791B1 (ja)
CN (1) CN100484366C (ja)
TW (1) TW200529723A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510619B2 (en) * 2005-07-08 2009-03-31 International Business Machines Corporation Greensheet via repair/fill tool
JP4764729B2 (ja) * 2006-01-27 2011-09-07 コーア株式会社 セラミック多層基板の製造方法
JP4666161B2 (ja) * 2006-02-08 2011-04-06 Tdk株式会社 積層用セラミック基板の製造方法
US20080010798A1 (en) * 2006-07-14 2008-01-17 Borland William J Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
JP2011035170A (ja) * 2009-07-31 2011-02-17 Olympus Corp 多層積層回路
CN103178024B (zh) * 2011-12-26 2015-11-11 深圳光启高等理工研究院 具有复合介电常数的基板及其制备方法
CN103260336B (zh) * 2012-02-20 2016-01-27 联想(北京)有限公司 一种pcb板及电子设备
JP2017183653A (ja) * 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
DE102016108604A1 (de) * 2016-05-10 2017-11-16 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
CN106426577B (zh) * 2016-10-07 2018-03-23 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106273000B (zh) * 2016-10-07 2018-04-20 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106239750B (zh) * 2016-10-07 2018-04-20 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106273001B (zh) * 2016-10-07 2018-04-20 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106217660B (zh) * 2016-10-07 2018-10-30 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106273002B (zh) * 2016-10-07 2018-04-20 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
DE102018102144A1 (de) * 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
TWI785381B (zh) 2019-09-12 2022-12-01 美商瓦特洛威電子製造公司 陶瓷加熱器及使用暫態液相接合之形成方法
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768144A (en) * 1971-03-04 1973-10-30 American Lava Corp Process for ceramic composites
JPS6464394A (en) * 1987-09-04 1989-03-10 Fujitsu Ltd Hybrid integrated circuit substrate
JPH02239697A (ja) * 1989-03-13 1990-09-21 Nippon Cement Co Ltd 回路基板の製造方法
JP3166251B2 (ja) * 1991-12-18 2001-05-14 株式会社村田製作所 セラミック多層電子部品の製造方法
JPH05174649A (ja) 1991-12-24 1993-07-13 Tdk Corp 異質材部を有するセラミックグリーンシート及びその製造方法
US5239744A (en) 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components
US5305523A (en) 1992-12-24 1994-04-26 International Business Machines Corporation Method of direct transferring of electrically conductive elements into a substrate
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
US5759331A (en) * 1994-07-15 1998-06-02 Paul J. Dostart Method of ensuring conductivity in the manufacturing of a multi-layer ceramic component containing interlayer conductive-filled via holes
JPH08236931A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Works Ltd セラミック配線板の製造方法
US5661882A (en) * 1995-06-30 1997-09-02 Ferro Corporation Method of integrating electronic components into electronic circuit structures made using LTCC tape
JPH0992983A (ja) * 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
JP3129261B2 (ja) 1997-11-25 2001-01-29 株式会社村田製作所 多層セラミック基板の製造方法
JP3669404B2 (ja) 1997-09-08 2005-07-06 株式会社村田製作所 多層セラミック基板の製造方法
JP3659284B2 (ja) * 1997-09-25 2005-06-15 京セラ株式会社 高周波用多層配線基板およびその製造方法
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
JPH11284334A (ja) 1998-03-27 1999-10-15 Kyocera Corp セラミックグリーンシートの貫通孔への金属ペースト充填方法
US6569278B1 (en) * 1999-09-29 2003-05-27 International Business Machines Corporation Powder metal polymer organic sheet punching for substrate conductors
JP3646587B2 (ja) * 1999-10-27 2005-05-11 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2001144438A (ja) 1999-11-15 2001-05-25 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2004063728A (ja) 2002-07-29 2004-02-26 Fujitsu Ltd 受動素子内蔵セラミック・モジュール基板及びその製造方法
JP4412891B2 (ja) 2002-10-29 2010-02-10 京セラ株式会社 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
US7018494B2 (en) * 2002-08-28 2006-03-28 Kyocera Corporation Method of producing a composite sheet and method of producing a laminate by using the composite sheet
JP2004087990A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 複合体およびその製造方法、並びにセラミック基板の製造方法

Also Published As

Publication number Publication date
US20050189137A1 (en) 2005-09-01
TW200529723A (en) 2005-09-01
CN100484366C (zh) 2009-04-29
KR20060042212A (ko) 2006-05-12
CN1662116A (zh) 2005-08-31
EP1581035A3 (en) 2007-08-15
KR100995791B1 (ko) 2010-11-22
US7243424B2 (en) 2007-07-17
US20070110956A1 (en) 2007-05-17
JP2005244070A (ja) 2005-09-08
EP1581035A2 (en) 2005-09-28

Similar Documents

Publication Publication Date Title
KR100995791B1 (ko) 다층 세라믹 기판 및 그의 제조방법
JPH11195873A (ja) 多層セラミック基板およびその製造方法
JP2003017356A (ja) 積層型電子部品およびその製法
KR101931108B1 (ko) 미드-k ltcc 조성물 및 디바이스
JP4821302B2 (ja) セラミック多層基板及びその製造方法
JP3897472B2 (ja) 受動部品内蔵多層配線基板およびその製造方法
JP4765330B2 (ja) 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法
JP3955389B2 (ja) コンデンサ内蔵基板およびその製造方法
JPS5917232A (ja) 複合積層セラミツク部品およびその製造方法
JP2006253246A (ja) 多層セラミック基板の製造方法
JPH11354924A (ja) 多層セラミック基板の製造方法
JP4475076B2 (ja) 多層セラミック基板の製造方法
JP5114141B2 (ja) 電子部品およびその製造方法
JP2803754B2 (ja) 多層電子回路基板
JP2006093511A (ja) 多層セラミック基板の製造方法及び多層セラミック基板
JP2004200679A (ja) 多層回路基板の製造方法
US20060127568A1 (en) Multi-layer ceramic substrate and method for manufacture thereof
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2008135523A (ja) 多層基板およびその製造方法
JP2008288225A (ja) コンデンサ、コンデンサの製造方法、コンデンサ内蔵基板、およびコンデンサ内蔵基板の製造方法
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JP2004207543A (ja) 多層配線基板の製造方法
JP2004304150A (ja) 多層回路基板及びその製造方法
JP2006181738A (ja) セラミック積層体
JP2005005640A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees