JP2803754B2 - 多層電子回路基板 - Google Patents

多層電子回路基板

Info

Publication number
JP2803754B2
JP2803754B2 JP1245952A JP24595289A JP2803754B2 JP 2803754 B2 JP2803754 B2 JP 2803754B2 JP 1245952 A JP1245952 A JP 1245952A JP 24595289 A JP24595289 A JP 24595289A JP 2803754 B2 JP2803754 B2 JP 2803754B2
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit board
resin
film
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1245952A
Other languages
English (en)
Other versions
JPH03108396A (ja
Inventor
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1201757A priority Critical patent/JP2787953B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1245952A priority patent/JP2803754B2/ja
Priority to US07/556,521 priority patent/US5144536A/en
Priority to KR1019900011819A priority patent/KR100211852B1/ko
Priority to DE69008963T priority patent/DE69008963T2/de
Priority to EP90114875A priority patent/EP0411639B1/en
Publication of JPH03108396A publication Critical patent/JPH03108396A/ja
Application granted granted Critical
Publication of JP2803754B2 publication Critical patent/JP2803754B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,表面に導電性回路等の膜状素子を形成し
た,信頼性に優れた多層状の電子回路基板に関する。
〔従来技術〕
近年,電子回路基板としては種々のものが知られ,か
つ実用化されており,例えばガラス・エポキシ複合体,
アルミナ質焼結体およびムライト質焼結体等を基板材料
とする電子回路基板が提案され使用されている。そし
て,高集積化を促進する1つの方法として,シリコン集
積回路などを直接基板に搭載する実装方法が検討されて
いる。
しかしながら,ガラス・エポキシ複合体はシリコン集
積回路と熱膨張率が大きく異なるため,該基板に直接搭
載することのできるシリコン集積回路は極めて小さいも
のに限られている。そればかりでなく,ガラス・エポキ
シ複合体のみからなる基板は,回路形成工程において寸
法が変化し易いため,特に微細で精密な回路が要求され
る基板には適用が困難である。
また,アルミナ質焼結体やムライト質焼結体は硬度が
高く機械加工性に劣る。そのため,例えばスルーホール
等を設けるような機械加工が必要な場合には,生成形体
の段階で加工した後焼成する方法が行われている。しか
し,焼成時の収縮を均一に生じさせることは困難であ
り,特に高い寸法精度を要求されるものや寸法の大きな
ものを製造することは困難であった。
そこで,これらの問題に対処するため,特開昭61−28
7190号あるいは特開昭64−82689号には,多孔質セラミ
ック焼結体の気孔に樹脂を含浸した基板が提案されてい
る。
この基板は,セラミックの気孔率を種々変化させるこ
とで,実装する部品,例えばシリコン集積回路等の熱膨
張に合わせたもので,低膨張で寸法安定性に優れてい
る。また,機械加工が容易で大型化及び軽量化に対応で
きる。
一方,近年は,高集積化のために,電子回路基板を複
数枚重ねて多層電子回路基板とすることが多用されてい
る。
また,チップ抵抗,コンデンサー等のチップ部品に代
わり,これら素子を膜状に回路上に形成した膜状素子を
有する電子回路基板が開発されている。
このように,膜状の導電性回路,抵抗体,コンデンサ
ー等の膜状素子を形成することにより,電子回路基板の
小型化,軽量化が図られる。
〔解決しようとする課題〕
しかしながら,上記の多孔質セラミック−樹脂含浸基
板に膜状素子を形成した電子回路基板は,使用上の信頼
性に乏しい。
即ち,上記の樹脂含浸多孔質セラミック基板では,そ
の表面に形成した膜状素子が樹脂上に形成されるため,
樹脂の挙動により膜状素子が著しく影響を受ける。例え
ば,高湿度,高温度により,上記樹脂と接触している膜
状素子の初期特性,例えば,抵抗値,コンデンサー容量
が大きく変動するという大きな欠点がある。
また,複数枚の電子回路基板を積層してなる多層電子
回路基板においては,各電子回路基板の電子回路から発
生する熱を効率良く外部へ放出させる必要がある。
本発明は,かかる従来の問題点に鑑み,上記の樹脂含
浸多孔質セラミック焼結体基板の長所を生かした,耐高
湿度性,耐高温度性及び放熱性に優れた,信頼性の高い
多層電子回路基板を提供しようとするものである。
〔課題の解決手段〕
本発明は,多孔質セラミック焼結体の表面に膜状の導
電性回路,抵抗体,コンデンサー等の膜状素子を直接形
成して電子回路基板を作製し,その後該電子回路基板を
積層すると共に該電子回路基板の間に無機質又は金属の
多孔質中間層を介在させて接着し,次いで上記多孔質セ
ラミック焼結体の気孔内に樹脂を充填してなることを特
徴とする多層電子回路基板にある。
本発明において最も注目すべきことは,多孔質セラミ
ック焼結体の表面に直接膜状素子を形成した電子回路基
板を複数枚用い,これらを前記多孔質中間層を介在させ
て積層,接着し,次いで前記焼結体の気孔内に樹脂を含
浸したことである。
即ち,本発明の電子回路基板においては,多孔質セラ
ミック焼結体の表面の気孔及び凹凸に,導電性回路等の
膜状素子がくさび状に入り込んで直接密着している。一
方,膜状素子形成部分以外の気孔内には,電子回路基板
を積層した後に樹脂が充填される。
多孔質セラミック焼結体の表面に導電性回路等の膜状
素子を形成する方法としては,まずセラミックの生成形
体に膜状素子を形成する粒子を含んだペーストを,印刷
などの方法により塗布し,次いでセラミックの生成形体
を焼結体が形成される温度で焼成する方法がある。
また,他の方法としては,まず多孔質セラミック焼結
体を作成しておいた後,その表面に前記ペーストを塗布
し,次いで焼つける方法がある。
更に,多孔質セラミック焼結体の表面に回路となる部
分以外をマスクして,蒸着,スパッター等により導電性
回路等の膜状素子を形成し,その後前記マスクを除去す
る方法がある。
いずれの方法においても,多孔質セラミック焼結体と
膜状素子が,直接密着していることが重要である。
上述のように多孔質セラミックと膜状素子が直接密着
していることで,膜状素子は温度,湿度などの環境変化
に対して極めて安定になる。
ここに膜状素子とは,前記のごとき導電性回路,膜状
抵抗体,膜状コンデンサーなど,基板上に膜状に形成す
る電子部品をいう。また,これらの膜状素子は,電子回
路基板の片面又は両面に形成する。
また,上記多孔質セラミック焼結体の材質としては,
コージェライト,アルミナ,窒化アルミニウム,ムライ
ト,チタン酸マグネシウム,チタン酸アルミニウム,二
酸化ケイ素,酸化鉛,酸化亜鉛,酸化ベリリウム,酸化
錫,酸化バリウム,酸化マグネシウム,酸化カルシウム
のいずれか少なくとも1種を主成分とするセラミックス
などがある。この中,コージェライトは,熱膨張率がシ
リコン集積回路のそれに近く,好ましい材料である。
本発明において,前記多孔質セラミック焼結体は,平
均気孔径が0.2〜15μmであることが好ましい。この理
由は,平均気孔径が0.2よりも小さいと,前記膜状素子
と多孔質セラミック焼結体との密着力が低下するからで
ある。即ち,密着力向上のための楔効果が低下するため
である。一方,平均気孔径が15μmよりも大きいと,多
孔質セラミック焼結体の表面よりかなり深く膜状素子が
入り込み,精度の高い電子回路基板の形成が困難となる
からである。
また,本発明においては,気孔率が10%(容量比)以
上であることが好ましい。この理由は,気孔率が10%よ
り小さいと,前記楔効果が低下するからである。
しかして,上記のごとく構成した電子回路基板は,そ
の複数枚を積層状に接合して,多層体とし,その後多孔
質セラミック焼結体の多孔質部に樹脂を含浸させて,多
層電子回路基板とする(第1図参照)。
上記積層体は,上記電子回路基板の間に多孔質中間層
を介在させて,接着することにより形成する。
上記多孔質中間層としては,ガラス等の無機質又は金
属の多孔質体を用いる。かかる多孔質中間層としては,
比較的融点の低いガラス,或いはセラミック,アルミニ
ウム,金,銀,銅,タングステンなどがある。また,上
記のごとく多孔質状とするためには,粉末状の粒子を基
板面に塗布して,基板を重ね合せた後融点以下の温度で
加熱焼結する手段を用いる。
また,かかる多孔質中間層は,電子回路基板の生成形
体を積層して高温に焼成することにより,形成すること
もできる。つまり,各電子回路基板はセラミックででき
ているため,この焼成により両電子回路基板間が焼結し
合って多孔質中間層を形成し,両者を接着するのである
(第1実施例参照)。
なお,上記多孔質層中間層として金属を用いる場合,
該中間層に面する基板面上に前記膜状素子がある場合に
は,該膜状素子と多孔質中間層との間には電気絶縁層を
設ける。また,該多孔質中間層の気孔内にも後述のごと
く樹脂が含浸されることとなる。
上記焼結体中に含浸させる樹脂としては,エポキシ樹
脂,ポリイミド樹脂,トリアジン樹脂,ポリバラバン酸
樹脂,ポリアミドイミド樹脂,シリコン樹脂,エポキシ
シリコン樹脂,アクリル酸樹脂,メタクリル酸樹脂,ア
ニリン酸樹脂,フェノール樹脂,ウレタン系樹脂,フラ
ン系樹脂,フッ素樹脂などがある。
また,これら樹脂を多孔質焼結体中に含浸させる方法
としては,樹脂を加熱溶融しておき,この中に電子回路
基板の積層体を浸漬する方法がある。また,樹脂を溶媒
に溶かして含浸させる方法,モノマー状態の樹脂を含浸
させた後ポリマー化する方法などがある。この含浸の際
には,上記樹脂は多孔質焼結体の中へ直接に,または上
記多孔質中間層内を経て多孔質焼結体内に含浸される。
その結果,多孔質中間層の気孔にも樹脂が含浸する。
また,積層体の接着は,実施例に示すごとく,加圧焼
成,中間層の焼付け等により行なう。
また,上記のごとくして得た多層電子回路基板の表面
には,絶縁層を設け,その上に更に導体層を形成するこ
ともできる(第4図参照)。
上記絶縁層としては,樹脂又は樹脂と無機材料との複
合材を用いる。該樹脂としては,エポキシ樹脂,フェノ
ール樹脂,ポリイミド樹脂などを用いる。樹脂と無機材
料との複合材としては,ガラスファイバーとエポキシ樹
脂,ガラスファイバーとポリイミド樹脂などを用いる。
上記導体層とは,電子回路用の導体をいう。該導体層
の形成法としては,例えば金属箔をラミネートする方
法,蒸着,スパッタリングなどの方法がある。
なお,上記のごとく形成した多層電子回路基板に対し
ては,樹脂を充填した後にスルーホールを形成し,無電
解銅メッキ等で回路間の導通を取ることができる。
〔作用及び効果〕
本発明の多層電子回路基板は,各電子回路基板が,多
孔質セラミック焼結体の表面に,直接膜状素子を密着さ
せているため,膜状素子が上記焼結体の粒子の間にくさ
び状に強固に結合しており,膜状素子が剥離することは
ない。また,膜状素子が形成されていない部分は,気孔
内に樹脂が充填されているので,耐高湿度性,耐高温度
性にも優れている。
また,樹脂を充填させることで基板全体の強度を増加
させ,割れにくくすると同時に機械加工を容易にし,カ
ケ,チッピング等の加工欠陥を防ぐことができる。ま
た,気体の透過を防ぎ使用環境からの影響を低減するこ
とに効果的である。
また,積層されている各電子回路基板の間は前記多孔
質中間層が介在されている。そして,該多孔質中間層
は,無機質又は金属により構成されているので伝熱性が
良い。それ故,各電子回路基板で発生した熱は多孔質中
間層より外部へ効率良く放熱される。
したがって,本発明によれば,耐高湿度性,耐高温度
性,放熱性及び機械加工性に優れた,信頼性の高い多層
電子回路基板を提供することができる。
〔実施例〕
第1実施例 本発明の実施例にかかる多層電子回路基板につき,第
1図〜第3図を用いて説明する。
該多層電子回路基板は,第1図に示すごとく,中央の
電子回路基板2の上下に電子回路基板1,1を積層し,こ
れらを多孔質中間層6を介在させて一体的に接着したも
のである。上記電子回路基板1は,第2図に示すごと
く,基板としての多孔質セラミック焼結体11の表側面
に,膜状導電性回路12と膜状抵抗体13を,また裏側面に
は膜状導電性回路12を密着形成したものである。
また,上記の密着状態は,第3図に示すごとく,多孔
質セラミック焼結体11を構成する多数のセラミック粒子
10の間の凹凸表面部分に,膜状導電性回路12,膜状抵抗
体13の下面がくさび状に喰い込んだ状態にある。また,
多孔質セラミック焼結体11の内部においては,セラミッ
ク粒子10の間に形成された気孔内に,積層後において含
浸された樹脂14が充填されている。
また,上記電子回路基板2においても,電子回路基板
1と同様である。なお,多孔質中間層の気孔内にも上記
樹脂が含浸されている。
上記のごとく,本例の多層電子回路基板は,電子回路
基板1,1の間に電子回路基板2を配置して,多孔質中間
層6により互いに接着したもので,各電子回路基板1,1,
2はその表裏両面に膜状素子を有する。それ故,本例は
6層回路の多層電子回路基板である。上記多孔質中間層
としては,ガラスを用いた。
また,該多層電子回路基板は,積層体とした後に,そ
の全体を溶融樹脂中に浸漬して該樹脂を含浸させている
ので,その表面が該樹脂により被覆された状態にある。
第2実施例 本例は,第4図に示すごとく,8層回路の多層電子回路
基板であり,最表面に絶縁層を設けて,その上に導体層
を形成したものである。
即ち,本例の多層電子回路基板は,電子回路基板51,5
2,53を積層接着してなり,また上下の最表面には,絶縁
層3を設け,その表面に導体層40を設けたものである。
上記の各電子回路基板51,52,53は,膜状導電性回路51
2,522,532,膜状抵抗体513,523,533,を,その表面に形成
している。また,電子回路基板51,52,53における膜状導
電性回路,膜状抵抗体の間,更に最表面の導体層40との
間には,基板−基板導通スルーホール55,基板内スルー
ホール57がそれぞれ設けてある。
また,各電子回路基板51,52,53の間には多孔質中間層
6が介在されて,これらの間が接着されている。上記多
孔質中間層は,セラミック系材料で構成されている。
これら膜状導電性回路12,膜状抵抗体13と,基板とし
ての多孔質セラミック焼結体との密着状態,多孔質セラ
ミック焼結体,多孔質中間層内の樹脂充填状態などは,
第1実施例に示した電子回路基板1と同様である。
しかして,上記第1及び第2実施例にかかる多層電子
回路基板は,それを構成する各電子回路基板が前記のご
とき構成を有し,また各電子回路基板の間には伝熱性の
良い多孔質中間層が配置されている。また,多孔質セラ
ミック焼結体の気孔内には樹脂が含浸されている。それ
故,該多層電子回路基板は,耐高湿度性,耐高温度性,
放熱性及び機械加工性に優れ,信頼性が高い。
第3実施例 前記第2実施例に示した,8層回路の多層電子回路基板
(第4図参照)を作製し,テストを行った。
該多層電子回路基板は,まず電子回路基板Aと電子回
路基板Bとを作製しておき,電子回路基板A,Aの間に電
子回路基板Bを積層することにより作製した。
即ち,電子回路基板Aを作製するため,平均粒径が1.
8μmのコージェライト粉末100重量部に対してポリビニ
ールアルコール2重量部,ポリエチレングリコール1重
量部,ステアリン酸0.5重量部及び水100重量部を配合
し,ボールミル中で3時間混合した後,噴霧乾燥した。
この乾燥物を適量採取し,金属製押し型を用いて1.0t
/cm2の圧力で成形し,大きさが220mm×250mm×1.2mm,密
度1.5g/cm3(60vol%)のセラミックス生成形体を得
た。
この生成形体に穴明けをした後,300℃で仮焼して,有
機系バインダーを除去した後,成形体表面にスパッタリ
ングにより,厚み0.5μmの金パターンを配線した。
以上により,電子回路基板Aを作製した。
次に,電子回路基板Bを作製するため,平均粒径が0.
68μmのアルミナ粉末50重量部に対して,平均粒径が0.
32μmのアルミナ粉末50重量部とポリアクリル酸エステ
ル12重量部,ポリエステル分散剤1重量部,ジブチルフ
タレート2重量部及び酢酸エチル50重量部を配合し,ボ
ールミル中で3時間混合した後,シート成形した。
この生成形体に穴明けをした後,300℃で仮焼して,有
機系バインダーを除去した後,成形体表面にスパッタリ
ングにより,厚み0.5μmの金パターンを配線した。
以上により,電子回路基板Bを作製した。
次に,前記多孔質コージェライト成形体からなる電子
回路基板A(第1,3層)と,前記多孔質アルミナ成形体
からなる電子回路基板B(第2層)を前記第4図のよう
に3層に積層した。そして,10kg/cm2で加圧しながら,
空気中で1350℃で焼成した。これにより,焼結体とし
た。
ここで,得られた焼結体基板につき,物性測定を行っ
た。
その結果,それぞれの層の平均気孔径,密度,気孔率
は,コージェライト層では3.0μm,1.8g/cm3,32%(vo
l)であり,一方アルミナ層では0.52μm,2.54g/cm3,35
%であった。
また,前記コージェライト層とアルミナ層との間に
は,Al2O3−SiO2−MgO系の中間層が0.5μm形成されてい
た。この多孔質中間層の平均気孔径,気孔率は1.5μm,4
2%の多孔質層であった。また,層間の密着性は1.8kg/m
m2で良好な密着性を有していた。
次いで,この積層体の表裏面に,平均粒径16μmの酸
化ルテニウム粒子を38%含んだ,粘度170Pa・sのペー
ストを325メッシュのスクリーンで印刷を行い,前記導
体上に薄膜の抵抗体を形成した。乾燥した後,空気中,8
50℃で焼付た。この時の抵抗値は59Ω/□であった。
この段階で,この基板を85℃・85%RH(相対湿度)で
1000時間,高温,高湿寿命試験を行ったところ,抵抗値
の変化率は,0.12%であり,優れた安定性を有してい
た。
次に,該積層体に二液性のエポキシ樹脂を含浸,硬化
させて,多層電子回路基板を得た。この含浸は,基板を
真空下におき,脱泡したエポキシ樹脂を真空下で含浸
し,次いで熱硬化させることにより行った。
次いで,この樹脂含浸した積層体の表裏に,絶縁層と
しての0.05mmのBTレジン系プリプレグと,更にその上に
18μmの銅箔を配置し真空プレスを行って,表裏面にそ
れぞれ導体層を形成した。
次いで,該積層体に,φ0.40mmのダイヤモンドドリル
で表裏及び中間層まで穴明けし,15μmの無電解銅メッ
キを施して導通をとった後,表裏面の導体層をエッチン
グして回路形成を行った。
このようにして得られた多層電子回路基板は8層回路
であり,総厚みは0.86mmで極めて薄いものであった。し
かも,この多層電子回路基板は,1cm2当たり膜状の抵抗
体が26個,コンデンサー素子が14個内蔵された極めて実
装密度の高いものであった。
この多層電子回路基板につき,20℃で30秒,260℃で30
秒のオイルディップ繰り返し耐熱試験を実施した。その
結果,500サイクルでも断線,基板間剥離などの不良は何
ら発生しなかった。
また,この多層電子回路基板を85℃・85%RHで1000時
間,高温,高湿寿命試験を行ったところ,抵抗値の変化
率は,0.18%で極めて安定であった。
また,該多層電子回路基板について,真空下における
レーザーフラッシュ試験により,熱伝導率を測定した。
その結果,3.6W/m・kと放熱性が高かった。なお,多孔
質中間層を設けることなく,有機系接着フィルムで接着
したものは,0.9W/m・kであった。
なお,上記電子回路基板A,Bは,前記第2図,第3図
に示すごとく,多孔質セラミック焼結体11の表裏両面に
膜状の導電性回路12と,膜状抵抗体13とを強固に密着形
成したものである(詳細は第1実施例参照)。
一方,比較のために,同様にして,多孔質コージェラ
イト焼結体を製作した後,すぐに同様の二液性のエポキ
シ樹脂を含浸し,同時に銅箔を積層して基板を得た。次
いで,エッチングにより回路形成を行った。この時のピ
ール強度は1.8kg/cmで,低かった。
また,前記の多層電子回路基板においては,それぞれ
長さ350mm,幅250mmの基板に,12万穴以上の穴明を行うこ
とができた。このように,本発明の電子回路基板は強度
が高く,機械加工性に優れている。
第4実施例 第3実施例と同様のコージェライト成形体(基板A)
とアルミナ成形体(基板B)を用いて,その表面に導体
回路形成のためタングステン粉末からなるペーストをス
クリーン印刷で形成した。つまり,第3実施例における
金パターンに変えてタングステンパターンを形成した。
その他は,第3実施例と同様である。
その結果,第4図において,スルホール内のタングス
テン粒子は未焼結ながら導通しており接続信頼性,抵抗
安定性等が良好であった。
第5実施例 第3実施例と同様のセラミック成形体を使用し,多層
電子回路基板を作製した。
即ち,第3実施例で示したコージェライト成形体を,
空気中,1400℃で焼成して多孔質コージェライト焼結体
を形成した。この焼結体は,厚みが0.25mmで,密度が1.
8g/cm3,気孔率が30%,平均気孔径が3.2μmの焼結体で
あった。
次に,上記多孔質コージェライト焼結体の表面に,平
均粒径11μmの銀−パラジウム粒子を46%含んだ粘度80
Pa・sのペーストを,325メッシュのスクリーンで印刷を
行い,導体回路を形成した。次いで,平均粒径16μmの
酸化ルテニウム粒子を38%含んだ粘度170Pa・sのペー
ストを,325メッシュのスクリーンで印刷を行い,前記導
体上に膜状の抵抗体を形成した。
一方,第3実施例と同様のアルミナ成形体を,大気
中,1550℃で1時間焼成して,多孔質アルミナ焼結体と
した。該焼結体は,厚み0.25mm,密度2.9g/cm3,気孔率25
%,平均気孔径0.29μmであった。
この多孔質アルミナ焼結体の表面に,前記多孔質コー
ジェライト焼結体の表面に印刷したと同様の銀−パラジ
ウム粒子を塗布し,回路を形成した。次いで,平均粒径
16μmの酸化ルテニウム粒子を38%含んだ粘度170Pa・
sのペーストを,325メッシュのスクリーンで印刷し,前
記導体上に膜状の抵抗体を形成した。
次に,前記第1図のように,第1,3層を多孔質コージ
ェライト焼結体,第2層を多孔質アルミナ焼結体として
積層した。このとき,多孔質中間層形成のために,各層
間に平均粒径13μmのAl2O3−SiO2−TiO2系セラミック
粉末を約100μm塗布し,張り合わせた。その後,これ
らを空気中で850℃で焼き付けた。
この時点での代表的抵抗値は,350Ω/□であった。ま
た,中間層の平均気孔径,気孔率は5.5μm,33%の多孔
質層であった。また,層間の密着性は4.5kg/mm2で良好
な密着性を有していた。
次に,第3実施例と同様にして,二液性のエポキシ樹
脂を含浸し,硬化して多層電子回路基板を得た。
こうして得られた多層電子回路基板は,6層であり,総
厚は0.93mmで極めて薄いものであった。しかも,1cm2
たり,膜状の抵抗体が56個,コンデンサー素子が11個内
蔵された極めて実装密度の高いものであった。
この基板について,20℃で30秒,260℃で30秒のオイル
ディップ繰り返し耐熱試験を実施した。その結果,500サ
イクルでも断線,基板間剥離などの不良は何ら発生しな
かった。
また,この多層電子回路基板を85℃・85%RHで1000時
間,高温,高湿寿命試験を行ったところ,抵抗値の変化
率は,0.25%で極めて安定であった。
また,放熱性に関しては,2.9W/m・kであった。
第6実施例 第5実施例と同様に,回路と膜状抵抗素子とが形成さ
れた多孔質コージェライト焼結体を,空気中で850℃で
焼き付けた。
得られた回路の密着強度は3kgであり,この時点での
代表的抵抗値は,300Ω/□であった。
一方,第5実施例と同様に多孔質アルミナ焼結体を形
成し,この表面に平均粒径18μmのランタンボライド−
酸化錫粒子を41%含んだ粘度110Pa・sのペーストを,25
0メッシュのスクリーンで印刷した。そして,乾燥した
後,窒素中で900℃で焼き付け,膜状の抵抗体を形成し
た。
次いで,この抵抗体の上に,平均粒径8μmの銅粒子
を50%含んだ粘度120Pa・sのペーストを,250メッシュ
のスクリーンで印刷を行い,導体回路を形成した。
更に,前記多孔質コージェライト焼結体を第2層に,
多孔質アルミナ焼結体を第1,第3層として積層した。こ
のとき,多孔質中間層形成のため,各層間に平均粒径18
μmのB2O3−SiO2−ZnO系ガラス粉末を,約50μm塗布
し,その後窒素中で600℃で焼付けた。
こうして得られた中間層の平均気孔系,気孔率は7.1
μm,21%の多孔層であった。また,層間の密着性は6.9k
g/mm2で良好な密着性を有していた。
次に,第3実施例と同様に,二液性のエポキシ樹脂を
含浸し,硬化して多層電子回路基板を得た。該多層電子
回路基板は6層回路であっり,総厚は0.83mmで極めて薄
いものであった。しかも,1cm2当たり膜状の抵抗体が61
個,コンデンサー素子が26個内蔵された極めて実装密度
の高いものであった。
この基板について,20℃で30秒,260℃で30秒のオイル
ディップ繰り返し耐熱試験を実施したところ500サイク
ルでも断線,基板間剥離などの不良は何ら発生しなかっ
た。
また,この多層電子回路基板を85℃・85%RHで1000時
間,高温,高湿寿命試験を行った。その結果,抵抗値の
変化率は,酸化ルテニウム系で0.41%,ランタンボライ
ド−酸化スズ系で1.18%で極めて安定であった。また,
放熱性は2.3W/m・kであった。
【図面の簡単な説明】
第1図〜第3図は第1実施例の多層電子回路基板を示
し,第1図はその断面図,第2図は1つの電子回路基板
の断面図,第3図は要部拡大断面図,第4図は第2実施
例の多層電子回路基板の断面図である。 1,2,51,52,53……電子回路基板, 10……セラミック粒子, 11……多孔質セラミック焼結体, 12……膜状導電性回路, 13……膜状抵抗体素子, 14……樹脂, 3……絶縁層, 40……導体層, 6……多孔質中間層,

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】多孔質セラミック焼結体の表面に膜状の導
    電性回路,抵抗体,コンデンサー等の膜状素子を直接形
    成して電子回路基板を作製し,その後該電子回路基板を
    積層すると共に該電子回路基板の間に無機質又は金属の
    多孔質中間層を介在させて接着し,次いで上記多孔質セ
    ラミック焼結体の気孔内に樹脂を充填してなることを特
    徴とする多層電子回路基板。
  2. 【請求項2】第1請求項において,多層電子回路基板
    は,その表面に樹脂又は樹脂と無機材料の複合材とから
    なる絶縁層を介して,導体層を形成していることを特徴
    とする多層電子回路基板。
JP1245952A 1989-08-03 1989-09-21 多層電子回路基板 Expired - Lifetime JP2803754B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1201757A JP2787953B2 (ja) 1989-08-03 1989-08-03 電子回路基板
JP1245952A JP2803754B2 (ja) 1989-09-21 1989-09-21 多層電子回路基板
US07/556,521 US5144536A (en) 1989-08-03 1990-07-24 Electronic circuit substrate
KR1019900011819A KR100211852B1 (ko) 1989-08-03 1990-08-01 전자회로기판 및 그 제조 방법
DE69008963T DE69008963T2 (de) 1989-08-03 1990-08-02 Elektronisches Schaltungssubstrat.
EP90114875A EP0411639B1 (en) 1989-08-03 1990-08-02 Electronic circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1245952A JP2803754B2 (ja) 1989-09-21 1989-09-21 多層電子回路基板

Publications (2)

Publication Number Publication Date
JPH03108396A JPH03108396A (ja) 1991-05-08
JP2803754B2 true JP2803754B2 (ja) 1998-09-24

Family

ID=17141295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1245952A Expired - Lifetime JP2803754B2 (ja) 1989-08-03 1989-09-21 多層電子回路基板

Country Status (1)

Country Link
JP (1) JP2803754B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771583B2 (ja) * 1999-12-01 2011-09-14 イビデン株式会社 パッケージ基板
JP3870936B2 (ja) 2003-07-14 2007-01-24 株式会社村田製作所 積層セラミック電子部品
JP2005340375A (ja) * 2004-05-25 2005-12-08 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP6844736B1 (ja) * 2020-07-13 2021-03-17 不二製油株式会社 組織状蛋白素材の製造方法及び組織状蛋白素材

Also Published As

Publication number Publication date
JPH03108396A (ja) 1991-05-08

Similar Documents

Publication Publication Date Title
JP2787953B2 (ja) 電子回路基板
US6245171B1 (en) Multi-thickness, multi-layer green sheet lamination and method thereof
JP4071204B2 (ja) 多層セラミック基板の製造方法
JP3199664B2 (ja) 多層配線基板の製造方法
JP3441368B2 (ja) 多層配線基板およびその製造方法
JPS62126694A (ja) 電子回路用多層基板
JP4207517B2 (ja) 素子内蔵基板
JP2803754B2 (ja) 多層電子回路基板
JP2803755B2 (ja) 多層電子回路基板
JP2803752B2 (ja) 多層電子回路基板
JPH02153589A (ja) 厚膜素子付プリント配線板
JP2006210536A (ja) 電子部品の製造方法、電子部品付き配線基板
JP2803751B2 (ja) 多層電子回路基板
JP2955442B2 (ja) セラミックス回路基板の製造方法
JP4269657B2 (ja) 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
JPH1093246A (ja) 多層配線基板
JP2753744B2 (ja) 電子回路基板の製造方法
JP3659441B2 (ja) 配線基板
JP2008288225A (ja) コンデンサ、コンデンサの製造方法、コンデンサ内蔵基板、およびコンデンサ内蔵基板の製造方法
JPH10322029A (ja) 多層配線基板
JPH1093248A (ja) 多層配線基板
JP2515165B2 (ja) 多層配線基板の製造方法
JPH1126939A (ja) 多層配線基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090717

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100717

Year of fee payment: 12