JP2001085839A

JP2001085839A - 多層セラミック基板の製造方法

Info

Publication number: JP2001085839A
Application number: JP26237999A
Authority: JP
Inventors: Hideo Nakai; 秀朗中居
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1999-09-16
Filing date: 1999-09-16
Publication date: 2001-03-30

Abstract

(57)【要約】【課題】高精度で形状の優れた表面回路導体を有する
多層セラミック基板を容易かつ高効率に製造すること。【解決手段】未焼結の多層セラミック体１の一方主面
８に、多層セラミック体１の焼成条件では焼結しない収
縮抑制層２を密着させ、これを多層セラミック体１の焼
成条件で焼成した後、未焼結の収縮抑制層２を除去す
る、いわゆる無収縮プロセスにおいて、収縮抑制層２に
表面回路導体６ａ、６ｂ及び６ｃを形成しておき、この
面を一方主面８に密着させ、これを焼成した後、未焼結
の収縮抑制層２を除去することによって、表面回路導体
６ａ’、６ｂ’及び６ｃ’を備えた多層セラミック基板
１３を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路部
品等を実装するパッケージ基板、機能モジュール基板等
として有用な多層セラミック基板の製造方法に関するも
のである。

【０００２】

【従来の技術】多層セラミック基板は、半導体集積回路
（ＩＣ）チップを搭載可能なパッケージ基板、機能モジ
ュール基板等として、多機能化、高密度化、高性能化へ
の方向に目覚しく発展している。これらの要求を満足す
るためには、高精度の受動部品を内蔵しながら高密度に
回路導体を形成し、さらに、各種の表面実装部品を高密
度に搭載することが有効である。

【０００３】近年、回路導体の高密度化、並びに、それ
を伝搬する信号の高周波化に対応するため、１０００℃
以下の低温で焼成可能なセラミックグリーンシート上に
Ａｕ、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ｃｕ等の比抵抗
の小さな低融点金属を主成分とする回路導体を形成し、
これを積層後、１０００℃以下で一括に焼成するといっ
た多層セラミック基板の製造方法が開発、実用化されて
いる。

【０００４】この製造方法において、多層セラミック基
板は、その焼成時に、Ｘ方向（基板平面方向）、Ｙ方向
（基板平面方向）、Ｚ方向（基板厚み方向）の３つの方
向にそれぞれ収縮するが、特に、Ｘ方向及びＹ方向に
は、その焼成収縮によって各々０．４〜０．６％程度の
寸法誤差を生じることがある。多層セラミック基板のＸ
方向及びＹ方向への焼成収縮は、微細な内部回路導体の
断線を引き起こすことがあり、また、焼成収縮による寸
法誤差は、多層セラミック基板に形成される表面回路導
体の位置精度低下の原因になる。

【０００５】それを解決する方法として、例えば、特開
平３−２５６２８９号公報、特開平３−２５７５５３号
公報、特開平３−２０７４９１号公報には、低温焼成可
能なセラミックグリーンシートと低融点金属による回路
導体とを積層してなる未焼成の多層セラミック体の上下
両主面にアルミナ等を主成分とする収縮抑制層（特にセ
ラミックグリーンシート）を密着させ、これらを前記多
層セラミック体の焼成条件で焼成した後、後者のセラミ
ックグリーンシートに由来する未焼結層を剥離・除去す
るといった方法、いわゆる無収縮プロセスが提案されて
いる。

【０００６】この無収縮プロセスでは、基板平面方向、
すなわちＸ−Ｙ方向には焼成収縮が生じ難いため、得ら
れる多層セラミック基板の寸法精度を飛躍的に高めるこ
とができる。そのため、内部回路導体を微細かつ高密度
に形成してもその断線が発生し難いといった利点があ
る。

【０００７】

【発明が解決しようとする課題】一般に、無収縮プロセ
スを含めた多層セラミック基板の製造方法において、多
層セラミック基板の表面に設けられる表面回路導体は、
内部回路導体を有する多層セラミック体を一括焼成した
後、その一方主面若しくは両主面に導体ペーストを印刷
し、これを焼き付けるといった方法によって形成され
る。ところが、この方法では、少なくとも２回の焼成処
理を実施しなければならないので焼成コストが上昇し、
また、製造時間も大幅に増加するといった問題を有して
いる。

【０００８】そこで、表面回路導体を有する多層セラミ
ック体を一括に焼成することを目的として、多層セラミ
ック体における最上層或いは最下層のセラミックグリー
ンシートの一方主面に内部回路導体、他方主面に表面回
路導体をそれぞれ形成して、これらを同時に焼成すると
いった方法が考えられている。

【０００９】しかしながら、この場合、最下層或いは最
上層のセラミックグリーンシートの両面に回路導体パタ
ーン（内部回路導体と表面回路導体）を形成しなければ
ならず、このためには、まず、キャリアフィルム上に設
けられているセラミックグリーンシートに内部回路導体
を印刷し、このキャリアフィルムを一旦剥がした後、そ
の面にさらに表面回路導体を印刷しなければならない。
つまり、この方法では、一枚のセラミックグリーンシー
トの両面に回路導体パターンを形成しなければならない
ため、回路導体パターンの精度や形状が劣化したり、製
造効率が大きく低下することがある。

【００１０】他方、特開平７−２２７５２号公報には、
セラミックグリーンシート両面への回路導体パターン印
刷を避けるため、最下層或いは最上層のセラミックグリ
ーンシートのみを反転させるといった手法が開示されて
いる。この方法によれば、一枚のセラミックグリーンシ
ートの両面に回路導体パターンを形成する必要がなく、
多層セラミック体と同時に表面回路導体を焼成すること
ができる。

【００１１】しかしながらこの方法では、最下層或いは
最上層のセラミックグリーンシートを反転させるための
複雑な工程を含み、さらに、表面回路導体とそれに隣接
する内部回路導体との間隔が他の回路導体パターンの間
隔に比べて約２倍になるため、回路導体密度の低下、基
板厚みの増加などを引き起こすことになる。なお、特開
平７−２２７５２号公報には、表面電極とこれに隣接す
る電極との間隔が倍になることを避けるために、最下層
或いは最上層のセラミックグリーンシート及びそれに隣
接するセラミックグリーンシートの厚みを他のセラミッ
クグリーンシートの半分にするといった対策が示されて
いるが、このような方法では、厚みの異なる２種のセラ
ミックグリーンシートを用意しなければならず、製造工
程を増やし、製造コストを上昇させる要因となる。

【００１２】本発明は、上述した実情に鑑みてなされた
ものであり、その目的は、高精度かつ形状性の優れた表
面回路要素パターンを備え、高密度の多層セラミック基
板を効率良く製造することにある。

【００１３】

【課題を解決するための手段】すなわち、本発明は、未
焼結の多層セラミック体の少なくとも一方主面に、前記
多層セラミック体の焼成条件では焼結しない収縮抑制層
を密着させ、これを前記多層セラミック体の焼成条件で
焼成した後、未焼結の収縮抑制層を除去する、多層セラ
ミック基板の製造方法において（以下、無収縮プロセス
と称する。）、前記収縮抑制層側に表面回路要素パター
ンを形成し、この表面回路要素パターンを有する面側を
前記多層セラミック体の前記一方主面に密着させた後、
前記焼成条件で焼成し、しかる後、未焼成の収縮抑制層
を除去することによって、表面回路要素パターンを備え
た多層セラミック基板を得ることを特徴とする、多層セ
ラミック基板の製造方法に係るものである。

【００１４】また、本発明の多層セラミック基板の製造
方法においては、前記収縮抑制層側に形成される前記表
面回路要素パターンを、前記多層セラミック体の焼成条
件で焼結可能な未焼結の厚膜組成物とすることを特徴と
する。

【００１５】また、本発明の多層セラミック基板の製造
方法においては、前記厚膜組成物を厚膜導体及び／又は
厚膜抵抗体とすることを特徴とする。

【００１６】また、本発明の多層セラミック基板の製造
方法においては、前記厚膜導体を印刷又は転写によって
前記収縮抑制層上に形成することを特徴とする。

【００１７】また、本発明の多層セラミック基板の製造
方法においては、前記多層セラミック体を、ガラス成分
及びセラミック成分を含有する低温焼成セラミックグリ
ーンシートと低融点金属を主成分とする内部導体とを積
層してなる複合積層体とすることを特徴とする。

【００１８】さらに、本発明の多層セラミック基板の製
造方法においては、前記収縮抑制層を、前記多層セラミ
ック体の焼成条件では焼結しないセラミック粉末が主成
分のセラミックグリーンシートとすることを特徴とす
る。

【００１９】本発明の多層セラミック基板の製造方法に
よれば、上述の無収縮プロセスにおいて、表面回路導体
やランド等となる表面回路要素パターンを前記収縮抑制
層側に形成し、収縮抑制層の表面回路要素パターンを有
する面側を前記多層セラミック体の一方主面側に密着さ
せた後、前記焼成条件で焼成し、しかる後、未焼成の収
縮抑制層を除去するので、多層セラミック体と同時に表
面回路要素パターンを焼結することができ、多層セラミ
ック基板の製造工程が大幅に向上する。さらに、多層セ
ラミック体を構成するセラミック層の両面に回路導体パ
ターンを形成する必要が無いので、高精度かつ形状の優
れた表面回路要素パターンを形成することができ、か
つ、高密度の多層セラミック基板を製造することができ
る。

【００２０】

【発明の実施の形態】本発明において、前記表面回路要
素パターンは、多層セラミック基板表面に形成される回
路要素を意味するものである。具体的には、表面実装部
品と内部回路導体とを接続する表面回路導体や表面実装
部品搭載用電極パッド等の厚膜導体パターンの他、厚膜
抵抗体、オーバーグレーズ等の保護膜等を含むものであ
る。

【００２１】また、本発明においては、前記収縮抑制層
側に形成される前記表面回路要素パターンを、前記焼成
条件で焼結可能な未焼結の厚膜組成物とすることが望ま
しい。特に、前記未焼結の厚膜組成物は、厚膜導体及び
／又は厚膜抵抗体であることが望ましい。具体的には、
Ａｇ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ、Ｃｕ、Ａｕ等からなる
表面回路導体や実装用ランド、電極パッド等の厚膜導
体、ＲｕＯ₂系等の厚膜抵抗体が挙げられる。

【００２２】このような場合、前記多層セラミック体の
焼成条件では、前記収縮抑制層は焼結せず、厚膜導体や
厚膜抵抗体等の表面回路要素パターンは焼結するので、
その焼成処理後には、未焼結の収縮抑制層のみを容易に
除去することでき、結果的には、これら表面回路要素パ
ターンが収縮抑制層側から多層セラミック体主面上に転
写されることになる。

【００２３】また、本発明においては、前記厚膜導体を
印刷又は転写によって前記収縮抑制層上に形成すること
が望ましい。特に、前記厚膜導体を転写法によって形成
すれば、微細かつ厚膜の導体パターンを形成して、高周
波特性に優れた多層セラミック基板を得ることができ
る。

【００２４】また、本発明においては、前記多層セラミ
ック体を、ガラス成分及びセラミック成分を含有する低
温焼成セラミックグリーンシートと低融点金属を主成分
とする回路導体パターンとを積層してなる複合積層体と
することが望ましい。例えば、アルミナ等のセラミック
成分に非晶質ガラス等を混合してなる低温焼成可能なセ
ラミック層と、Ａｇ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ、Ｃｕ、
Ａｕ等の低融点金属からなる導体層とを積層してなる複
合積層体であってよい。この複合積層体は、未焼成の回
路導体パターンを有するセラミックグリーンシートを積
層してなるものであってよいが、セラミックペーストと
回路導体パターンとを交互に印刷してなるものであって
もよい。

【００２５】また、本発明において、前記収縮抑制層
は、多層セラミック体の焼成条件（特に焼成温度１００
０℃以下）では焼成せず、多層セラミック体の基板平面
方向（Ｘ−Ｙ方向）の焼成収縮を抑制する層である。特
に、前記多層セラミック体の焼成条件では焼結しないセ
ラミック粉末が主成分のセラミックグリーンシートとす
ることが望ましい。例えば、アルミナ、ジルコニア、マ
グネシア等のように前記多層セラミック体の焼成条件で
は焼結しないセラミック粉末を有機ビヒクル中に分散せ
しめ、これをドクターブレード法やキャスティング法等
によってシート状に成形してなるグリーンシートが用い
られる。

【００２６】次に、図１〜図５を参照に、本発明による
実施の形態例を説明する。

【００２７】まず、図１に示すように、多層セラミック
体１を構成するセラミックグリーンシート１ａ〜１ｈを
準備する。また、収縮抑制層２を構成する収縮抑制用セ
ラミックグリーンシート２ａ〜２ｃ、同じく収縮抑制層
３を構成する収縮抑制用セラミックグリーンシート３ａ
〜３ｃをそれぞれ準備する。

【００２８】ここで、セラミックグリーンシート１ａ〜
１ｈは、例えば、ポリエチレンテレフタレート等のキャ
リアフィルム上に、セラミック成分及びガラス成分を含
むスラリーをキャスティングしてシート状成形物を得た
後、このシート状成形物にビアホール１０を形成し、そ
の一方主面のみに回路導体パターン５ａ〜５ｈを形成し
てなるセラミックグリーンシートである。

【００２９】他方、収縮抑制用セラミックグリーンシー
ト２ａ〜２ｃ及び３ａ〜３ｃは、セラミックグリーンシ
ート１ａ〜１ｈの焼成条件では焼結しないセラミック粉
末を主成分とするものであって、例えばアルミナ粉末を
主成分とするスラリーをキャスティング法、ドクターブ
レード法等で形成したセラミックグリーンシートであ
る。

【００３０】また、収縮抑制層２、具体的には収縮抑制
用セラミックグリーンシート２ａの多層セラミック体１
の一方主面８と接する側には、例えばＲｕＯ₂系の未焼
成の厚膜抵抗体７、並びに、Ａｇ、Ａｇ−Ｐｔ、Ａｇ−
Ｐｄ等を主成分とする未焼成の表面回路導体６ａ、６
ｂ、６ｃを予め形成しておく。

【００３１】次いで、セラミックグリーンシート１ａ〜
１ｈ、収縮抑制用セラミックグリーンシート２ａ〜２
ｃ、収縮抑制用セラミックグリーンシート３ａ〜３ｃを
それぞれ積み重ねて密着する。その後、これらを圧着す
ることによって、図２に示すように、多層セラミック体
１、その一方主面８側の収縮抑制層２、及び、その他方
主面９側の収縮抑制層３からなる積層体を得る。

【００３２】なお、図1及び図２に示すように、セラミ
ックグリーンシート１ａ〜１ｈは、回路導体パターン５
ａ〜５ｈを有する面を一方向（図中下側）に揃えて積層
する。また、収縮抑制用セラミックグリーンシート２ａ
は、厚膜抵抗体７、表面回路導体６ａ、６ｂ及び６ｃを
有する主面が、セラミックグリーンシート１ｈの回路導
体パターン５ｈが形成されていない主面８側に密着する
ように積層する。

【００３３】次いで、多層セラミック体１と収縮抑制層
２及び３とからなる積層体を、多層セラミック体１の焼
成条件、例えば焼成温度１０００℃以下で焼成すると、
図３に示すように、焼結した多層セラミック体１’と未
焼成の収縮抑制層２及び３とからなる積層体が得られ
る。

【００３４】このとき、未焼成の回路導体パターン５ａ
〜５ｈ、表面回路導体６ａ〜６ｃ、厚膜抵抗体７、ビア
ホール１０も、多層セラミック体１と同時に焼成され
て、焼結した導体回路パターン５ａ’〜５ｈ’、表面回
路導体６ａ’〜６ｃ’、厚膜抵抗体７’、ビアホール１
０’となる。また、多層セラミック体１は、収縮抑制層
２及び３の作用によって、基板平面方向、すなわちＸ−
Ｙ方向には殆ど収縮せず、厚み方向にのみ大きく収縮す
ることになる。

【００３５】次いで、図４に示すように、未焼成の収縮
抑制層２及び３を除去すると、一方主面８側に、表面回
路導体６ａ’、６ｂ’及び６ｃ’、厚膜抵抗体７’を有
し、内部に導体回路パターン５ｂ’〜５ｈ’によって形
成されるコンデンサやコイルを有する多層セラミック基
板１３が得られる。なお、焼成処理後、収縮抑制層２及
び３は、未焼結のセラミック粉末からなる多孔質層とし
て存在しているため、湿式ホーニング法、サンドブラス
ト法、超音波振動法等によって、この層のみを容易に剥
離・除去できる。

【００３６】そして、図５に示すように、表面回路導体
６ｂ’からなるランドにチップコンデンサ１５、表面回
路導体６ｃ’からなるランドにＩＣチップ１６等をそれ
ぞれ実装して、機能モジュール１８を形成する。

【００３７】このように、本実施の形態によれば、未焼
結の表面回路導体６ａ、６ｂ及び６ｃ、並びに、未焼結
の厚膜抵抗体７を収縮抑制層２側に形成し、収縮抑制層
２のこの面を多層セラミック体１の一方主面８に密着さ
せ、これを多層セラミック体１の焼成条件で焼成し、し
かる後、未焼成の収縮抑制層２及び３を除去するので、
多層セラミック体１と同時に、表面回路導体６ａ、６ｂ
及び６ｃ、並びに、厚膜抵抗体７を焼成することがで
き、これらの焼結体を備えた多層セラミック基板１３を
効率良く製造することができる。つまり、多層セラミッ
ク体１と同時に表面回路要素パターンが焼成されるの
で、最小回数の焼成処理で表面導体回路６ａ’、６ｂ’
及び６ｃ’ 並びに、厚膜抵抗体７’等の表面回路要素
パターンを備えた多層セラミック基板１３が製造され
る。

【００３８】さらに、セラミックグリーンシート１ａ〜
１ｈにおいては、その両面に回路導体パターンを形成す
る必要が無いので、高精度かつ加工形状の良い表面回路
要素パターンを形成できる。特に、回路導体パターンの
形状が優れると、高周波用途に好適な多層セラミック基
板が得られる。また、多層セラミック体１を構成するセ
ラミックグリーンシート１ａ〜１ｈをいずれも同方向に
積層するので、多層セラミック基板１３をセラミックグ
リーンシート反転等の複雑な工程を必要とせず、容易か
つ効率良く製造することができる。

【００３９】さらに、上述の方法は無収縮プロセスであ
るから、多層セラミック体１の基板平面方向への焼成収
縮を抑制することができ、したがって、内部回路導体等
の断線を引き起こすこと無く、微細かつ高密度の内部回
路導体を形成できる。さらに、焼成収縮による寸法誤差
を最小限に抑えることができるので、多層セラミック基
板１３における表面回路導体６ａ’、６ｂ’及び６ｃ’
の位置精度を飛躍的に高めることができる。

【００４０】以上、本発明を実施の形態例に従い説明し
たが、本発明は上述した実施の形態例に限定されるもの
ではない。

【００４１】また、回路導体パターン５ａ〜５ｈ及び６
ａ〜６ｃは、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、
Ｃｕ及びＡｕからなる群より選ばれた少なくとも１種を
主成分とするものが有利に適用される。もちろん、Ｃｕ
Ｏからなる導体ペーストを印刷し、パターン形成後、還
元してＣｕ回路導体とする工程を含んでも問題はない。
また、収縮抑制用セラミックグリーンシート２ａへの回
路導体パターンの形成は、印刷法、転写法、薄膜法等、
いずれの方法を用いてもよい。

【００４２】さらには、多層セラミック体１の他方主面
９の表面回路要素パターン（例えば表面回路導体や厚膜
抵抗体）を収縮抑制用セラミックグリーンシート３ｃ側
に形成してもよい。例えば、表面回路導体を有するセラ
ミックグリーンシート１ａを形成し、厚膜抵抗体は収縮
抑制用セラミックグリーンシート３ｃ側に形成してもよ
い。或いは、厚膜抵抗体をセラミックグリーンシート１
ａに形成しておき、表面回路導体を収縮抑制用セラミッ
クグリーンシート３ｃ側に形成してもよい。

【００４３】また、多層セラミック体１を構成するセラ
ミックグリーンシート１ａ〜１ｈは、同一特性のセラミ
ックグリーンシートである必要はなく、例えば、高誘電
性セラミックグリーンシートと高絶縁性セラミックグリ
ーンシートを積層してなる多層セラミック体であっても
よい。或いは、高絶縁性セラミックグリーンシートと高
誘電性厚膜印刷層とを積層してなる多層セラミック体で
あってもよい。

【００４４】また、収縮抑制用セラミックグリーンシー
ト２ａには、厚膜抵抗体７を形成した後に表面回路導体
６ａ〜６ｃを形成したが、これとは逆に、先に表面回路
導体を形成し、その後、厚膜抵抗体を所定箇所に形成し
てもよい。

【００４５】さらに、本発明の多層セラミック基板の製
造方法は、ＩＣチップを搭載するパッケージ基板、電圧
制御発振器や高周波用回路基板等の機能モジュール基板
など種々の多層セラミック基板の製造方法に適用可能で
ある。

【００４６】

【実施例】以下、本発明を具体的な実施例について説明
する。

【００４７】まず、ＣａＣＯ₃、Ａｌ₂Ｏ₃、ＳｉＯ₂、Ｂ
₂Ｏ₃を所定の比となるように秤量、混合した。そして、
得られた混合物を白金るつぼ中、１４００℃にて溶融、
混合した後、水中に投入し急冷してガラス組成物を得
た。次いで、このガラス組成物をボールミルにより平均
粒径１．２〜２．４μｍになるまで粉砕してガラス粉末
とした。その後、得られたガラス粉末とセラミックフィ
ラー粉末（アルミナ）を重量比で４０／６０の割合で混
合して低温焼成可能なガラス・セラミック混合粉末を得
た。

【００４８】次いで、ガラス・セラミック混合粉末１０
０重量部に対して、ブチラール系バインダー８重量部、
ジオクチルフタレート２重量部、分散剤１重量部、エタ
ノール３０重量部、トルエン３０重量部を加えてボール
ミルで２４時間混合し、多層セラミック基板用スラリー
とした。

【００４９】また、ガラス・セラミック混合粉末の変わ
りに、アルミナ粉末及び安定化ジルコニア粉末の混合粉
末を用い、この混合粉末１００重量部に対して、ブチラ
ール系バインダー８重量部、ジオクチルフタレート２重
量部、分散剤１重量部、エタノール３０重量部、トルエ
ン３０重量部を加えてボールミルで２４時間混合し、収
縮抑制層用スラリーとした。

【００５０】次いで、多層セラミック基板用スラリー、
収縮抑制層用スラリーをそれぞれ真空脱泡した後、ドク
ターブレード法によって厚さ１００μｍの多層セラミッ
ク基板用セラミックグリーンシート、収縮抑制用セラミ
ックグリーンシートをそれぞれ作製した。そして、多層
セラミック基板用セラミックグリーンシートには、所定
箇所にビアホールを形成し、さらに、その一方主面にの
みＡｇペースト或いはＡｇ−Ｐｔペーストを印刷した。
これを１０枚、一方向に揃えて積層後、その上下両主面
に、収縮抑制用セラミックグリーンシートをそれぞれ４
枚づつ積層した。そして、これを５００ｋｇｆｃｍ^-2、
６０℃の条件で圧着して、収縮抑制層と多層セラミック
体とからなる積層体を得た。

【００５１】次いで、この積層体を４００℃で脱脂後、
大気中、８６０℃、３０分の焼成により、焼結体を得
た。その後、平均粒径２０μｍのアルミナ砥粒を用い、
１．５ｋｇｆｃｍ^-2の圧力で湿式ホーニング法によっ
て、未焼結の収縮抑制層を除去し、多層セラミック基板
を得た。

【００５２】なお、実施例１〜３、参考例１〜２につい
て、多層セラミック体と収縮抑制層とを積層してなる積
層体の構成を図６に示す。実施例１〜３、参考例１〜２
のいずれも、多層セラミック体２１ａ又は２１ｂの一方
主面側２７に収縮抑制層２２、他方主面２８側に収縮抑
制層２３を有する積層体である。

【００５３】但し、実施例１による積層体は、多層セラ
ミック体２１ａの他方主面２８に回路導体パターン２５
を有し、収縮抑制層２２の多層セラミック体２１ａに接
する面側に表面回路導体２４を形成してなるものであ
る。

【００５４】また、実施例２による積層体は、多層セラ
ミック体２１ａの他方主面２８に回路導体パターン２５
を有し、収縮抑制層２２の多層セラミック体２１に接す
る面側に表面回路導体２４を有し、さらに、収縮抑制層
２３の多層セラミック体２１に接する面側にＲｕＯ₂系
厚膜抵抗体を形成したものである。

【００５５】また、実施例３による積層体は、多層セラ
ミック体２１ａの他方主面２８に回路導体パターン２５
を有し、収縮抑制層２２の多層セラミック体２１ａに接
する面側に表面回路導体２４及びＲｕＯ₂系厚膜抵抗体
２９を形成したものである。

【００５６】他方、参考例１による積層体は、多層セラ
ミック体２１ｂの一方主面２７に表面回路導体２４、他
方主面２８に回路導体パターン２５を有したものであっ
て、多層セラミック体２１ｂの一方主面２７を含むセラ
ミックグリーンシートには回路導体パターンが両面印刷
されている。また、参考例２による積層体は、同様の多
層セラミック体２１ｂの一方主面２７に表面回路導体２
４及びＲｕＯ₂系厚膜抵抗体２９、他方主面２８に回路
導体パターン２５を有したものである。

【００５７】そして、実施例１〜３、参考例１〜２の積
層体を焼成し、収縮抑制層を除去した後の多層セラミッ
ク基板について、表面回路導体２４の寸法精度の標準偏
差（電極標準偏差）、剥離強度、並びに、厚膜抵抗体２
９の焼き上げ後の抵抗値の標準偏差（抵抗標準偏差）を
測定した。その測定結果を下記表１に示す。

【００５８】

【表１】

【００５９】表１から、実施例１及び３のように、多層
セラミック基板２１ａの一方主面２７側に収縮抑制層２
２から表面回路導体を転写させた場合、表面回路導体の
寸法精度が参考例１及び２に比べて格段に高くなり、ま
た、剥離強度についても遜色の無い結果が得られたこと
が分かる。

【００６０】また、実施例２と実施例３の比較から、同
一主面に厚膜抵抗体及び表面回路導体の両者を設ける場
合（実施例３）よりも、これらを別々に設けた場合（実
施例２）のほうが、厚膜抵抗体の抵抗値ばらつきは小さ
くなった。

【００６１】また、実施例１〜３においては、参考例１
及び２のように、回路導体パターンを両面印刷したセラ
ミックグリーンシートが必要無く、印刷工程でキャリア
フィルムを剥がす工程、一枚のセラミックグリーンシー
トのみを反転させる工程などの複雑な工程を必要としな
いため、連続性の優れた製造工程となる。このように、
収縮抑制層側に表面回路導体や厚膜抵抗体等を設けるこ
とによって、生産の連続性を低下させること無く、表面
回路導体等を有する多層セラミック基板を同時焼成する
ことができ、かつ、形成される表面回路導体や厚膜抵抗
体の寸法精度は大きく向上する。

【００６２】

【発明の効果】本発明の多層セラミック基板の製造方法
によれば、いわゆる無収縮プロセスにおいて、表面回路
導体やランド等となる表面回路要素パターンを収縮抑制
層側に形成し、この表面回路要素パターンを有する面側
を多層セラミック体の一方主面側に密着させた後、多層
セラミック体の焼成条件で焼成し、しかる後、未焼成の
収縮抑制層を除去するので、多層セラミック体と同時に
表面回路要素パターンを焼結することができ、多層セラ
ミック基板の製造工程が大幅に向上する。

【００６３】さらに、多層セラミック体を構成するセラ
ミック層の両面に回路導体パターンを形成する等の複雑
な工程を必ずしも必要としないので、高精度かつ形状の
優れた表面回路要素パターンを形成することができ、か
つ、多層セラミック基板の高密度化を十分に達成するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施形態における多層セラミック体を
構成するセラミックグリーンシート、並びに、収縮抑制
用セラミックグリーンシートの概略断面図である。

【図２】同、多層セラミック体と収縮抑制層とからなる
積層体の概略断面図である。

【図３】同、焼成後の積層体の概略断面図である。

【図４】同、収縮抑制層除去後の多層セラミック基板の
概略断面図である。

【図５】同、実装部品搭載後の多層セラミック基板の概
略断面図である。

【図６】実施例１〜３、参考例１〜２による積層体の概
略構造を示す断面図である。

【符号の説明】

１…多層セラミック体（未焼結）１’…多層セラミック体（焼結体）１ａ〜１ｈ…多層セラミック体用セラミックグリーンシ
ート２、３…収縮抑制層２ａ〜２ｃ、３ａ〜３ｃ…収縮抑制用セラミックグリー
ンシート５ａ〜５ｈ、５ａ’〜５ｈ’…内部回路導体６ａ〜６ｃ、６ａ’〜６ｃ’…表面回路導体７、７’…厚膜抵抗体８…一方主面９…他方主面

Claims

【特許請求の範囲】

【請求項１】未焼結の多層セラミック体の少なくとも
一方主面に、前記多層セラミック体の焼成条件では焼結
しない収縮抑制層を密着させ、これを前記多層セラミッ
ク体の焼成条件で焼成した後、未焼結の収縮抑制層を除
去する、多層セラミック基板の製造方法において、前記収縮抑制層側に表面回路要素パターンを形成し、こ
の表面回路要素パターンを有する面側を前記多層セラミ
ック体の前記一方主面に密着させた後、前記焼成条件で
焼成し、しかる後、未焼成の収縮抑制層を除去すること
によって、表面回路要素パターンを備えた多層セラミッ
ク基板を得ることを特徴とする、多層セラミック基板の
製造方法。
【請求項２】前記収縮抑制層側に形成される前記表面
回路要素パターンを、前記多層セラミック体の焼成条件
で焼結可能な未焼結の厚膜組成物とすることを特徴とす
る、請求項１に記載の多層セラミック基板の製造方法。
【請求項３】前記厚膜組成物を厚膜導体及び／又は厚
膜抵抗体とすることを特徴とする、請求項２に記載の多
層セラミック基板の製造方法。
【請求項４】前記厚膜導体を印刷又は転写によって前
記収縮抑制層上に形成することを特徴とする、請求項３
に記載の多層セラミック基板の製造方法。
【請求項５】前記多層セラミック体を、ガラス成分及
びセラミック成分を含有する低温焼成セラミックグリー
ンシートと低融点金属を主成分とする内部導体とを積層
してなる複合積層体とすることを特徴とする、請求項１
乃至４のいずれかに記載の多層セラミック基板の製造方
法。
【請求項６】前記収縮抑制層を、前記多層セラミック
体の焼成条件では焼結しないセラミック粉末が主成分の
セラミックグリーンシートとすることを特徴とする、請
求項１乃至５のいずれかに記載の多層セラミック基板の
製造方法。