JPH11340634A - 積層体およびその製造方法 - Google Patents

積層体およびその製造方法

Info

Publication number
JPH11340634A
JPH11340634A JP10149387A JP14938798A JPH11340634A JP H11340634 A JPH11340634 A JP H11340634A JP 10149387 A JP10149387 A JP 10149387A JP 14938798 A JP14938798 A JP 14938798A JP H11340634 A JPH11340634 A JP H11340634A
Authority
JP
Japan
Prior art keywords
functional block
molded body
insulator
ceramic
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10149387A
Other languages
English (en)
Other versions
JP3540941B2 (ja
Inventor
Akira Imoto
晃 井本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP14938798A priority Critical patent/JP3540941B2/ja
Publication of JPH11340634A publication Critical patent/JPH11340634A/ja
Application granted granted Critical
Publication of JP3540941B2 publication Critical patent/JP3540941B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】回路上の干渉を防止でき、小型化を達成できる
とともに、所望の特性を容易に得ることができる積層体
およびその製造方法を提供する。 【解決手段】セラミック絶縁層1を複数積層してなると
ともに、セラミック絶縁層1間に導体6を有する絶縁体
2の収容凹部3に、抵抗体、コンデンサおよびインダク
タのうち少なくとも一種の機能を有する機能ブロック7
が収容され、かつ該機能ブロック7と絶縁体2の収容凹
部3内壁面との間にセラミックス8が充填されているも
のである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子機器等に用い
る多層回路基板や電子部品等の積層体およびその製造方
法に関するものである。
【0002】
【従来技術】近年、電子機器は小型軽量化、携帯化が進
んでおり、それに用いられる回路基板や電子部品もその
動向に呼応する形で、積層化、ファインライン化が押し
進められている。
【0003】特に携帯通信機器等の高周波を利用した通
信機器においては、セラミックスの優れた誘電特性等と
多層化技術から、セラミック多層回路基板が従来より年
を追う毎に多用されている。また、パソコン等の高速ロ
ジックの分野においても、発熱量の増加等に伴いセラミ
ック多層回路基板の必要性が増してきている。ところ
が、小型軽量化の要求は留まるところを知らず、基板の
積層化およびファインライン化を採用しても要求を満足
できなくなってきた。
【0004】そこで、近年においては、コンデンサやイ
ンダクタのような受動回路素子を基板に内蔵することが
検討されてきた。このような受動回路素子を基板に内蔵
した第1の構造として、基板を形成するグリーンシート
の間に、この基板用のグリーンシートとは異なる特性を
有するコンデンサ用のグリーンシートを介装することに
より、コンデンサを基板内部に形成したものが検討され
ている。本構造の利点は、積層セラミックコンデンサの
技術とセラミック多層基板の技術を融合したもので、基
板材料とコンデンサ材料との同時焼成技術は新規検討し
なくはならないものの、従来の技術を応用して作製可能
なことが利点である。
【0005】第2の構造として、グリーンシートの一部
分に厚膜コンデンサをパターンニングし、基板内に内蔵
することが検討されている。
【0006】
【発明が解決しようとする課題】しかしながら、異なる
特性を有するセラミックスのグリーンシートを積層する
第1の構造では、同一平面は同一材料で構成されるた
め、コンデンサ素子用の誘電体層を挟んで配置された内
部配線間に不要な容量が発生し、回路上の干渉が生じて
しまうという問題があった。これを防止するために内部
配線間の間隔を大きくする必要があるが、これは逆に、
小型化を阻害するものであり、限定された用途でしか小
型化を実現できないという欠点があった。
【0007】また、第2の構造では、一部分に厚膜コン
デンサを形成するため、上記第1の構造のような問題は
生じないが、厚膜で形成されるため素子精度を十分確保
できないという問題があった。例えば、誘電体膜を厚膜
で形成すると、その膜厚がバラツキ、基板毎に取り出す
容量が微妙に異なるという問題があった。
【0008】さらに、上記した第1および第2の構造の
場合には、機能素子を内蔵した基板を同時焼成した後で
なければ、内蔵した機能素子がどの程度の特性を有する
ものか確認できず、基板内に内蔵された機能ブロックの
特性を把握でき、基板として所望の特性を得ることが困
難であった。
【0009】本発明は上記問題を解決するものであり、
回路上の干渉を防止でき、小型化を達成できるととも
に、所望の特性を容易に得ることができる積層体および
その製造方法を提供するものである。
【0010】
【課題を解決するための手段】本発明の積層体は、セラ
ミック絶縁層を複数積層してなるとともに、前記セラミ
ック絶縁層間に導体を有する絶縁体の収容凹部に、抵抗
体、コンデンサおよびインダクタのうち少なくとも一種
の機能を有する機能ブロックが収容され、かつ該機能ブ
ロックと前記絶縁体の収容凹部内壁面との間にセラミッ
クスが充填されているものである。ここで、収容凹部を
被覆する蓋体が絶縁体に一体的に設けられていることが
望ましい。
【0011】また、本発明の積層体の製造方法は、セラ
ミック絶縁層成形体を複数積層してなるとともに、前記
セラミック絶縁層成形体間に導体を有する積層成形体の
収容凹部に、抵抗体、コンデンサおよびインダクタのう
ち少なくとも一種を形成するための導体を有する機能ブ
ロック成形体を収容した後、該機能ブロック成形体と前
記積層成形体の収容凹部内壁面との間にセラミック材料
を充填し、この成形体を焼成する方法である。
【0012】
【作用】本発明の積層体では、抵抗体、コンデンサおよ
びインダクタのうち少なくとも一種の機能を有する機能
ブロックが積層体内に内蔵されており、上記のような機
能は機能ブロックだけに収まり、その他の部分には波及
しないため、例えば、コンデンサの機能を有する機能ブ
ロックを内蔵した場合には、機能ブロックは誘電率の高
い材料により構成されるが、上記第1の構造である従来
のグリーンシート積層法と異なり、同一平面を絶縁体材
料と機能ブロック材料により形成でき、このため、絶縁
体内を引き回された配線間に余分な容量が発生しにくく
なり、回路上の干渉を防止できる。従って、配線間の距
離を小さくすることができ、積層体の小型化を促進で
き、使用可能な用途を拡大できる。
【0013】また、従来のグリーンシート積層法により
インダクタを形成する場合には、同一平面はフェライト
等の磁性材料から構成されているため、磁性材料近傍の
配線間では磁気結合が生じる虞があったが、本発明で
は、インダクタの機能を有する機能ブロックを内蔵した
場合には、磁性材料は機能ブロックのみであり、配線間
の磁気結合を生じることがなく、回路上の干渉を防止で
き、これにより、配線間の距離を小さくすることがで
き、積層体の小型化を促進でき、使用可能な用途を拡大
できる。
【0014】さらに、上記した第1および第2の構造の
場合には、機能素子を内蔵した基板を同時焼成した後で
なければ、内蔵した機能素子がどの程度の特性を有する
ものか確認できないが、本発明の積層体では、予め機能
ブロック成形体のみを焼成して特性を測定することによ
り、そのような機能ブロックがどの程度の特性を有する
のか予め確認できるため、積層体内に内蔵された機能ブ
ロックの特性を把握でき、所望の特性を容易に得ること
ができる。
【0015】
【発明の実施の形態】本発明の積層体は、セラミック絶
縁層を複数積層してなるとともに、前記セラミック絶縁
層間に導体を有する絶縁体の収容凹部に、抵抗体、コン
デンサおよびインダクタのうち少なくとも一種の機能を
有する機能ブロックが収容され、かつ該機能ブロックと
前記絶縁体の収容凹部内壁面との間にセラミックスが充
填されているものである。ここで、セラミックまたはセ
ラミックスとは、ガラスセラミックまたはガラスセラミ
ックスを包含する概念である。
【0016】抵抗体は、一般にチップ抵抗に代表される
ように、セラミック基板上または内部に、例えば、酸化
ルテニウム−ガラス複合系の抵抗体を形成して構成され
ている。
【0017】このような抵抗体は、例えば、未焼成のグ
リーンシートの表面に抵抗体の一対の端子電極を印刷等
の方法により形成し、その後、端子電極間に、例えば、
酸化ルテニウム−ガラス複合系の厚膜を形成し、その表
面を覆い隠すように第2のグリーンシートを積層し、酸
化ルテニウム−ガラス複合系の厚膜の両端部に電極を形
成して一体化焼成することにより得られる。抵抗体を形
成する母材としては、例えば、Al2 3 と硼珪酸アル
カリ土類金属塩ガラスの複合体等が用いられる。
【0018】コンデンサは、一般に、内部電極層と誘電
体層を交互に積層したコンデンサ本体の両端にそれぞれ
端子電極を形成して構成されている。
【0019】このようなコンデンサは、例えば、グリー
ンシートAに電極Aを、グリーンシートBに電極Bを形
成し、グリーンシートAとグリーンシートBを、電極A
と電極Bが対向するように交互に積層、一体化し、電極
Aおよび電極Bをそれぞれをまとめる形で2つの端子電
極を形成して一体化焼成することにより得られる。誘電
体層を形成するグリーンシートは、例えば、900℃程
度で低温焼成可能なBaTi4 9 系、MgTiO3
CaTiO3 系、CaZrO3 系、鉛系リラクサー材料
等の誘電率が高いセラミック材料が用いられる。
【0020】インダクタは、一般に、絶縁体あるいは磁
性体内にスパイラル状の導体を形成することにより構成
されている。
【0021】このようなインダクタは、例えば、グリー
ンシート上に略U形のパターンを形成したのち、該略U
形のパターンがグリーンシートの積層によってスパイラ
ルを形成するようにビアホール導体を形成、積層、一体
化して、端部に取り出し電極を形成した後、一体化焼成
することによって得られる。インダクタを構成するグリ
ーンシートは、例えば、フェライト系の磁性セラミック
スが用いられる。
【0022】上記した抵抗体、コンデンサ、インダクタ
は一般的な構造であり、そられの製造方法も一般的であ
る。本発明では、このような抵抗体、コンデンサ、イン
ダクタのうち少なくとも一種の機能を有する機能ブロッ
クが絶縁体内に内蔵されているのである。
【0023】絶縁体は、上記したように、セラミック絶
縁層を複数積層して構成されており、必要に応じて絶縁
層の間に内部配線が形成されたり、絶縁層の積層方向に
ビアホール導体が形成されている。このような絶縁体を
構成するセラミック材料としては、例えば、Al2 3
とガラスからなるガラスセラミック材料が使用される。
【0024】そして、本発明の積層体は、上記絶縁体の
収容凹部に機能ブロックが収容されており、該機能ブロ
ックと絶縁体の収容凹部内壁面との間にセラミックスが
充填されているものである。
【0025】本発明では、特に、絶縁体のセラミック材
料と、機能ブロックを構成するセラミック材料が異なる
場合に効果的である。
【0026】図1にコンデンサからなる機能ブロックを
有する本発明の積層体を示す。本発明の積層体は、絶縁
層1を6層積層して絶縁体2が形成されており、この絶
縁体2には収容凹部3が形成されている。絶縁体2に
は、収容凹部3を被覆するように絶縁層1を2層積層し
てなる蓋体4が絶縁体2に一体的に設けられている。
【0027】また、絶縁層1間には内部配線5や、絶縁
層1の積層方向にビアホール導体6が形成されている。
収容凹部3の底面には内部電極5a、5bの一端側が露
出している。
【0028】そして、収容凹部3には機能ブロック7が
収容されており、この機能ブロック7と収容凹部3の内
壁面との間にはセラミックス8が充填されている。
【0029】機能ブロック7は、誘電体層9と内部電極
層10を交互に積層して構成されており、内部電極層1
0は交互に端子用ビアホール導体11a、11bにより
接続され、機能ブロック7の下面に導出されて電極を形
成しており、この部分で、収容凹部3の底面に形成され
た内部電極5a、5bの一端部にそれぞれ接続されてい
る。
【0030】蓋体4には、内部配線パターンやビアホー
ル導体6が形成されており、ビアホール導体6が表面に
露出しており、電子部品等を実装するための電極を形成
している。
【0031】以上のように構成された積層体では、抵抗
体、コンデンサ、インダクタに必要とされる誘電特性等
を満足するセラミックスで機能ブロック7を形成すると
ともに、この機能ブロック7とは異なるセラミックスか
らなる絶縁体2を形成しているため、従来のグリーンシ
ート積層法と異なり、同一平面を絶縁体材料と機能ブロ
ック材料により形成でき、これにより、絶縁体2内を引
き回された内部配線5間に余分な容量が発生しにくくな
り、回路上の干渉を防止できる。従って、内部配線5間
の距離を小さくすることができ、積層体の小型化を促進
でき、用途を拡大できる。
【0032】尚、上記例では、機能ブロック7が誘電体
層9を複数有するセラミック積層構造である場合につい
て説明したが、機能ブロックは単層であっても良い。
【0033】また、機能ブロック7を誘電体層9を複数
積層して構成したが、この誘電体層9の厚みは、図1に
示したように、絶縁体2の絶縁層1の厚みよりも薄く形
成することにより、機能ブロック7の容量を大きくする
ことができる。
【0034】さらに、機能ブロック7の誘電体層9を構
成する材料を、絶縁体2の絶縁層1を構成する材料より
も比誘電率が大きい材料を用いることもでき、この場合
には、機能ブロック7の容量を大きくすることができ
る。
【0035】また、機能ブロック7と収容凹部3の内壁
面との間に充填されたセラミックス8としては、絶縁体
2の絶縁層1を構成する材料と同一材料を用いることが
できる。
【0036】さらにまた、機能ブロック7と収容凹部3
の内壁面との間に充填されたセラミックス8としては、
機能ブロック7と絶縁体2との同時焼成の際に機能ブロ
ック7と絶縁体2との反応を緩和する材料を用いること
ができ、この場合には、機能ブロック7の誘電体層9と
絶縁体2との反応を抑制でき、機能ブロック7を有効に
活用できるため、より小型化を達成できる。このような
理由から、機能ブロック7と収容凹部3の内壁面との間
に充填されたセラミックス8としては、機能ブロック7
と絶縁体2との反応を抑制する材料で、機能ブロック7
と絶縁体2とは異なるセラミック材料からなることが望
ましい。
【0037】本発明の積層体の製造方法について説明す
る。機能ブロックの成形体としては、上記した公知の製
造方法により得られたものを利用できる。このような公
知の手法により得られた未焼成品を利用することは、工
程も確立出来ており、歩留まりも良好な為、絶縁体と一
体焼成することによる歩留まり低下も抑制できるのであ
る。また機能ブロックがどの程度の特性を有するかを予
め確認できるため、機能ブロックを内蔵した積層体につ
いて所望の特性を容易に得ることができる。
【0038】先ず、図2に示すように、絶縁層成形体2
1を6層積層するとともに、積層成形体22に収容凹部
3を形成して、積層成形体22を作製する。この積層成
形体22に収容凹部3を形成する。この積層成形体22
では、絶縁層成形体21の間に内部配線パターン25が
形成され、内部電極パターン25a、25bの一端が、
収容凹部3の底面に露出して形成されている。内部配線
パターン25は、ビアホール導体となる導電部材26に
より接続されているものものある。
【0039】一方、上記した公知の製造方法により機能
ブロック成形体27を形成する。即ち、グリーンシート
29に内部電極ペーストを塗布して内部電極パターン3
0a、30bを形成し、このようなグリーンシート29
を内部電極パターン30a、30bが交互に配置される
ように5層積層し、さらにその上部に内部電極ペースト
を塗布していないグリーンシート29を積層して機能ブ
ロック成形体27が形成されている。尚、内部電極パタ
ーン30a同士、および内部電極パターン30b同士
が、グリーンシート29の積層方向に形成された端子用
ビアホール導体となる導電部材31a、31bによりそ
れぞれ連結され、機能ブロック成形体27の下面に露出
している。
【0040】そして、図3に示すように、機能ブロック
成形体27を積層成形体22の収容凹部3に収容し、機
能ブロック成形体27の下面に露出した導電部材31
a、31bを、収容凹部3の底面に露出した内部電極パ
ターン25a、25bの一端にそれぞれ当接させる。
【0041】この後、機能ブロック成形体27と収容凹
部3の内壁面との隙間にセラミックスラリーを充填し、
さらに、収容凹部3を被覆するように、積層成形体22
の上面に、上記した絶縁層成形体21を2層積層して蓋
体成形体24を配置する。この蓋体成形体24の内部に
は内部配線パターンやビアホール導体となる導電部材2
6が形成されており、蓋体成形体24の上面には電極等
が露出して形成されている。
【0042】この後、機能ブロック成形体27に形成さ
れた内部電極パターン30a、30b、導電部材31
a、31b、および積層成形体22に形成された内部配
線パターン25、内部電極パターン25a、25b、導
電部材26のそれぞれの融点および共晶温度以下の温度
で一体焼成することにより、本発明の積層体が得られ
る。
【0043】当接した機能ブロック成形体27の下面に
露出した導電部材31a、31bと、収容凹部3の底面
に露出した内部電極パターン25a、25bの一端と
は、ある程度接触しているため焼成時に電極金属同士が
焼結して接続できる。
【0044】また、機能ブロック7の端子は2つ以上存
在するが、それら全ての端子を収容凹部3内に露出した
電極と接続できない場合は、機能ブロック7の上面に端
子を引き出し、蓋体4の下面に形成された電極と接続す
れば良い。この場合、機能ブロック成形体27の上面に
形成された端子と、蓋体成形体24の下面に形成された
電極とを当接し、軽くプレスを行った後焼成することに
より接続できる。
【0045】さらに、積層体の反りやクラックの発生を
防止するため、機能ブロック7と絶縁体2との焼成収縮
挙動および熱膨張率をほぼ同じにすることが重要であ
る。
【0046】本発明の積層体は、機能ブロック7の誘電
体層の層厚が薄く、積層数が多いときにより効果的であ
る。例えば、10μmの厚みの誘電体層を100層積層
した機能ブロック7を基板内に内蔵することは、上記し
たグリーンシート積層法等の先行技術で作製すること
は、コスト面を考えると実用的ではない。
【0047】更に、信頼性を向上させる為には、機能ブ
ロック成形体27と収容凹部3の内壁面との間に、絶縁
体2と同じ材料(スラリー)を流し込み、焼成すれば良
い。
【0048】それによって、振動試験等の信頼性を格段
に向上できる。また、積層成形体22と機能ブロック成
形体27を同時焼成する際に、絶縁層成形体21とグリ
ーンシート29との反応が過剰となる場合には、反応を
防止する緩衝材となる材料を流し込む方法もある。
【0049】機能ブロック成形体27と収容凹部3の内
壁面との間にスラリーを流し込んだ場合、該機能ブロッ
ク成形体27が完全に埋設してしまうことが予想され
る。この際、問題となるのは機能ブロック7の上面でも
端子と電極との接続をとらなければならない場合であ
り、この問題を解決するためには、スラリーに感光性樹
脂を含有させ、これを機能ブロック成形体27と収容凹
部3の内壁面との間に流し込み、埋設した機能ブロック
成形体27の上面を露光現像することにより、機能ブロ
ック成形体27の上面の端子を露出できる。
【0050】具体的な製造方法について説明する。
【0051】まず、Mg、Ca、Tiを含有する酸化物
を主成分とし、これに焼結助剤として硼素化合物、アル
カリ金属化合物、及び硼珪酸アルカリ土類系ガラスが添
加された、800℃〜1100℃程度の低温で焼成可能
なセラミック材料に、メタクリル系バインダ、フタル酸
ジオクチル(DOP)およびトルエンを混ぜて、ボール
ミルにて機能ブロック成形体用のスラリーを作製する。
【0052】また、ガラスセラミック材料として硼珪酸
鉛系の低融点ガラスとアルミナフィラーを準備する。重
量比率は50:50で混合する。これにメタクリル系バ
インダ、DOPおよびトルエンを混ぜて、ボールミルに
て絶縁体および蓋体用のスラリーを作製する。
【0053】機能ブロック成形体用のスラリーをドクタ
ーブレード法にてテープキャスティングし、膜厚30μ
mのグリーンシートを作製するとともに、絶縁体および
蓋体用のスラリーをドクターブレード法にてテープキャ
スティングし、膜厚210μmのグリーンシート(絶縁
層成形体)を作製する。
【0054】30μmのグリーンシートにビアホールを
形成するとともに、このビアホールに銀ペーストを充填
し、かつ銀ペーストを塗布して内部電極パターンを形成
し、これらを図2に示すように積層し、機能ブロック成
形体を作製する。この際、機能ブロック成形体の底面
に、ビアホール導体により電極が引き出されている。
【0055】次に210μmのグリーンシートにビアホ
ールを形成するとともに、このビアホールに銀ペースト
を充填し、かつ銀ペーストを塗布して内部配線パターン
を形成し、これらを3層積層する。この3層目のグリー
ンシートには、収容凹部3内に露出する電極が形成され
ている。
【0056】この後、収容凹部3を形成するための開口
部が形成されるとともに、上記のようにビアホールに銀
ペーストが充填され、かつ銀ペーストが塗布されて内部
配線パターンが形成された210μmのグリーンシート
を3層積層し、積層成形体を作製する。
【0057】この後、積層成形体の収容凹部に、機能ブ
ロック成形体の底面の電極を、収容凹部3内に露出する
電極に当接するように、機能ブロック成形体を収容す
る。積層成形体の収容凹部の内壁面と機能ブロック成形
体との隙間には、上記絶縁体用のセラミックスラリーを
充填する。
【0058】次に、上記のようにビアホールに銀ペース
トが充填され、かつ銀ペーストが塗布されて内部配線パ
ターンが形成された210μmのグリーンシートを2
層、収容凹部3を被覆するように、積層成形体に積層す
る。その表層には部品を搭載するための電極を露出させ
る。
【0059】この後、この未焼成品を大気中において9
00℃1時間焼成することにより、本発明の積層体が得
られる。
【0060】
【発明の効果】本発明の積層体では、抵抗体、コンデン
サおよびインダクタのうち少なくとも一種の機能を有す
る機能ブロックが積層体内に内蔵されており、上記のよ
うな機能は機能ブロックだけに収まり、その他の部分に
は波及しないため、例えば、コンデンサの機能を有する
機能ブロックを内蔵した場合には、機能ブロックは誘電
率の高い材料により構成されるが、同一平面を絶縁体材
料と機能ブロック材料により形成でき、このため、絶縁
体内を引き回された配線間に余分な容量が発生しにくく
なり、回路上の干渉を防止でき、配線間の距離を小さく
することができ、積層体の小型化を促進でき、使用可能
な用途を拡大できる。
【0061】また、予め機能ブロック成形体のみを焼成
して特性を測定することにより、そのような機能ブロッ
クがどの程度の特性を有するのか予め確認できるため、
積層体内に内蔵された機能ブロックの特性を把握でき、
所望の特性を容易に得ることができる。
【図面の簡単な説明】
【図1】本発明の積層体を示す縦断面図である。
【図2】本発明の積層体の製造方法を示す説明図であ
る。
【図3】本発明の積層体の製造方法で得られた未焼成品
を示す断面図である。
【符号の説明】
1・・・セラミック絶縁層 2・・・絶縁体 3・・・収容凹部 5・・・内部配線 5a、5b・・・内部電極 6・・・ビアホール導体 7・・・機能ブロック 8・・・セラミックス 9・・・誘電体層 10・・・内部電極層 11a、11b・・・端子用ビアホール導体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】セラミック絶縁層を複数積層してなるとと
    もに、前記セラミック絶縁層間に導体を有する絶縁体の
    収容凹部に、抵抗体、コンデンサおよびインダクタのう
    ち少なくとも一種の機能を有する機能ブロックが収容さ
    れ、かつ該機能ブロックと前記絶縁体の収容凹部内壁面
    との間にセラミックスが充填されていることを特徴とす
    る積層体。
  2. 【請求項2】収容凹部を被覆する蓋体が絶縁体に一体的
    に設けられていることを特徴とする請求項1記載の積層
    体。
  3. 【請求項3】セラミック絶縁層成形体を複数積層してな
    るとともに、前記セラミック絶縁層成形体間に導体を有
    する積層成形体の収容凹部に、抵抗体、コンデンサおよ
    びインダクタのうち少なくとも一種を形成するための導
    体を有する機能ブロック成形体を収容した後、該機能ブ
    ロック成形体と前記積層成形体の収容凹部内壁面との間
    にセラミック材料を充填し、この成形体を焼成すること
    を特徴とする積層体の製造方法。
JP14938798A 1998-05-29 1998-05-29 積層体およびその製造方法 Expired - Fee Related JP3540941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14938798A JP3540941B2 (ja) 1998-05-29 1998-05-29 積層体およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14938798A JP3540941B2 (ja) 1998-05-29 1998-05-29 積層体およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11340634A true JPH11340634A (ja) 1999-12-10
JP3540941B2 JP3540941B2 (ja) 2004-07-07

Family

ID=15474023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14938798A Expired - Fee Related JP3540941B2 (ja) 1998-05-29 1998-05-29 積層体およびその製造方法

Country Status (1)

Country Link
JP (1) JP3540941B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980066B2 (en) 2001-03-29 2005-12-27 Tdk Corporation High-frequency module
JP2009111394A (ja) * 2007-10-31 2009-05-21 Samsung Electro-Mechanics Co Ltd 多層セラミック基板の製造方法
WO2009096326A1 (ja) * 2008-01-31 2009-08-06 Murata Manufacturing Co., Ltd. セラミック多層基板の製造方法及びセラミック多層基板
KR101057922B1 (ko) 2009-02-25 2011-08-19 고려대학교 산학협력단 온 웨이퍼 인덕터 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980066B2 (en) 2001-03-29 2005-12-27 Tdk Corporation High-frequency module
JP2009111394A (ja) * 2007-10-31 2009-05-21 Samsung Electro-Mechanics Co Ltd 多層セラミック基板の製造方法
WO2009096326A1 (ja) * 2008-01-31 2009-08-06 Murata Manufacturing Co., Ltd. セラミック多層基板の製造方法及びセラミック多層基板
CN101933409A (zh) * 2008-01-31 2010-12-29 株式会社村田制作所 陶瓷多层基板的制造方法及陶瓷多层基板
KR101057922B1 (ko) 2009-02-25 2011-08-19 고려대학교 산학협력단 온 웨이퍼 인덕터 및 그 제조방법

Also Published As

Publication number Publication date
JP3540941B2 (ja) 2004-07-07

Similar Documents

Publication Publication Date Title
KR100352780B1 (ko) 다층 세라믹 기판 및 그의 제조방법
EP1061569A2 (en) Method for manufacturing ceramic substrate and non-fired ceramic substrate
US7649252B2 (en) Ceramic multilayer substrate
KR100519425B1 (ko) 절연체 세라믹 조성물 및 그것을 이용한 절연체 세라믹
JP2000281436A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP3680715B2 (ja) 絶縁体磁器組成物
JPH10135073A (ja) 複合セラミック電子部品およびその製造方法
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP3540941B2 (ja) 積層体およびその製造方法
JP4501524B2 (ja) セラミック多層基板およびその製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JPH0754778B2 (ja) コンデンサ内蔵型セラミツク基板
JP2004200679A (ja) 多層回路基板の製造方法
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2000226255A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP3521699B2 (ja) 積層セラミック複合部品の製造方法
JP3909285B2 (ja) 配線基板
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP3680714B2 (ja) 絶縁体磁器組成物
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体
JP4623851B2 (ja) 多層配線基板
JP4667821B2 (ja) 半導体装置
JP2000264722A (ja) 誘電体セラミック組成物及びセラミック多層基板
JP4044752B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040326

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees