JP3680715B2 - 絶縁体磁器組成物 - Google Patents
絶縁体磁器組成物 Download PDFInfo
- Publication number
- JP3680715B2 JP3680715B2 JP2000220869A JP2000220869A JP3680715B2 JP 3680715 B2 JP3680715 B2 JP 3680715B2 JP 2000220869 A JP2000220869 A JP 2000220869A JP 2000220869 A JP2000220869 A JP 2000220869A JP 3680715 B2 JP3680715 B2 JP 3680715B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- weight
- glass powder
- insulator
- terms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば多層回路基板に用いられる絶縁体磁器組成物に関し、より詳細には、半導体素子や各種電子部品を搭載するための複合多層回路基板に好適に用いることができ、銅や銀などの導体材料と同時焼成可能な絶縁体磁器組成物に関する。
【０００２】
【従来の技術】
近年、電子機器の高速化及び高周波化が進んでいる。また、電子機器に搭載される電子部品においても、高速化及び高集積化が求められており、さらに高密度実装化が要求されている。上記のような要求に応えるために、従来より、半導体素子や各種電子部品を搭載するための基板として、多層回路基板が用いられている。多層回路基板では、基板内に導体回路や電子部品機能素子が内臓されており、電子機器の小型化を進めることができる。
【０００３】
上記多層回路基板を構成する材料としては、従来、アルミナが多用されている。
アルミナの焼成温度は１５００〜１６００℃と比較的高い。従って、アルミナからなる多層回路基板に内蔵されている導体回路材料としては、通常、Ｍｏ、Ｍｏ−Ｍｎ、Ｗなどの高融点金属を用いなければならなかった。ところが、これらの高融点金属は電気抵抗が高いという問題があった。
【０００４】
従って、上記高融点金属よりも電気抵抗が低く、かつ安価な金属、例えば銅などを導体材料として用いることが強く求められている。銅を導体材料として用いることを可能とするために、１０００℃以下の低温で焼成され得るガラスセラミックスや結晶化ガラスなどを用いることが提案されている（例えば、特開平５−２３８７７４号公報）。
【０００５】
また、Ｓｉチップなどの半導体部品との接続を考慮して、熱膨張係数がＳｉに近いセラミックスを多層回路基板材料として用いることも提案されている（特開平８−３４６６８号公報）。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した公知の低温焼成可能な基板材料は機械的強度が低く、Ｑ値が低く、さらに析出結晶相の種類及び比率が焼成プロセスにより影響を受け易いという問題があった。
【０００７】
また、特開平５−２３８７７４号公報や特開平８−３４６６８号公報に記載の基板材料では、高い熱膨張係数を有する高誘電率の材料との共焼結が困難であるという問題もあった。
【０００８】
本発明の目的は、上述した従来技術の欠点を解消し、低温の焼成で得ることができ、銀や銅などの比較的低融点の導体材料と同時に焼成でき、比誘電率が小さく、高周波特性に優れており、さらに高熱膨張係数を有する絶縁体磁器を提供することにある。
【０００９】
本発明の他の目的は、上記絶縁体磁器を用いて構成されており、低温の焼成で得ることができ、比誘電率が小さく、高周波特性に優れており、さらに高熱膨張係数を有する高誘電率材料との共焼結により得ることができる、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたものであり、本発明に係る絶縁体磁器組成物は、（Ａ）ＭｇＡｌ2 Ｏ4 系セラミック粉末と、（Ｂ）酸化ケイ素をＳｉＯ2 換算で１３〜５０重量％、酸化ホウ素をＢ2 Ｏ3 換算で８〜６０重量％、酸化アルミニウムをＡｌ2 Ｏ3 換算で０〜２０重量％、酸化マグネシウムをＭｇＯ換算で１０〜５５重量％含むガラス粉末とを混合・焼成してなることを特徴とする。
【００１１】
なお、上記ガラス粉末１００重量％において、酸化ケイ素は、ＳｉＯ2 換算で、１３〜５０重量％、好ましくは２０〜３０重量％を占める。酸化ケイ素の含有量が１３重量％未満では、得られる焼結体の結晶化度が低くなり、Ｑ値が低下する。逆に、酸化ケイ素の含有量が５０重量％を超えると、ガラスの溶融温度が高くなる。
【００１２】
また、上記ガラス粉末１００重量％において、酸化ホウ素はＢ2 Ｏ3 換算で８〜６０重量％、好ましくは３０〜６０重量％を占める。酸化ホウ素は、主に融剤として作用する。酸化ホウ素の含有量がＢ2 Ｏ3 換算で８重量％未満では、溶融温度が高くなり過ぎ、逆に、６０重量％を超えると、得られる焼結体の耐湿性が低下する。
【００１３】
さらに、上記ガラス粉末１００重量％において、酸化アルミニウムは、Ａｌ2 Ｏ3 換算で０〜２０重量％を占める。なお、酸化アルミニウム含有量は、Ａｌ2 Ｏ3 換算で０重量％であってもよい。すなわち、酸化アルミニウムは、必ずしも含まれずともよい。
【００１４】
従って、酸化アルミニウムが含まれない本発明に係る絶縁体磁器組成物は、上記（Ａ）ＭｇＯ−ＭｇＡｌ2 Ｏ4 系セラミック粉末と、（Ｂ）酸化ケイ素をＳｉＯ2 換算で１３〜５０重量％、及び酸化ホウ素をＢ2 Ｏ3 換算で３〜６０重量％の割合で酸化ケイ素及び酸化ホウ素を含むガラス粉末とを含む絶縁体磁器組成物と表される。
【００１５】
なお、上記酸化アルミニウムを含有させる場合、含有量がＡｌ2 Ｏ3 換算で２０重量％を超えると、緻密な焼結体が得られず、Ｑ値が小さくなる。また、酸化アルミニウムを含有させる場合のその下限値については、Ａｌ2 Ｏ3 換算で０重量％を超える範囲となる。
【００１６】
また、前記ガラス粉末は、ＭｇＯを１０〜５５重量％含有することが望ましい。ＭｇＯはガラス作製時の熔融温度を下げるとともに、結晶化ガラス中の結晶の構成成分である。特に、ＭｇＯ−Ｂ2 Ｏ3 化合物はＱｆ値が数万ＧＨｚ以上を示し、高い高周波特性発現の主要因となっている。ＭｇＯはその含有量が１０重量％未満ではＱ値が低くなり、５５重量％を超えると結晶の析出量が多くなり過ぎ、基板の強度が低下してしまうことがある。
【００１７】
本発明において、上記ガラス粉末としては、ＢａＯ、ＳｒＯ及びＣａＯからなる群から選択した少なくとも１種のアルカリ土類金属酸化物を、上記ガラス粉末全体の２０重量％以下を占めるようにさらに含むものが望ましい。
【００１８】
上記アルカリ土類金属酸化物は、ガラス作製時の溶融温度を低下させる作用を有し、かつガラスの熱膨張係数を高くするようにも作用する。上記アルカリ土類金属酸化物の含有割合が２０重量％を超えると、Ｑ値が低下することがある。
【００１９】
また、本発明の他の局面では、上記ガラス粉末は、Ｌｉ2 Ｏ、Ｋ2 Ｏ及びＮａ2 Ｏからなる群から選択した少なくとも１種のアルカリ金属酸化物をガラス粉末全体の１０重量％以下の割合で、さらに好ましくは、２〜５重量％の割合で含むことが望ましい。アルカリ金属酸化物は、ガラス作製時の溶融温度を低下させる作用を有する。アルカリ金属酸化物の含有割合が１０重量％を超えると、Ｑ値が低下するおそれがある。
【００２０】
本発明において、上記絶縁体磁器組成物は、好ましくは、酸化亜鉛をＺｎＯ換算で１５重量％以下、より好ましくは１０重量％以下の割合で含むことが望ましい。酸化亜鉛は、焼成温度を低下させる作用を有する。もっとも、酸化亜鉛の含有割合がＺｎＯ換算で１５重量％を超えると、最終的に緻密な焼結体が得られないことがある。
【００２１】
なお、上記酸化亜鉛は、ガラス成分として含有されていてもよい。
本発明においては、酸化銅がＣｕＯ換算で全体の３重量％以下の割合で、より好ましくは、２重量％以下の割合で添加されていることが望ましい。酸化銅は、焼成温度を下げる作用を有する。もっとも、酸化銅の含有割合が３重量％を超えると、Ｑ値を低下させることがある。
【００２２】
また、本発明においては、好ましくは、上記セラミック粉末とガラス粉末とは、重量比で、セラミック粉末：ガラス粉末＝２０：８０〜８０：２０の割合で配合されていることが望ましく、より好ましくは、３０：７０〜５０：５０である。上記範囲よりもセラミック粉末の配合割合が高くなると、焼結体の密度が小さくなることがあり、上記範囲よりガラス粉末の配合割合が高くなると、Ｑ値が小さくなることがある。
【００２３】
なお、本発明に係る絶縁体磁器は、測定周波数１５ＧＨｚのＱ値が７００以上を満足することが望ましい。Ｑ値が７００以上の場合には、近年における高周波帯の回路素子基板として用いることができる。
【００２４】
なお、上記ガラス粉末としては、ガラス組成物を７００〜１４００℃で仮焼したものを用いてもよい。
【００３４】
【発明の実施の形態】
以下、先ず、本発明に係る絶縁体磁器についての具体的な実施例を説明し、さらに、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品の構造的な実施例を説明することにより、本発明を明らかにする。
【００３５】
原料粉末としてＭｇ（ＯＨ）2 粉末と、Ａｌ2 Ｏ3 粉末とを用い、最終的に得られる焼結体が化学量論比組成でＭｇＡｌ2 Ｏ4 となるように上記両粉末を秤量し、１６時間湿式混合した後、乾燥した。乾燥された混合物を１３５０℃で２時間仮焼した後粉砕した。
【００３６】
次に、下記の表２に示すように、上記のようにして仮焼された原料２０〜８０重量％と、下記の表１に示す組成のガラス粉末（焼結助剤）と、ＺｎＯ及びＣｕＯを下記の表２に示すように適宜の割合で配合し、適量のバインダを加えて造粒した。造粒された試料番号１〜５２の各混合物を、２００ＭＰａの圧力の下で成形し、直径１２ｍｍ×厚さ７ｍｍの円柱状成形体を得た。
【００３７】
上記成形体を大気中で９００〜１０００℃の温度で２時間焼成し、表２及び表３の試料番号１〜４６の円柱状の各絶縁体磁器を得た。
上記のようにして得た各円柱状絶縁体磁器を用い、両端短絡型誘電体共振法により共振周波数（１５ＧＨｚ）における比誘電率εr 、及びＱ値を測定した。結果を下記の表２，表３に示す。
【００３８】
また、上記円柱状絶縁体磁器の相対密度を下記の表２，表３に示す。
【００３９】
【表１】
【００４０】
【表２】
【００４１】
【表３】
【００４２】
試料番号２５，２６では、表１のガラスＦを用いたため、Ｑ値が６００と低かった。同様に、試料番号２７においても、表１のガラスＧを用いたため、Ｑ値が６００と低かった。
【００４３】
試料番号２８，２９では、ガラスＨを用いたため、Ｑ値が６００と低かった。
また、試料番号３４では、ガラスＬを用いたため、Ｑ値が６００と低かった。
試料番号４３では、表１のガラスＱを用いたため、Ｑ値が６００と低かった。
【００４４】
これに対して、本発明の実施例に相当する、試料番号１〜２４，３０〜３３，３５〜４２，４４〜４６では、９００〜１０００℃の低温で焼結が可能であり、相対密度が９７％以上と緻密な焼結体が得られており、比誘電率が約７と低く、さらに熱膨張係数が８〜１２ｐｐｍ／℃と高く、しかも測定周波数１５ＧＨｚにおけるＱ値が７００以上と高かった。
【００４５】
従って、高周波用電子部品に最適な低温で焼成し得る絶縁体磁器組成物を提供し得ることがわかる。
次に、本発明に係る絶縁体磁器を用いたセラミック多層基板、セラミック電子部品及び積層セラミック電子部品の構造的な実施例を説明する。
【００４６】
図１は、本発明の一実施例としてのセラミック多層基板を含むセラミック電子部品としてのセラミック多層モジュールを示す断面図であり、図２はその分解斜視図である。
【００４７】
セラミック多層モジュール１は、セラミック多層基板２を用いて構成されている。
セラミック多層基板２では、本発明に係る絶縁体磁器組成物からなる絶縁性セラミック層３ａ，３ｂ間に、例えばチタン酸バリウムにガラスを加えてなる相対的に誘電率の高い誘電性セラミック層４が挟まれている。
【００４８】
誘電性セラミック層４内には、複数の内部電極５が誘電性セラミック層４の一を介して隣り合うように配置されており、それによって積層コンデンサユニットＣ１，Ｃ２が構成されている。
【００４９】
また、絶縁性セラミック層３ａ，３ｂ及び誘電性セラミック層４には、複数のビアホール電極６，６ａや内部配線が形成されている。
他方、セラミック多層基板２の上面には、電子部品素子９〜１１が実装されている。電子部品素子９〜１１としては、半導体デバイス、チップ型積層コンデンサなどの適宜の電子部品素子を用いることができる。上記ビアホール電極６及び内部配線により、これらの電子部品素子９〜１１と、コンデンサユニットＣ１，Ｃ２とが電気的に接続されて本実施例に係るセラミック多層モジュール１の回路を構成している。
【００５０】
また、上記セラミック多層基板２の上面には、導電性キャップ８が固定されている。導電性キャップ８は、セラミック多層基板２を上面から下面に向かって貫いているビアホール電極６に電気的に接続されている。また、セラミック多層基板２の下面に外部電極７，７が形成されており、外部電極７，７が上記ビアホール電極６，６ａに電気的に接続されている。また、他の外部電極については図示を省略しているが、上記外部電極７と同様に、セラミック多層基板２の下面にのみ形成されている。また、他の外部電極は、上述した内部配線を介して、電子部品素子９〜１１やコンデンサユニットＣ１，Ｃ２と電気的に接続されている。
【００５１】
このように、セラミック多層基板２の下面にのみ外部と接続するための外部電極７を形成することにより、セラミック積層モジュールを、下面側を利用してプリント回路基板などに容易に表面実装することができる。
【００５２】
また、本実施例では、キャップ８が導電性材料からなり、外部電極７にビアホール電極６ａを介して電気的に接続されているので、電子部品素子９〜１１を導電性キャップ８により電磁シールドすることができる。もっとも、キャップ８は、必ずしも導電性材料で構成されている必要はない。
【００５３】
本実施例のセラミック多層モジュール１では、上記絶縁性セラミック層３ａ，３ｂが本発明に係る絶縁体磁器を用いているので誘電率が低く、かつＱ値も高いので、高周波用途に適したセラミック多層モジュール１を提供することができる。
【００５４】
なお、上記セラミック多層基板２は、周知のセラミック積層一体焼成技術を用いて容易に得ることができる。すなわち、先ず、本発明に係る絶縁体磁器材料を主体とするセラミックグリーンシートを用意し、内部電極５、外部配線及びビアホール電極６，６ａなどを構成するための電極パターンを印刷し、積層する。さらに、上下に絶縁性セラミック層３ａ，３ｂを形成するためのセラミックグリーンシート上に外部配線及びビアホール電極６，６ａを構成するための電極パターンを形成したものを適宜の枚数積層し、厚み方向に加圧する。このようにして得られた積層体を焼成することにより、容易にセラミック多層基板２を得ることができる。
【００５５】
図３〜図５は、本発明の第２の構造的な実施例としての積層セラミック電子部品を説明するための分解斜視図、外観斜視図及び回路図である。
図４に示すこの積層セラミック電子部品２０は、ＬＣフィルタである。セラミック焼結体２１内に、後述のようにインダクタンスＬ及び静電容量Ｃを構成する回路が構成されている。セラミック焼結体２１が、本発明に係る絶縁体磁器を用いて構成されている。また、セラミック焼結体２１の外表面には、外部電極２３ａ，２３ｂ，２４ａ，２４ｂが形成されており、外部電極２３ａ，２３ｂ，２４ａ，２４ｂ間には、図５に示すＬＣ共振回路が構成されている。
【００５６】
次に、上記セラミック焼結体２１内の構成を、図３を参照しつつ製造方法を説明することにより明らかにする。
まず、本発明に係る絶縁体磁器材料に、有機ビヒクルを添加し、セラミックスラリーを得る。このセラミックスラリーを、適宜のシート成形法により形成し、セラミックグリーンシートを得る。このようにして得られたセラミックグリーンシートを乾燥した後所定の大きさに打ち抜き、矩形のセラミックグリーンシート２１ａ〜２１ｍを用意する。
【００５７】
次に、セラミックグリーンシート２１ａ〜２１ｍに、ビアホール電極２８を構成するための貫通孔を必要に応じて形成する。さらに、導電ペーストをスクリーン印刷することにより、コイル導体２６ａ，２６ｂ、コンデンサ用内部電極２７ａ〜２７ｃ、コイル導体２６ｃ，２６ｄを形成すると共に、上記ビアホール２８用貫通孔に導電ペーストを充填し、ビアホール電極２８を形成する。
【００５８】
しかる後、セラミックグリーンシート２１ａ〜２１ｍを図示の向きに積層し、厚み方向に加圧し積層体を得る。
得られた積層体を焼成し、セラミック焼結体２１を得る。
【００５９】
上記のようにして得られたセラミック焼結体２１に、図４に示したように外部電極２３ａ〜２４ｂを、導電ペーストの塗布・焼き付け、蒸着、メッキもしくはスパッタリングなどの薄膜形成法等により形成する。このようにして、積層セラミック電子部品２０を得ることができる。
【００６０】
図３から明らかなように、コイル導体２６ａ，２６ｂにより、図５に示すインダクタンスユニットＬ１が、コイル導体２６ｃ，２６ｄによりインダクタンスユニットＬ２が構成され、内部電極２７ａ〜２７ｃによりコンデンサＣが構成される。
【００６１】
本実施例の積層セラミック電子部品２０では、上記のようにＬＣフィルタが構成されているが、セラミック焼結体２１が本発明に係る絶縁体磁器を用いて構成されているので、第１の実施例のセラミック多層基板２と同様に、低温焼成により得ることができ、従って内部電極としての上記コイル導体２６ａ〜２６ｃやコンデンサ用内部電極２７ａ〜２７ｃとして、銅、銀、金などの低融点金属を用いてセラミックスと一体焼成することができる。加えて、高周波におけるＱ値が高く、高周波用途に適したＬＣフィルタを構成することができる。
【００６２】
なお、上記第１，第２の構造的実施例では、セラミック多層モジュール１及びＬＣフィルタを構成する積層セラミック電子部品２０を例にとり説明したが、本発明に係るセラミック電子部品及び積層セラミック電子部品はこれらの構造に限定されるものではない。すなわち、マルチチップモジュール用セラミック多層基板、ハイブリッドＩＣ用セラミック多層基板などの各種セラミック多層基板、あるいはこれらのセラミック多層基板に電子部品素子を搭載した様々なセラミック電子部品、さらに、チップ型積層コンデンサやチップ型積層誘電体アンテナなどの様々なチップ型積層電子部品に適用することができる。
【００６３】
【発明の効果】
本発明に係る絶縁体磁器では、ＭｇＡｌ2 Ｏ4 系セラミックス粉末と上記特定の組成のガラス粉末とを含むので、１０００℃以下の低温で焼成することができる。従って、銅や銀などの低融点金属からなる導体材料と同時に焼成することができるので、これらの導体材料を内部電極等に用いることができるので、低温焼成により得ることができるセラミック多層基板に好適に本発明に係る絶縁体磁器組成物を用いることができ、かつ多層基板などのコストを低減することができる。加えて、本発明に係る絶縁体磁器組成物を焼成することにより得られた絶縁体磁器は、高周波帯において高いＱ値及び低い誘電率を示すので、高周波特性に優れた多層基板などを提供することができる。
【００６４】
本発明において、前記ガラス粉末が、ＢａＯ、ＳｒＯ及びＣａＯからなる群から選択した少なくとも１種のアルカリ土類金属酸化物を、２０重量％以下の割合でさらに含む場合は、ガラス粉末作製時の溶融温度を低下させることができ、本発明に係る絶縁体磁器組成物のコストを低減することができる。
【００６５】
また、前記ガラス粉末が、Ｌｉ2 Ｏ、Ｋ2 Ｏ及びＮａ2 Ｏからなる群から選択した少なくとも１種のアルカリ金属酸化物を、ガラス粉末全体の１０重量％以下の割合で含む場合には、同じくガラス粉末作製時の溶融温度を低下させることができ、ガラス粉末調製コストを低減することができると共に、Ｑ値の低下を抑制することができる。
【００６６】
さらに、前記絶縁体磁器組成物が、酸化亜鉛をＺｎＯ換算で１５重量％以下の割合で含む場合には、絶縁体磁器組成物の焼成温度を低下させることができると共に、緻密て焼結体を得ることを可能とする。
【００６７】
また、酸化銅をＣｕＯ換算で全体の３重量％以下の割合で含有する場合には、同じく焼成温度を低下させることができ、かつＱ値の高い絶縁体磁器を得ることができる。
【００６８】
前記セラミック粉末と前記ガラス粉末とが、重量比で、セラミック粉末：ガラス粉末＝２０：８０〜８０：２０の割合で含む場合には、より緻密な絶縁体磁器を得ることができ、かつガラス粉末の使用によりＱ値の低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施例としてのセラミック多層基板を用いたセラミック電子部品としてのセラミック積層モジュールを示す縦断面図。
【図２】図１に示したセラミック多層モジュールの分解斜視図。
【図３】本発明の第２の実施例の積層セラミック電子部品を製造するのに用いられたセラミックグリーンシート及びその上に形成されている電極パターンを説明するための分解斜視図。
【図４】本発明の第２の実施例に係る積層セラミック電子部品を示す斜視図。
【図５】図４に示した積層セラミック電子部品の回路構成を示す図。
【符号の説明】
１…セラミック積層モジュール
２…セラミック多層基板
３ａ，３ｂ…絶縁性セラミック層
４…第２のセラミック層としての誘電性セラミック層
５，５…内部電極
６，６ａ…ビアホール電極
７…外部電極
８…導電性キャップ
９〜１１…電子部品素子
２０…積層セラミック電子部品
２１…セラミック焼結体
２３ａ，２３ｂ，２４ａ，２４ｂ…外部電極
２６ａ〜２６ｄ…コイル導体
２７ａ〜２７ｃ…コンデンサ用内部電極
【発明の属する技術分野】
本発明は、例えば多層回路基板に用いられる絶縁体磁器組成物に関し、より詳細には、半導体素子や各種電子部品を搭載するための複合多層回路基板に好適に用いることができ、銅や銀などの導体材料と同時焼成可能な絶縁体磁器組成物に関する。
【０００２】
【従来の技術】
近年、電子機器の高速化及び高周波化が進んでいる。また、電子機器に搭載される電子部品においても、高速化及び高集積化が求められており、さらに高密度実装化が要求されている。上記のような要求に応えるために、従来より、半導体素子や各種電子部品を搭載するための基板として、多層回路基板が用いられている。多層回路基板では、基板内に導体回路や電子部品機能素子が内臓されており、電子機器の小型化を進めることができる。
【０００３】
上記多層回路基板を構成する材料としては、従来、アルミナが多用されている。
アルミナの焼成温度は１５００〜１６００℃と比較的高い。従って、アルミナからなる多層回路基板に内蔵されている導体回路材料としては、通常、Ｍｏ、Ｍｏ−Ｍｎ、Ｗなどの高融点金属を用いなければならなかった。ところが、これらの高融点金属は電気抵抗が高いという問題があった。
【０００４】
従って、上記高融点金属よりも電気抵抗が低く、かつ安価な金属、例えば銅などを導体材料として用いることが強く求められている。銅を導体材料として用いることを可能とするために、１０００℃以下の低温で焼成され得るガラスセラミックスや結晶化ガラスなどを用いることが提案されている（例えば、特開平５−２３８７７４号公報）。
【０００５】
また、Ｓｉチップなどの半導体部品との接続を考慮して、熱膨張係数がＳｉに近いセラミックスを多層回路基板材料として用いることも提案されている（特開平８−３４６６８号公報）。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した公知の低温焼成可能な基板材料は機械的強度が低く、Ｑ値が低く、さらに析出結晶相の種類及び比率が焼成プロセスにより影響を受け易いという問題があった。
【０００７】
また、特開平５−２３８７７４号公報や特開平８−３４６６８号公報に記載の基板材料では、高い熱膨張係数を有する高誘電率の材料との共焼結が困難であるという問題もあった。
【０００８】
本発明の目的は、上述した従来技術の欠点を解消し、低温の焼成で得ることができ、銀や銅などの比較的低融点の導体材料と同時に焼成でき、比誘電率が小さく、高周波特性に優れており、さらに高熱膨張係数を有する絶縁体磁器を提供することにある。
【０００９】
本発明の他の目的は、上記絶縁体磁器を用いて構成されており、低温の焼成で得ることができ、比誘電率が小さく、高周波特性に優れており、さらに高熱膨張係数を有する高誘電率材料との共焼結により得ることができる、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたものであり、本発明に係る絶縁体磁器組成物は、（Ａ）ＭｇＡｌ2 Ｏ4 系セラミック粉末と、（Ｂ）酸化ケイ素をＳｉＯ2 換算で１３〜５０重量％、酸化ホウ素をＢ2 Ｏ3 換算で８〜６０重量％、酸化アルミニウムをＡｌ2 Ｏ3 換算で０〜２０重量％、酸化マグネシウムをＭｇＯ換算で１０〜５５重量％含むガラス粉末とを混合・焼成してなることを特徴とする。
【００１１】
なお、上記ガラス粉末１００重量％において、酸化ケイ素は、ＳｉＯ2 換算で、１３〜５０重量％、好ましくは２０〜３０重量％を占める。酸化ケイ素の含有量が１３重量％未満では、得られる焼結体の結晶化度が低くなり、Ｑ値が低下する。逆に、酸化ケイ素の含有量が５０重量％を超えると、ガラスの溶融温度が高くなる。
【００１２】
また、上記ガラス粉末１００重量％において、酸化ホウ素はＢ2 Ｏ3 換算で８〜６０重量％、好ましくは３０〜６０重量％を占める。酸化ホウ素は、主に融剤として作用する。酸化ホウ素の含有量がＢ2 Ｏ3 換算で８重量％未満では、溶融温度が高くなり過ぎ、逆に、６０重量％を超えると、得られる焼結体の耐湿性が低下する。
【００１３】
さらに、上記ガラス粉末１００重量％において、酸化アルミニウムは、Ａｌ2 Ｏ3 換算で０〜２０重量％を占める。なお、酸化アルミニウム含有量は、Ａｌ2 Ｏ3 換算で０重量％であってもよい。すなわち、酸化アルミニウムは、必ずしも含まれずともよい。
【００１４】
従って、酸化アルミニウムが含まれない本発明に係る絶縁体磁器組成物は、上記（Ａ）ＭｇＯ−ＭｇＡｌ2 Ｏ4 系セラミック粉末と、（Ｂ）酸化ケイ素をＳｉＯ2 換算で１３〜５０重量％、及び酸化ホウ素をＢ2 Ｏ3 換算で３〜６０重量％の割合で酸化ケイ素及び酸化ホウ素を含むガラス粉末とを含む絶縁体磁器組成物と表される。
【００１５】
なお、上記酸化アルミニウムを含有させる場合、含有量がＡｌ2 Ｏ3 換算で２０重量％を超えると、緻密な焼結体が得られず、Ｑ値が小さくなる。また、酸化アルミニウムを含有させる場合のその下限値については、Ａｌ2 Ｏ3 換算で０重量％を超える範囲となる。
【００１６】
また、前記ガラス粉末は、ＭｇＯを１０〜５５重量％含有することが望ましい。ＭｇＯはガラス作製時の熔融温度を下げるとともに、結晶化ガラス中の結晶の構成成分である。特に、ＭｇＯ−Ｂ2 Ｏ3 化合物はＱｆ値が数万ＧＨｚ以上を示し、高い高周波特性発現の主要因となっている。ＭｇＯはその含有量が１０重量％未満ではＱ値が低くなり、５５重量％を超えると結晶の析出量が多くなり過ぎ、基板の強度が低下してしまうことがある。
【００１７】
本発明において、上記ガラス粉末としては、ＢａＯ、ＳｒＯ及びＣａＯからなる群から選択した少なくとも１種のアルカリ土類金属酸化物を、上記ガラス粉末全体の２０重量％以下を占めるようにさらに含むものが望ましい。
【００１８】
上記アルカリ土類金属酸化物は、ガラス作製時の溶融温度を低下させる作用を有し、かつガラスの熱膨張係数を高くするようにも作用する。上記アルカリ土類金属酸化物の含有割合が２０重量％を超えると、Ｑ値が低下することがある。
【００１９】
また、本発明の他の局面では、上記ガラス粉末は、Ｌｉ2 Ｏ、Ｋ2 Ｏ及びＮａ2 Ｏからなる群から選択した少なくとも１種のアルカリ金属酸化物をガラス粉末全体の１０重量％以下の割合で、さらに好ましくは、２〜５重量％の割合で含むことが望ましい。アルカリ金属酸化物は、ガラス作製時の溶融温度を低下させる作用を有する。アルカリ金属酸化物の含有割合が１０重量％を超えると、Ｑ値が低下するおそれがある。
【００２０】
本発明において、上記絶縁体磁器組成物は、好ましくは、酸化亜鉛をＺｎＯ換算で１５重量％以下、より好ましくは１０重量％以下の割合で含むことが望ましい。酸化亜鉛は、焼成温度を低下させる作用を有する。もっとも、酸化亜鉛の含有割合がＺｎＯ換算で１５重量％を超えると、最終的に緻密な焼結体が得られないことがある。
【００２１】
なお、上記酸化亜鉛は、ガラス成分として含有されていてもよい。
本発明においては、酸化銅がＣｕＯ換算で全体の３重量％以下の割合で、より好ましくは、２重量％以下の割合で添加されていることが望ましい。酸化銅は、焼成温度を下げる作用を有する。もっとも、酸化銅の含有割合が３重量％を超えると、Ｑ値を低下させることがある。
【００２２】
また、本発明においては、好ましくは、上記セラミック粉末とガラス粉末とは、重量比で、セラミック粉末：ガラス粉末＝２０：８０〜８０：２０の割合で配合されていることが望ましく、より好ましくは、３０：７０〜５０：５０である。上記範囲よりもセラミック粉末の配合割合が高くなると、焼結体の密度が小さくなることがあり、上記範囲よりガラス粉末の配合割合が高くなると、Ｑ値が小さくなることがある。
【００２３】
なお、本発明に係る絶縁体磁器は、測定周波数１５ＧＨｚのＱ値が７００以上を満足することが望ましい。Ｑ値が７００以上の場合には、近年における高周波帯の回路素子基板として用いることができる。
【００２４】
なお、上記ガラス粉末としては、ガラス組成物を７００〜１４００℃で仮焼したものを用いてもよい。
【００３４】
【発明の実施の形態】
以下、先ず、本発明に係る絶縁体磁器についての具体的な実施例を説明し、さらに、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品の構造的な実施例を説明することにより、本発明を明らかにする。
【００３５】
原料粉末としてＭｇ（ＯＨ）2 粉末と、Ａｌ2 Ｏ3 粉末とを用い、最終的に得られる焼結体が化学量論比組成でＭｇＡｌ2 Ｏ4 となるように上記両粉末を秤量し、１６時間湿式混合した後、乾燥した。乾燥された混合物を１３５０℃で２時間仮焼した後粉砕した。
【００３６】
次に、下記の表２に示すように、上記のようにして仮焼された原料２０〜８０重量％と、下記の表１に示す組成のガラス粉末（焼結助剤）と、ＺｎＯ及びＣｕＯを下記の表２に示すように適宜の割合で配合し、適量のバインダを加えて造粒した。造粒された試料番号１〜５２の各混合物を、２００ＭＰａの圧力の下で成形し、直径１２ｍｍ×厚さ７ｍｍの円柱状成形体を得た。
【００３７】
上記成形体を大気中で９００〜１０００℃の温度で２時間焼成し、表２及び表３の試料番号１〜４６の円柱状の各絶縁体磁器を得た。
上記のようにして得た各円柱状絶縁体磁器を用い、両端短絡型誘電体共振法により共振周波数（１５ＧＨｚ）における比誘電率εr 、及びＱ値を測定した。結果を下記の表２，表３に示す。
【００３８】
また、上記円柱状絶縁体磁器の相対密度を下記の表２，表３に示す。
【００３９】
【表１】
【表２】
【表３】
試料番号２５，２６では、表１のガラスＦを用いたため、Ｑ値が６００と低かった。同様に、試料番号２７においても、表１のガラスＧを用いたため、Ｑ値が６００と低かった。
【００４３】
試料番号２８，２９では、ガラスＨを用いたため、Ｑ値が６００と低かった。
また、試料番号３４では、ガラスＬを用いたため、Ｑ値が６００と低かった。
試料番号４３では、表１のガラスＱを用いたため、Ｑ値が６００と低かった。
【００４４】
これに対して、本発明の実施例に相当する、試料番号１〜２４，３０〜３３，３５〜４２，４４〜４６では、９００〜１０００℃の低温で焼結が可能であり、相対密度が９７％以上と緻密な焼結体が得られており、比誘電率が約７と低く、さらに熱膨張係数が８〜１２ｐｐｍ／℃と高く、しかも測定周波数１５ＧＨｚにおけるＱ値が７００以上と高かった。
【００４５】
従って、高周波用電子部品に最適な低温で焼成し得る絶縁体磁器組成物を提供し得ることがわかる。
次に、本発明に係る絶縁体磁器を用いたセラミック多層基板、セラミック電子部品及び積層セラミック電子部品の構造的な実施例を説明する。
【００４６】
図１は、本発明の一実施例としてのセラミック多層基板を含むセラミック電子部品としてのセラミック多層モジュールを示す断面図であり、図２はその分解斜視図である。
【００４７】
セラミック多層モジュール１は、セラミック多層基板２を用いて構成されている。
セラミック多層基板２では、本発明に係る絶縁体磁器組成物からなる絶縁性セラミック層３ａ，３ｂ間に、例えばチタン酸バリウムにガラスを加えてなる相対的に誘電率の高い誘電性セラミック層４が挟まれている。
【００４８】
誘電性セラミック層４内には、複数の内部電極５が誘電性セラミック層４の一を介して隣り合うように配置されており、それによって積層コンデンサユニットＣ１，Ｃ２が構成されている。
【００４９】
また、絶縁性セラミック層３ａ，３ｂ及び誘電性セラミック層４には、複数のビアホール電極６，６ａや内部配線が形成されている。
他方、セラミック多層基板２の上面には、電子部品素子９〜１１が実装されている。電子部品素子９〜１１としては、半導体デバイス、チップ型積層コンデンサなどの適宜の電子部品素子を用いることができる。上記ビアホール電極６及び内部配線により、これらの電子部品素子９〜１１と、コンデンサユニットＣ１，Ｃ２とが電気的に接続されて本実施例に係るセラミック多層モジュール１の回路を構成している。
【００５０】
また、上記セラミック多層基板２の上面には、導電性キャップ８が固定されている。導電性キャップ８は、セラミック多層基板２を上面から下面に向かって貫いているビアホール電極６に電気的に接続されている。また、セラミック多層基板２の下面に外部電極７，７が形成されており、外部電極７，７が上記ビアホール電極６，６ａに電気的に接続されている。また、他の外部電極については図示を省略しているが、上記外部電極７と同様に、セラミック多層基板２の下面にのみ形成されている。また、他の外部電極は、上述した内部配線を介して、電子部品素子９〜１１やコンデンサユニットＣ１，Ｃ２と電気的に接続されている。
【００５１】
このように、セラミック多層基板２の下面にのみ外部と接続するための外部電極７を形成することにより、セラミック積層モジュールを、下面側を利用してプリント回路基板などに容易に表面実装することができる。
【００５２】
また、本実施例では、キャップ８が導電性材料からなり、外部電極７にビアホール電極６ａを介して電気的に接続されているので、電子部品素子９〜１１を導電性キャップ８により電磁シールドすることができる。もっとも、キャップ８は、必ずしも導電性材料で構成されている必要はない。
【００５３】
本実施例のセラミック多層モジュール１では、上記絶縁性セラミック層３ａ，３ｂが本発明に係る絶縁体磁器を用いているので誘電率が低く、かつＱ値も高いので、高周波用途に適したセラミック多層モジュール１を提供することができる。
【００５４】
なお、上記セラミック多層基板２は、周知のセラミック積層一体焼成技術を用いて容易に得ることができる。すなわち、先ず、本発明に係る絶縁体磁器材料を主体とするセラミックグリーンシートを用意し、内部電極５、外部配線及びビアホール電極６，６ａなどを構成するための電極パターンを印刷し、積層する。さらに、上下に絶縁性セラミック層３ａ，３ｂを形成するためのセラミックグリーンシート上に外部配線及びビアホール電極６，６ａを構成するための電極パターンを形成したものを適宜の枚数積層し、厚み方向に加圧する。このようにして得られた積層体を焼成することにより、容易にセラミック多層基板２を得ることができる。
【００５５】
図３〜図５は、本発明の第２の構造的な実施例としての積層セラミック電子部品を説明するための分解斜視図、外観斜視図及び回路図である。
図４に示すこの積層セラミック電子部品２０は、ＬＣフィルタである。セラミック焼結体２１内に、後述のようにインダクタンスＬ及び静電容量Ｃを構成する回路が構成されている。セラミック焼結体２１が、本発明に係る絶縁体磁器を用いて構成されている。また、セラミック焼結体２１の外表面には、外部電極２３ａ，２３ｂ，２４ａ，２４ｂが形成されており、外部電極２３ａ，２３ｂ，２４ａ，２４ｂ間には、図５に示すＬＣ共振回路が構成されている。
【００５６】
次に、上記セラミック焼結体２１内の構成を、図３を参照しつつ製造方法を説明することにより明らかにする。
まず、本発明に係る絶縁体磁器材料に、有機ビヒクルを添加し、セラミックスラリーを得る。このセラミックスラリーを、適宜のシート成形法により形成し、セラミックグリーンシートを得る。このようにして得られたセラミックグリーンシートを乾燥した後所定の大きさに打ち抜き、矩形のセラミックグリーンシート２１ａ〜２１ｍを用意する。
【００５７】
次に、セラミックグリーンシート２１ａ〜２１ｍに、ビアホール電極２８を構成するための貫通孔を必要に応じて形成する。さらに、導電ペーストをスクリーン印刷することにより、コイル導体２６ａ，２６ｂ、コンデンサ用内部電極２７ａ〜２７ｃ、コイル導体２６ｃ，２６ｄを形成すると共に、上記ビアホール２８用貫通孔に導電ペーストを充填し、ビアホール電極２８を形成する。
【００５８】
しかる後、セラミックグリーンシート２１ａ〜２１ｍを図示の向きに積層し、厚み方向に加圧し積層体を得る。
得られた積層体を焼成し、セラミック焼結体２１を得る。
【００５９】
上記のようにして得られたセラミック焼結体２１に、図４に示したように外部電極２３ａ〜２４ｂを、導電ペーストの塗布・焼き付け、蒸着、メッキもしくはスパッタリングなどの薄膜形成法等により形成する。このようにして、積層セラミック電子部品２０を得ることができる。
【００６０】
図３から明らかなように、コイル導体２６ａ，２６ｂにより、図５に示すインダクタンスユニットＬ１が、コイル導体２６ｃ，２６ｄによりインダクタンスユニットＬ２が構成され、内部電極２７ａ〜２７ｃによりコンデンサＣが構成される。
【００６１】
本実施例の積層セラミック電子部品２０では、上記のようにＬＣフィルタが構成されているが、セラミック焼結体２１が本発明に係る絶縁体磁器を用いて構成されているので、第１の実施例のセラミック多層基板２と同様に、低温焼成により得ることができ、従って内部電極としての上記コイル導体２６ａ〜２６ｃやコンデンサ用内部電極２７ａ〜２７ｃとして、銅、銀、金などの低融点金属を用いてセラミックスと一体焼成することができる。加えて、高周波におけるＱ値が高く、高周波用途に適したＬＣフィルタを構成することができる。
【００６２】
なお、上記第１，第２の構造的実施例では、セラミック多層モジュール１及びＬＣフィルタを構成する積層セラミック電子部品２０を例にとり説明したが、本発明に係るセラミック電子部品及び積層セラミック電子部品はこれらの構造に限定されるものではない。すなわち、マルチチップモジュール用セラミック多層基板、ハイブリッドＩＣ用セラミック多層基板などの各種セラミック多層基板、あるいはこれらのセラミック多層基板に電子部品素子を搭載した様々なセラミック電子部品、さらに、チップ型積層コンデンサやチップ型積層誘電体アンテナなどの様々なチップ型積層電子部品に適用することができる。
【００６３】
【発明の効果】
本発明に係る絶縁体磁器では、ＭｇＡｌ2 Ｏ4 系セラミックス粉末と上記特定の組成のガラス粉末とを含むので、１０００℃以下の低温で焼成することができる。従って、銅や銀などの低融点金属からなる導体材料と同時に焼成することができるので、これらの導体材料を内部電極等に用いることができるので、低温焼成により得ることができるセラミック多層基板に好適に本発明に係る絶縁体磁器組成物を用いることができ、かつ多層基板などのコストを低減することができる。加えて、本発明に係る絶縁体磁器組成物を焼成することにより得られた絶縁体磁器は、高周波帯において高いＱ値及び低い誘電率を示すので、高周波特性に優れた多層基板などを提供することができる。
【００６４】
本発明において、前記ガラス粉末が、ＢａＯ、ＳｒＯ及びＣａＯからなる群から選択した少なくとも１種のアルカリ土類金属酸化物を、２０重量％以下の割合でさらに含む場合は、ガラス粉末作製時の溶融温度を低下させることができ、本発明に係る絶縁体磁器組成物のコストを低減することができる。
【００６５】
また、前記ガラス粉末が、Ｌｉ2 Ｏ、Ｋ2 Ｏ及びＮａ2 Ｏからなる群から選択した少なくとも１種のアルカリ金属酸化物を、ガラス粉末全体の１０重量％以下の割合で含む場合には、同じくガラス粉末作製時の溶融温度を低下させることができ、ガラス粉末調製コストを低減することができると共に、Ｑ値の低下を抑制することができる。
【００６６】
さらに、前記絶縁体磁器組成物が、酸化亜鉛をＺｎＯ換算で１５重量％以下の割合で含む場合には、絶縁体磁器組成物の焼成温度を低下させることができると共に、緻密て焼結体を得ることを可能とする。
【００６７】
また、酸化銅をＣｕＯ換算で全体の３重量％以下の割合で含有する場合には、同じく焼成温度を低下させることができ、かつＱ値の高い絶縁体磁器を得ることができる。
【００６８】
前記セラミック粉末と前記ガラス粉末とが、重量比で、セラミック粉末：ガラス粉末＝２０：８０〜８０：２０の割合で含む場合には、より緻密な絶縁体磁器を得ることができ、かつガラス粉末の使用によりＱ値の低下を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施例としてのセラミック多層基板を用いたセラミック電子部品としてのセラミック積層モジュールを示す縦断面図。
【図２】図１に示したセラミック多層モジュールの分解斜視図。
【図３】本発明の第２の実施例の積層セラミック電子部品を製造するのに用いられたセラミックグリーンシート及びその上に形成されている電極パターンを説明するための分解斜視図。
【図４】本発明の第２の実施例に係る積層セラミック電子部品を示す斜視図。
【図５】図４に示した積層セラミック電子部品の回路構成を示す図。
【符号の説明】
１…セラミック積層モジュール
２…セラミック多層基板
３ａ，３ｂ…絶縁性セラミック層
４…第２のセラミック層としての誘電性セラミック層
５，５…内部電極
６，６ａ…ビアホール電極
７…外部電極
８…導電性キャップ
９〜１１…電子部品素子
２０…積層セラミック電子部品
２１…セラミック焼結体
２３ａ，２３ｂ，２４ａ，２４ｂ…外部電極
２６ａ〜２６ｄ…コイル導体
２７ａ〜２７ｃ…コンデンサ用内部電極
Claims (6)
- （Ａ）ＭｇＡｌ2 Ｏ4 系セラミック粉末と、
（Ｂ）酸化ケイ素をＳｉＯ2 換算で１３〜５０重量％、酸化ホウ素をＢ2 Ｏ3 換算で８〜６０重量％、酸化アルミニウムをＡｌ2 Ｏ3 換算で０〜２０重量％、酸化マグネシウムをＭｇＯ換算で１０〜５５重量％含むガラス粉末とを混合・焼成してなる絶縁体磁器組成物。 - 前記ガラス粉末が、ＣａＯ、ＢａＯ及びＳｒＯからなる群から選択した少なくとも１種のアルカリ土類金属酸化物を、前記ガラス粉末全体の２０重量％以下の割合でさらに含む、請求項１に記載の絶縁体磁器組成物。
- 前記ガラス粉末が、Ｌｉ2 Ｏ、Ｋ2 Ｏ及びＮａ2 Ｏからなる群から選択した少なくとも１種のアルカリ金属酸化物を、ガラス粉末全体の１０重量％以下の割合でさらに含む、請求項１または２に記載の絶縁体磁器組成物。
- 酸化亜鉛をＺｎＯ換算で全体の１５重量％以下の割合でさらに含むことを特徴とする、請求項１〜３に記載の絶縁体磁器組成物。
- 酸化銅をＣｕＯ換算で全体の３重量％以下の割合でさらに含有する、請求項１〜４のいずれかに記載の絶縁体磁器組成物。
- 前記セラミック粉末と前記ガラス粉末とが、重量比で、セラミック粉末：ガラス粉末＝２０：８０〜８０：２０の割合で含まれている、請求項１〜５のいずれかに記載の絶縁体磁器組成物。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000220869A JP3680715B2 (ja) | 2000-07-21 | 2000-07-21 | 絶縁体磁器組成物 |
| GB0116582A GB2365007B (en) | 2000-07-21 | 2001-07-06 | Insulative ceramic compact |
| US09/909,337 US6713417B2 (en) | 2000-07-21 | 2001-07-19 | Insulative ceramic compact |
| CNB011227990A CN1197822C (zh) | 2000-07-21 | 2001-07-20 | 绝缘陶瓷压块 |
| CNB2004100434581A CN1266062C (zh) | 2000-07-21 | 2001-07-20 | 绝缘陶瓷压块 |
| KR10-2001-0043994A KR100434415B1 (ko) | 2000-07-21 | 2001-07-21 | 절연성 세라믹 조성물 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000220869A JP3680715B2 (ja) | 2000-07-21 | 2000-07-21 | 絶縁体磁器組成物 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002029827A JP2002029827A (ja) | 2002-01-29 |
| JP3680715B2 true JP3680715B2 (ja) | 2005-08-10 |
Family
ID=18715399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000220869A Expired - Lifetime JP3680715B2 (ja) | 2000-07-21 | 2000-07-21 | 絶縁体磁器組成物 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3680715B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2002079114A1 (ja) | 2001-03-28 | 2004-07-22 | 株式会社村田製作所 | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック |
| JP4552411B2 (ja) * | 2003-09-30 | 2010-09-29 | 株式会社村田製作所 | 誘電体セラミック組成物、誘電体セラミックおよび積層セラミック電子部品 |
| KR100750959B1 (ko) * | 2006-12-26 | 2007-08-22 | 에치디프로 주식회사 | 차량용 후방 감시장치 |
| JP5170522B2 (ja) * | 2007-02-22 | 2013-03-27 | Ｔｄｋ株式会社 | 誘電体磁器組成物 |
| JP4618383B2 (ja) * | 2008-05-12 | 2011-01-26 | Ｔｄｋ株式会社 | 誘電体磁器組成物、積層複合電子部品、積層コモンモードフィルタ、積層セラミックコイルおよび積層セラミックコンデンサ |
| CN103548102B (zh) | 2011-05-19 | 2016-06-22 | 株式会社村田制作所 | 复合层叠陶瓷电子部件 |
| JP5761341B2 (ja) | 2011-05-19 | 2015-08-12 | 株式会社村田製作所 | ガラスセラミック組成物 |
| JP5821975B2 (ja) | 2012-02-13 | 2015-11-24 | 株式会社村田製作所 | 複合積層セラミック電子部品 |
| JP5888524B2 (ja) | 2012-02-13 | 2016-03-22 | 株式会社村田製作所 | 複合積層セラミック電子部品 |
| CN107210268B (zh) * | 2015-01-27 | 2018-11-23 | 株式会社村田制作所 | 高频模块 |
| JP6458863B2 (ja) | 2015-05-15 | 2019-01-30 | 株式会社村田製作所 | 低温焼結セラミック材料、セラミック焼結体およびセラミック電子部品 |
| CN111732413A (zh) * | 2020-06-16 | 2020-10-02 | 武汉理工大学 | 一种高强度电瓷材料及其制备方法 |
-
2000
- 2000-07-21 JP JP2000220869A patent/JP3680715B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002029827A (ja) | 2002-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3680683B2 (ja) | 絶縁体磁器組成物 | |
| JP3680713B2 (ja) | 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品 | |
| JP3680765B2 (ja) | 誘電体磁器組成物 | |
| JP5056528B2 (ja) | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック | |
| JP3680684B2 (ja) | 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品 | |
| KR100434415B1 (ko) | 절연성 세라믹 조성물 | |
| JP3680715B2 (ja) | 絶縁体磁器組成物 | |
| JP2001114554A (ja) | 低温焼成セラミック組成物及びセラミック多層基板 | |
| JP3903781B2 (ja) | 複合積層セラミック電子部品及びその製造方法 | |
| JP3680714B2 (ja) | 絶縁体磁器組成物 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP4540297B2 (ja) | 低温焼成磁器組成物および低温焼成磁器並びに配線基板 | |
| JP3697975B2 (ja) | 誘電体磁器組成物、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品 | |
| JPH0555079A (ja) | コンデンサー内蔵複合回路基板 | |
| JP2003212648A (ja) | 絶縁体磁器、セラミック多層基板、セラミック電子部品、および積層セラミック電子部品 | |
| JP4395320B2 (ja) | 低温焼成磁器組成物および低温焼成磁器並びに配線基板 | |
| JP4044752B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JPH11163534A (ja) | 低温焼成多層基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3680715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |