JP4077625B2 - 低温焼成磁器組成物および低温焼成磁器の製造方法 - Google Patents
低温焼成磁器組成物および低温焼成磁器の製造方法 Download PDFInfo
- Publication number
- JP4077625B2 JP4077625B2 JP2001383584A JP2001383584A JP4077625B2 JP 4077625 B2 JP4077625 B2 JP 4077625B2 JP 2001383584 A JP2001383584 A JP 2001383584A JP 2001383584 A JP2001383584 A JP 2001383584A JP 4077625 B2 JP4077625 B2 JP 4077625B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- mass
- low
- temperature
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Inorganic Insulating Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高熱膨張性、高誘電率を有し、かつ比誘電率の温度安定性に優れた低温焼成磁器組成物及び低温焼成磁器の製造方法に関する。
【０００２】
【従来技術】
従来より、多層配線基板、例えば、ＬＳＩ等の半導体素子を収納する半導体素子収納用パッケージとして、高密度配線が可能なセラミック多層配線基板が多用されている。セラミック多層配線基板は、アルミナ等のセラミックスからなる絶縁基板と、その表面に形成されたＷやＭｏ等の高融点金属からなる配線導体層とから構成されるもので、この絶縁基板の一部にキャビティが形成され、このキャビティ内に半導体素子が収納され、蓋体によってキャビティを気密に封止されるものである。
【０００３】
近年、高集積化が進むＩＣやＬＳＩ等の半導体素子を搭載する上記の半導体素子収納用パッケージや、各種電子部品が搭載される混成集積回路装置等に適用される配線基板においては、高密度化、低抵抗化、小型軽量化が要求されており、アルミナ系セラミック材料に比較して低い誘電率が得られ、配線導体層の低抵抗化が可能なガラスセラミックスを用いた多層配線基板が一層注目されている。
【０００４】
このようなガラスセラミック多層配線基板では、半導体素子の高速、高周波化に伴う集積度の増加、および電子機器をより小型化するための高密度実装化に対応するために、多層配線基板の裏面にボール状の接続端子が固着されたボールグリッドアレイ（ＢＧＡ）が形成され、さらに、外部回路基板との接続信頼性を向上させるために、絶縁基板の熱膨張係数を外部回路基板に近づけた高熱膨張性の磁器を用いることが提案されている。
【０００５】
一方、携帯電話、ノートパソコン等の携帯情報用端末において、例えば、携帯電話のスイッチング回路およびパワーアンプ回路は複数の抵抗体やコンデンサにより構成され、従来より、これらの素子は個々に回路基板上に設置されているが、携帯情報用端末の小型化に伴い、搭載される電子部品の小型化が強く望まれていることから、上記のようなガラスセラミックス等の絶縁材料を用いて形成された多層配線基板の内部に、高誘電率層を介装させ、コンデンサ等の機能素子を内蔵した多層配線基板が提案されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような多層配線基板では、高誘電率層として、従来より、ＢａＯ−ＴｉＯ2系、ＰｂＯ−ＴｉＯ2系等を主とする複合ペロブスカイト系誘電体材料が用いられているが、このような誘電体材料ではガラスセラミックスを絶縁材料とする磁器と同時焼成することが困難であるとともに、絶縁層の熱膨張を制御することが困難となるという問題があった。
【０００７】
また、高誘電率層の電気特性の面において、上記のような誘電体材料を用いることで高誘電率化を図ることができるものの、比誘電率の温度係数が大きいために共振器としての性能が低いという問題があった。
【０００８】
従って、本発明は、高熱膨張、低誘電率の低温焼成磁器と同時焼成することが可能であり、且つ高熱膨張、高誘電率を有するとともに、誘電率の温度安定性に優れた低温焼成磁器組成物および低温焼成磁器の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明者らは、上記課題に対して種々検討を重ねた結果、アルカリ土類金属酸化物とＳｉＯ2を含有するガラスに、無機フィラーとして、ＳｒＴｉＯ3とＣａＴｉＳｉＯ5とを所定比率で組み合わせることによって、磁器の高熱膨張化、高誘電率化とともに、誘電率の温度安定性を得ることができることを見出し、本発明に至った。
【００１０】
即ち、本発明の低温焼成磁器組成物は、アルカリ土類金属酸化物を１５〜７０質量％、ＳｉＯ２を３０〜６０質量％含有するガラスを２０〜８０体積％と、全量中にＳｒＴｉＯ ３ を１０〜６０質量％、ＣａＴｉＳｉＯ ５ を４０〜９０質量％の割合で含有する無機フィラーを２０〜８０体積％とからなることを特徴とする。
【００１２】
また、本発明の低温焼成磁器の製造方法は、上記の低温焼成磁器組成物を成形後、８００〜１１００℃で焼成することを特徴とする。
【００１７】
【発明の実施の形態】
（組成物・磁器）本発明の低温焼成磁器組成物は、アルカリ土類金属酸化物を１５〜７０質量％とＳｉＯ２を３０〜６０質量％含有するガラス２０〜８０体積％と、無機フィラーを２０〜８０体積％とからなり、前記無機フィラーがＳｒＴｉＯ３とＣａＴｉＳｉＯ５とを含有することが重要であり、ここで、比誘電率の温度係数を−２００×１０−６／℃〜２００×１０−６／℃の範囲とするという理由から、線熱膨張係数が９×１０−６／℃、比誘電率が３００、比誘電率の温度係数が−３３６０×１０−６／℃であるＳｒＴｉＯ３を１０〜６０質量％と、線熱膨張係数が６．５×１０−６／℃、比誘電率が３５、比誘電率の温度係数が１２００×１０−６／℃であるＣａＴｉＳｉＯ５を４０〜９０質量％とすることが重要であり、さらには、比誘電率の温度係数を−７０×１０−６／℃〜７０×１０−６／℃の範囲とするという理由から、ＳｒＴｉＯ３を２５〜３５質量％とＣａＴｉＳｉＯ５を６５〜７５質量％とすることがより望ましい。ここで、ＳｒＴｉＯ３を２５〜３５質量％とＣａＴｉＳｉＯ５を６５〜７５質量％とする組成はフィラー全量中にＳｒＴｉＯ３とＣａＴｉＳｉＯ５が９５質量％以上含有することが望ましく、また、ＳｒＴｉＯ３とＣａＴｉＳｉＯ５がフィラー全量中８０質量％以上、９５質量％未満の場合には、ＳｒＴｉＯ３は２５〜３５質量％とＣａＴｉＳｉＯ５を５５〜６５質量％とすることが望ましい。
【００１８】
このように−側の比誘電率の温度特性を示すＳｒＴｉＯ3と＋側の比誘電率の温度特性を示すＣａＴｉＳｉＯ5とを組み合わせることによって、比誘電率の温度係数を小さくし安定化できるとともに任意の温度係数に制御することができる。
【００１９】
無機フィラー中に含まれるＣａＴｉＯ3とＣａＴｉＳｉＯ5を上記範囲に限定したのは、ＳｒＴｉＯ3が１０質量％より少ないかＣａＴｉＳｉＯ5が９０質量％より多いと、焼成後に得られる磁器の線熱膨張係数を８×１０-6／℃より高めることが困難となる、あるいは比誘電率を１６以上に高めることが困難となる、あるいは比誘電率の温度係数を２００×１０-6／℃以下に抑えることが困難となり、また、ＳｒＴｉＯ3が６０質量％より多いかＣａＴｉＳｉＯ5が４０質量％より少ないと、得られる磁器の比誘電率の温度係数を−２００×１０-6／℃以上に高めることが困難となるためである。
【００２０】
特に、ＳｒＴｉＯ3の量は２７質量％〜３３質量％が、またＣａＴｉＳｉＯ5の量は６７質量％〜７３質量％が望ましい。なお、上記のＳｒＴｉＯ3およびＣａＴｉＳｉＯ5は、得られる磁器の１ＭＨｚにおける比誘電率を１６以上に高める上で、無機フィラー中に、合計で８０質量％以上、特に９０質量％以上、さらには９５質量％以上の割合で含まれるものである。
【００２１】
また、本発明によれば、上記ガラス中のアルカリ土類金属酸化物の含有量は１５〜７０質量％、ＳｉＯ2の含有量は３０〜６０質量％であることが重要である。これはアルカリ土類金属酸化物の含有量が１５質量％より少ないかＳｉＯ2の含有量が６０質量％より多いと、ガラスの低軟化が困難となるとともに、線熱膨張係数が低くなり、得られる磁器の４０〜４００℃における線熱膨張係数を８×１０-6／℃以上に高めることが困難であり、また、アルカリ土類金属酸化物の含有量が７０質量％より多いかＳｉＯ2の含有量が３０質量％より少ないと、ガラス化が困難であり、特性が不安定となりやすくなるためである。
【００２２】
本発明によれば、上記ガラスと無機フィラーとを、焼成温度や最終的に得られる磁器の熱膨張係数等の目的に応じて適当な比率で混合する。本発明において用いられる上記ガラスは、無機フィラー無添加では収縮開始温度は７００℃以下で、８５０℃以上では溶融してしまい、メタライズ配線層等を配設することができない。しかし、無機フィラーを混合することにより焼成過程において結晶の析出が起こり、無機フィラーを液相焼結させるための液相を適切な温度で形成させることができる。また、成形体全体の収縮開始温度を上昇させることができる。また、成形体全体の収縮開始温度を上昇させることができるため、かかる無機フィラーの含有量の調整により、用いるメタライズの種類によりメタライズ配線層との同時焼成条件のマッチングを図ることができる。
【００２３】
また、本発明の低温焼成磁器組成物は、上記ガラス量を２０〜８０体積％と上記無機フィラー量を２０〜８０体積％の割合で混合するものである。このガラスと無機フィラーの量を上記範囲に限定したのは、ガラス量が２０体積％より少ない、言い換えれば、無機フィラー量が８０体積％より多いと液相焼結することが難しく、焼成温度が高くなり、メタライズ配線層との同時焼成時にメタライズ配線層が溶融してしまう恐れがある。また、ガラス量が８０体積％より多い、言い換えると無機フィラー量が２０体積％より少ないと磁器の特性がガラスの特性に大きく依存してしまい、材料特性の制御が困難となるとともに、焼結開始温度が低くなるためにメタライズ配線層との同時焼成が難しくなるという問題が生じる。また、ガラス量が多いために原料のコストも高くなる傾向にある。
【００２４】
また、無機フィラーは、上記ガラスの屈伏点に応じ、その量を適宜調整することが望ましい。即ち、ガラスの屈伏点が４００℃〜７００℃と低い場合、低温での焼結性が高まるため、無機フィラー量は４０〜８０体積％と比較的多く配合できる。これに対して、ガラスの屈伏点が７００℃〜８００℃と高い場合、焼結性が低下するため無機フィラー量は２０〜５０体積％と比較的少なく配合することが望ましく、例えば、高熱膨張性を有するガラスとして屈伏点が６９０〜７１０℃のガラスを用いた場合、ガラス量は５０〜７０体積％で無機フィラー量は３０〜５０体積％配合することが望ましい。
【００２５】
また、上記の組成物中には、無機フィラー成分の１つとして、着色成分として、酸化クロム、酸化コバルト、酸化マンガン、酸化ニッケル、酸化鉄、酸化銅、クロム酸バリウム、シリコン群から選ばれる少なくとも１種を１０質量％以下の割合で配合してもよい。
【００２６】
本発明によれば、上記低温焼成磁器組成物の混合物を成形後、焼成することによって得られる本発明の低温焼成磁器は、結晶相とガラス相とから構成されるものであって、前記結晶相がＳｒＴｉＯ３とＣａＴｉＳｉＯ５とを含有するものであり、上記の構成からなることに伴って、４０℃〜４００℃にける線熱膨張係数が８〜１５×１０−６／℃、１ＭＨｚにおける比誘電率が１６以上、−４０〜８５℃における比誘電率の温度係数が−２００〜２００×１０−６／℃の高熱膨張、高誘電率、かつ誘電率の温度安定性に優れた磁器からなるものである。
【００２７】
なお、上記低温焼成磁器組成物および低温焼成磁器においては、無機フィラー成分の１つ、あるいは結晶相の１つとして、４０〜４００℃における線熱膨張係数が６×１０-6／℃以上の金属酸化物であるクォーツ（ＳｉＯ2）、クリストバライト（ＳｉＯ2）、トリジマイト（ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、スピネル（ＭｇＯ・Ａｌ2Ｏ3）、ウォラストナイト（ＣａＯ・ＳｉＯ2）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ2）、ネフェリン（Ｎａ2Ｏ・Ａｌ2Ｏ3・ＳｉＯ2）、ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、メルビナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2）、アケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ2Ｏ3）、カーネギアイト（Ｎａ2Ｏ・Ａｌ2Ｏ3・２ＳｉＯ2）、エンスタタイト（ＭｇＯ・ＳｉＯ2）、ホウ酸マグネシウム（２ＭｇＯ・Ｂ2Ｏ3）、セルジアン（ＢａＯ・Ａｌ2Ｏ3・２ＳｉＯ2）、Ｂ2Ｏ3・２ＭｇＯ・２ＳｉＯ2、ガーナイト（ＺｎＯ・Ａｌ2Ｏ3）の群から選ばれる少なくとも１種を含有してもよい。これらの中でも、クォーツ、クリストバライト、トリジマイト、フォルステライト、エンスタタイトの群から選ばれる少なくとも１種が高熱膨張化を図る上で望ましい。
【００２８】
（製造方法）
本発明において、上記の低温焼成磁器を得るための具体的な製造方法は、まず、前述した低温焼成磁器組成物にて説明したようなガラスと無機フィラーとの混合物に対して、適当な成形のための有機樹脂バインダーを添加した後、所望の成形手段、例えば金型プレス、冷間静水圧プレス、射出成形、押出し成形、ドクターブレード法、カレンダーロール法、圧延法等により任意の形状に成形し、得られた成形体を焼成する。焼成にあたっては、まず、成形のために配合したバインダー成分を除去する。バインダーの除去は、５００℃〜８００℃の大気または窒素雰囲気中で行われる。この時、成形体の収縮開始温度は７００〜８５０℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となる。
【００２９】
なお、配線基板を作製する場合には、上記のようなガラスと無機フィラーとの混合物に、適当な有機バインダー、溶剤、可塑剤を添加混合することによりスラリーを作製し、かかるスラリーを周知のドクターブレードなどの塗工方式によるグリーンシート成形法により、グリーンシートを作製する。さらに、銅、銀、ニッケル、パラジウム、金のうちの１種以上からなる金属粉末に有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを上記グリーンシートに周知のスクリーン印刷法により所定パターンに印刷塗布する。また、場合によっては、上記グリーンシートに適当な打ち抜き加工してビアホールを形成し、このホール内にもメタライズペーストを充填する。そしてこれらのグリーンシートを複数枚積層圧着した後、焼成する。焼成にあたっては、成形のために配合したバインダー成分を除去するが、バインダーの除去は、メタライズ配線層を形成する配線導体として、例えば銅を用いる場合には、１００〜８００℃の水蒸気を含有する窒素雰囲気中で行われる。
【００３０】
焼成は、８００℃〜１１００℃の最適焼成温度で行うことが重要である。かかる最適焼成温度が８００℃より低いと緻密化することができず、１１００℃より高いとメタライズ配線層との同時焼成が難しくなる。但し、配線導体の成分として銅を用いる場合には、８００〜１１００℃の非酸化性雰囲気中で焼成されることが望ましい。
【００３１】
（構造）
図１は、本発明の低温焼成磁器組成物を用いて焼成して得られた低温焼成磁器の応用例として、多層配線基板、とりわけ、ＢＧＡ型の半導体素子収納用パッケージとその実装構造の一実施例を示す概略断面図である。このパッケージは、絶縁基板の表面あるいは内部にメタライズ配線層が配設された、いわゆる配線基板を基礎的構造とするものであり、Ａは半導体素子収納用パッケージ、Ｂは外部回路基板をそれぞれ示す。
【００３２】
半導体素子収納用パッケージＡは、絶縁基板１と蓋体２とメタライズ配線層３と接続端子４により構成され、絶縁基板１及び蓋体２は半導体素子５を内部に気密に収容するためのキャビティ６を形成する。そして、キャビティ６内にて半導体素子５は、ガラス、樹脂等の接着材を介して絶縁基板１に接着固定される。
【００３３】
また、絶縁基板１の表面および内部には、メタライズ配線層３が配設されており、半導体素子５と絶縁基板１の下面に形成された接続端子４と電気的に接続するように配設されている。図１の半導体素子収納用パッケージＡによれば、接続端子４は、接続パッド４ａを介して高融点の半田（錫−鉛合金）から成るボール状端子４ｂがロウ材により取着されている。
【００３４】
一方、外部回路基板Ｂは、絶縁体７と配線導体８により構成されており、絶縁体７は、少なくとも有機樹脂を含む絶縁材料からなり、具体的には、ガラス−エポキシ系複合材料などのように４０〜４００℃の線熱膨張係数が１２〜１６×１０-6／℃の特性を有し、一般にはプリント基板等が用いられる。また、この基板Ｂの表面に形成される配線導体８は、絶縁体７との熱膨張係数の整合性と、良電気伝導性の点で、通常、銅、金、銀、アルミニウム、ニッケル、鉛−錫等の金属導体からなる。
【００３５】
半導体素子収納用パッケージＡを外部回路基板Ｂに実装するには、パッケージＡの絶縁基板１下面のボール状端子４ｂを外部回路基板Ｂの配線導体８上に載置当接させ、しかる後、低融点の半田等のロウ材により約２５０〜４００℃の温度で半田を溶融させて配線導体８とボール状端子４ｂとを接合することにより、実装される。この時、配線導体８の表面にはボール状端子４ｂとのロウ材による接続を容易に行うために予めロウ材が被着形成されていることが望ましい。
【００３６】
この半導体素子収納用パッケージＡにおける絶縁基板１は、図１に示すように、低誘電率層１ａと、高誘電率層１ｂとにより構成される。上記高誘電率層１ｂが本発明の低温焼成磁器からなるものである。また、高誘電率層１ｂの上下には銅等の金属導体から成る電極層９が形成され、ビアホール導体１０等を経由して基板表面のメタライズ配線層３と接続することにより、メタライズ配線層３間で所定の静電容量を取り出すことができる。
【００３７】
このような低誘電率層１ａは、４０〜４００℃における線熱膨張係数が８〜１５×１０-6／℃、且つ１ＭＨｚにおける比誘電率が８以下の高熱膨張、低誘電率の低温焼成磁器からなることが望ましい。
【００３８】
かかる高熱膨張、低誘電率の磁器は、本発明の高誘電率層を形成する低温焼成磁器組成物と同様に、アルカリ土類金属酸化物を１５〜７０質量％とＳｉＯ2を３０〜６０質量％含有するガラスと、前述の４０〜４００℃における線熱膨張係数が６×１０-6／℃以上の金属酸化物を含有する無機フィラーとから形成されることが望ましい。
【００３９】
これは、かかる金属酸化物が焼成後の上記高熱膨張、低誘電率の磁器の結晶相として含まれるようになり、上記高熱膨張、低誘電率の磁器の４０〜４００℃における線熱膨張係数を８〜１５×１０-6／℃、且つ１ＭＨｚにおける比誘電率を８以下にすることが容易となるためである。
【００４０】
この高熱膨張、低誘電率の磁器は、特に高誘電率層１ｂを形成するガラスと同じガラスを用い、これに４０〜４００℃における線熱膨張係数が６×１０-6／℃以上の金属酸化物フィラーを混合して焼成することによって作製することができ、特に多層配線基板を作製する上では、高誘電率層１ｂを成形する場合と全く同様の方法により上記低誘電率層１ａ用の組成物を成形、打ち抜き、電極層９の印刷等を行った高熱膨張、低誘電率のグリーンシートを作製し、本発明の高誘電率層１ｂ用のグリーンシートと積層した後、グリーンシート積層体とメタライズを同時焼成することによって、コンデンサを内蔵する多層配線基板を得ることができる。
【００４１】
なお、上記低誘電率層１ａと上記高誘電率層１ｂとの４０〜４００℃における線熱膨張係数差は０．５×１０-6／℃以下であることが望ましい。この線熱膨張係数差が０．５×１０-6／℃より大きい場合、焼成段階において、上記低誘電率層１ａと上記高誘電率層１ｂとの層内あるいは層間において破壊が発生しやすく、上記線熱膨張係数差が０．５×１０-6／℃よりも大きく、１×１０-6／℃以下の場合でも、同時焼成は可能であるものの、層内あるいは層間において多層配線基板内にクラックが発生する場合がある。従って、低誘電率層１ａと高誘電率層１ｂとを同時焼成し、且つ多層配線基板内にクラック等の発生を防止するという理由から、これらの線熱膨張係数差は０．５×１０-6／℃以下にすることが望ましい。
【００４２】
この熱膨張の調整は、高誘電率層１ｂを形成する上記低温焼成磁器の線熱膨張係数を低誘電率層１ａを形成する低温焼成磁器の線熱膨張係数に合わせるためには、高誘電率層１ｂ中のフィラー成分であるＳｒＴｉＯ3とＣａＴｉＳｉＯ5の含有量を適宜調整することによって、容易に制御することができる。
【００４３】
高熱膨張低誘電率層１ａと、高熱膨張高誘電層１ｂにより構成されるコンデンサを内蔵した高熱膨張のガラスセラミック多層配線基板は、有機樹脂を含有するプリント基板等に半田からなるボール状端子４ｂや半田を介して実装した場合においても、外部回路基板Ｂとの線熱膨張係数が近似しているために、温度サイクルに対する長期信頼性の実装が可能である。しかも、コンデンサを内蔵することにより、該基板を実装するプリント基板等の外部回路基板Ｂの小型化を図ることができる。
【００４４】
【実施例】
実施例１
アルカリ土類金属酸化物及びＳｉＯ2含有ガラスとして、ＳｉＯ2：４４質量％−Ａｌ2Ｏ3：７質量％−Ｂ2Ｏ3：１４質量％−ＣａＯ：１２質量％−ＢａＯ：２３質量％からなるガラスＡ（屈伏点：６９０℃）、ＳｉＯ2：３７質量％−Ａｌ2Ｏ3：５質量％−Ｂ2Ｏ3：１３質量％−ＣａＯ：１７質量％−ＢａＯ：２５質量％−ＺｒＯ2：３質量％からなるガラスＢ（屈伏点：７１０℃）、フィラーとしてＣａＴｉＯ3、ＣａＴｉＳｉＯ5、クォーツ、酸化クロムをそれぞれ用意し、表１に示す比率にて秤量混合した。この混合物を粉砕後、有機バインダー、有機溶剤を添加して十分混合してスラリーを作製し、ドクターブレード法により厚み３００μｍのグリーンシートを作製した。得られたグリーンシートを８枚積層圧着した後、５０ｍｍ×５０ｍｍのサンプルを作製し、７００℃の水蒸気を含有する窒素雰囲気中にて脱バインダー処理後、９００℃×１時間の窒素雰囲気中にて焼成を行った。
【００４５】
次に、上記のようにして得られた磁器に対して、４０〜４００℃における線熱膨張係数と１ＭＨｚにおける比誘電率、−４０〜８５℃における比誘電率の温度係数τεを測定した。なお、比誘電率の温度係数については２５℃での比誘電率ε25を基準値として、−４０℃での比誘電率ε-40及び８５℃での比誘電率ε85から下記式に基づいて算出した。
【００４６】
τε＝（ε85−ε-40）／ε25／（８５−（−４０））
その結果を表１に示す。
【００４７】
また、上記焼結体に対して、Ｘ線回折測定を行ったところ、ＳｒＴｉＯ3の添加されたサンプルについては何れもＳｒＴｉＯ3の結晶相が、ＣａＴｉＳｉＯ5の添加されたサンプルについては何れもＣａＴｉＳｉＯ5の結晶相が存在することを確認した。
【００４８】
実施例２
また、実施例１おける組成物を用いて、ドクターブレード法により厚み５００μｍの高誘電率層となるグリーンシートを作製するとともに、前記ガラスＡおよびガラスＢにフィラーとしてクオーツとジオプサイドを用いて低誘電率層となるグリーンシートを作製した。この場合、クオーツとジオプサイドの添加量は高誘電率層との熱膨張係数差を０．５×１０-6／℃以内に調整するためにクオーツ量を１５〜２５質量％、ジオプサイドを７５〜８５質量％の範囲内で適宜調整した。
【００４９】
次に、このグリーンシート表面に銅メタライズペーストをスクリーン印刷法に基づき塗布した。また、グリーンシートの所定箇所にビアホールを形成しその中にも銅メタライズペーストを充填した。そして、メタライズペーストが塗布されたグリーンシートをスルーホール間で位置合わせしながら６枚積層し圧着した。うち１層は高誘電率層となるグリーンシートとした。
【００５０】
次に、この積層体を７００℃の水蒸気を含有する窒素雰囲気中にて脱バインダー処理後、８６０℃×１時間＋９１０℃×１時間の窒素雰囲気中にて、メタライズ配線層と絶縁基板とを同時焼成し、多層配線基板を作製した。
【００５１】
次に、多層配線基板の下面に設けられた接続パッドに図１に示すように鉛９０質量％−錫１０質量％からなるボール状半田を低融点半田（鉛３７質量％−錫６３質量％）により取着した。なお、接続端子は、１ｃｍ2当たり３０端子の密度で配線基板の下面全体に形成した。
【００５２】
そして、この多層配線基板を、ガラス−エポキシ基板から成り、４０〜８００℃における線熱膨張係数が１３×１０-6／℃の絶縁体の表面に銅箔から成る配線導体が形成された外部回路基板表面に実装した。実装は、外部回路基板の上の配線導体と配線基板のボール状端子とを位置合わせし、低融点半田によって接続した。温度サイクル試験は温度−５５〜１２５℃（各温度３０秒保持）を１０００回繰り返したときの配線基板と外部回路基板との電気抵抗変化（電気抵抗値が２倍以下基準）を調べた。その結果を表１に示す。
【００５３】
【表１】
【００５４】
表１の結果より明らかなように、本発明のサンプルＮｏ．５〜１９、２４〜４１は何れも４０℃〜４００℃における線熱膨張係数が８．０〜９．６×１０-6／℃、１ＭＨｚにおける比誘電率が１６以上、かつ−４０〜８５℃における比誘電率の温度係数が−１９９〜１５７×１０-6／℃であった。
【００５５】
また、熱サイクル試験の結果によれば、上記本発明のサンプルＮｏ．５〜１９、２４〜４１を用いた配線基板は、１０００サイクルまでの試験に十分に耐えるものであった。
【００５６】
また、無機フィラー全量中にＳｒＴｉＯ3を２５〜３５質量％、ＣａＴｉＳｉＯ5を６５〜７５質量％含有させたサンプルＮｏ．７〜１１、１６〜１９、２６〜３０、３７〜４１では、比誘電率の温度係数が−７０〜７０×１０-6／℃なり大きく改善された。また、ＳｒＴｉＯ3量を２５〜３５質量％としＣａＴｉＳｉＯ5の他にクオーツ、酸化クロムのいずれかをフィラーとして１０〜１５質量％含有した試料Ｎｏ．１５、３５、３６でも比誘電率の温度係数が良好であった。
【００５７】
さらに、ＳｒＴｉＯ3を２７〜３３質量％、ＣａＴｉＳｉＯ5を６７〜７３質量％含有させたサンプルＮｏ．８〜１０、１８、２７〜２９、３７、３９、４０では、比誘電率の温度係数が−３５〜３５×１０-6／℃に改善された。
【００５８】
一方、無機フィラーとしてＳｒＴｉＯ3かＣａＴｉＳｉＯ5のうちいずれか一方のみを含有した試料Ｎｏ．１〜４、２０〜２３では、−４０〜８５℃における比誘電率の温度係数が−７５８×１０-6／℃以下あるいは２５６×１０-6／℃以上であった。
【００５９】
【発明の効果】
以上詳述したように、本発明によれば、アルカリ土類金属酸化物とＳｉＯ2を含有するガラスに、無機フィラーとしてＳｒＴｉＯ3（線熱膨張係数：９×１０-6／℃、比誘電率：３００、比誘電率の温度係数：−３３６０×１０-6／℃）とＣａＴｉＳｉＯ5（線熱膨張係数：６．５×１０-6／℃、比誘電率：３５、比誘電率の温度係数：１２００×１０-6／℃）を所定比率で組み合わせることによって、磁器の高熱膨張化、高誘電率化とともに、比誘電率の温度安定性を得ることができる。
【図面の簡単な説明】
【図１】 本発明の低温焼成磁器組成物を用いて焼成して得られた低温焼成磁器を配線基板に適用した例を説明するための概略断面図である。
【符号の説明】
１ 絶縁基板
１ａ 低誘電率層
１ｂ 高誘電率層
２ 蓋体
３ メタライズ配線層
４ 接続端子
４ａ 接続パッド
４ｂ ボール状端子
５ 半導体素子
６ キャビティ
７ 絶縁体
８ 配線導体
９ 電極層
１０ ビアホール導体
Ａ 半導体素子収納用パッケージ
Ｂ 外部回路基板
【発明の属する技術分野】
本発明は、高熱膨張性、高誘電率を有し、かつ比誘電率の温度安定性に優れた低温焼成磁器組成物及び低温焼成磁器の製造方法に関する。
【０００２】
【従来技術】
従来より、多層配線基板、例えば、ＬＳＩ等の半導体素子を収納する半導体素子収納用パッケージとして、高密度配線が可能なセラミック多層配線基板が多用されている。セラミック多層配線基板は、アルミナ等のセラミックスからなる絶縁基板と、その表面に形成されたＷやＭｏ等の高融点金属からなる配線導体層とから構成されるもので、この絶縁基板の一部にキャビティが形成され、このキャビティ内に半導体素子が収納され、蓋体によってキャビティを気密に封止されるものである。
【０００３】
近年、高集積化が進むＩＣやＬＳＩ等の半導体素子を搭載する上記の半導体素子収納用パッケージや、各種電子部品が搭載される混成集積回路装置等に適用される配線基板においては、高密度化、低抵抗化、小型軽量化が要求されており、アルミナ系セラミック材料に比較して低い誘電率が得られ、配線導体層の低抵抗化が可能なガラスセラミックスを用いた多層配線基板が一層注目されている。
【０００４】
このようなガラスセラミック多層配線基板では、半導体素子の高速、高周波化に伴う集積度の増加、および電子機器をより小型化するための高密度実装化に対応するために、多層配線基板の裏面にボール状の接続端子が固着されたボールグリッドアレイ（ＢＧＡ）が形成され、さらに、外部回路基板との接続信頼性を向上させるために、絶縁基板の熱膨張係数を外部回路基板に近づけた高熱膨張性の磁器を用いることが提案されている。
【０００５】
一方、携帯電話、ノートパソコン等の携帯情報用端末において、例えば、携帯電話のスイッチング回路およびパワーアンプ回路は複数の抵抗体やコンデンサにより構成され、従来より、これらの素子は個々に回路基板上に設置されているが、携帯情報用端末の小型化に伴い、搭載される電子部品の小型化が強く望まれていることから、上記のようなガラスセラミックス等の絶縁材料を用いて形成された多層配線基板の内部に、高誘電率層を介装させ、コンデンサ等の機能素子を内蔵した多層配線基板が提案されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような多層配線基板では、高誘電率層として、従来より、ＢａＯ−ＴｉＯ2系、ＰｂＯ−ＴｉＯ2系等を主とする複合ペロブスカイト系誘電体材料が用いられているが、このような誘電体材料ではガラスセラミックスを絶縁材料とする磁器と同時焼成することが困難であるとともに、絶縁層の熱膨張を制御することが困難となるという問題があった。
【０００７】
また、高誘電率層の電気特性の面において、上記のような誘電体材料を用いることで高誘電率化を図ることができるものの、比誘電率の温度係数が大きいために共振器としての性能が低いという問題があった。
【０００８】
従って、本発明は、高熱膨張、低誘電率の低温焼成磁器と同時焼成することが可能であり、且つ高熱膨張、高誘電率を有するとともに、誘電率の温度安定性に優れた低温焼成磁器組成物および低温焼成磁器の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明者らは、上記課題に対して種々検討を重ねた結果、アルカリ土類金属酸化物とＳｉＯ2を含有するガラスに、無機フィラーとして、ＳｒＴｉＯ3とＣａＴｉＳｉＯ5とを所定比率で組み合わせることによって、磁器の高熱膨張化、高誘電率化とともに、誘電率の温度安定性を得ることができることを見出し、本発明に至った。
【００１０】
即ち、本発明の低温焼成磁器組成物は、アルカリ土類金属酸化物を１５〜７０質量％、ＳｉＯ２を３０〜６０質量％含有するガラスを２０〜８０体積％と、全量中にＳｒＴｉＯ ３ を１０〜６０質量％、ＣａＴｉＳｉＯ ５ を４０〜９０質量％の割合で含有する無機フィラーを２０〜８０体積％とからなることを特徴とする。
【００１２】
また、本発明の低温焼成磁器の製造方法は、上記の低温焼成磁器組成物を成形後、８００〜１１００℃で焼成することを特徴とする。
【００１７】
【発明の実施の形態】
（組成物・磁器）本発明の低温焼成磁器組成物は、アルカリ土類金属酸化物を１５〜７０質量％とＳｉＯ２を３０〜６０質量％含有するガラス２０〜８０体積％と、無機フィラーを２０〜８０体積％とからなり、前記無機フィラーがＳｒＴｉＯ３とＣａＴｉＳｉＯ５とを含有することが重要であり、ここで、比誘電率の温度係数を−２００×１０−６／℃〜２００×１０−６／℃の範囲とするという理由から、線熱膨張係数が９×１０−６／℃、比誘電率が３００、比誘電率の温度係数が−３３６０×１０−６／℃であるＳｒＴｉＯ３を１０〜６０質量％と、線熱膨張係数が６．５×１０−６／℃、比誘電率が３５、比誘電率の温度係数が１２００×１０−６／℃であるＣａＴｉＳｉＯ５を４０〜９０質量％とすることが重要であり、さらには、比誘電率の温度係数を−７０×１０−６／℃〜７０×１０−６／℃の範囲とするという理由から、ＳｒＴｉＯ３を２５〜３５質量％とＣａＴｉＳｉＯ５を６５〜７５質量％とすることがより望ましい。ここで、ＳｒＴｉＯ３を２５〜３５質量％とＣａＴｉＳｉＯ５を６５〜７５質量％とする組成はフィラー全量中にＳｒＴｉＯ３とＣａＴｉＳｉＯ５が９５質量％以上含有することが望ましく、また、ＳｒＴｉＯ３とＣａＴｉＳｉＯ５がフィラー全量中８０質量％以上、９５質量％未満の場合には、ＳｒＴｉＯ３は２５〜３５質量％とＣａＴｉＳｉＯ５を５５〜６５質量％とすることが望ましい。
【００１８】
このように−側の比誘電率の温度特性を示すＳｒＴｉＯ3と＋側の比誘電率の温度特性を示すＣａＴｉＳｉＯ5とを組み合わせることによって、比誘電率の温度係数を小さくし安定化できるとともに任意の温度係数に制御することができる。
【００１９】
無機フィラー中に含まれるＣａＴｉＯ3とＣａＴｉＳｉＯ5を上記範囲に限定したのは、ＳｒＴｉＯ3が１０質量％より少ないかＣａＴｉＳｉＯ5が９０質量％より多いと、焼成後に得られる磁器の線熱膨張係数を８×１０-6／℃より高めることが困難となる、あるいは比誘電率を１６以上に高めることが困難となる、あるいは比誘電率の温度係数を２００×１０-6／℃以下に抑えることが困難となり、また、ＳｒＴｉＯ3が６０質量％より多いかＣａＴｉＳｉＯ5が４０質量％より少ないと、得られる磁器の比誘電率の温度係数を−２００×１０-6／℃以上に高めることが困難となるためである。
【００２０】
特に、ＳｒＴｉＯ3の量は２７質量％〜３３質量％が、またＣａＴｉＳｉＯ5の量は６７質量％〜７３質量％が望ましい。なお、上記のＳｒＴｉＯ3およびＣａＴｉＳｉＯ5は、得られる磁器の１ＭＨｚにおける比誘電率を１６以上に高める上で、無機フィラー中に、合計で８０質量％以上、特に９０質量％以上、さらには９５質量％以上の割合で含まれるものである。
【００２１】
また、本発明によれば、上記ガラス中のアルカリ土類金属酸化物の含有量は１５〜７０質量％、ＳｉＯ2の含有量は３０〜６０質量％であることが重要である。これはアルカリ土類金属酸化物の含有量が１５質量％より少ないかＳｉＯ2の含有量が６０質量％より多いと、ガラスの低軟化が困難となるとともに、線熱膨張係数が低くなり、得られる磁器の４０〜４００℃における線熱膨張係数を８×１０-6／℃以上に高めることが困難であり、また、アルカリ土類金属酸化物の含有量が７０質量％より多いかＳｉＯ2の含有量が３０質量％より少ないと、ガラス化が困難であり、特性が不安定となりやすくなるためである。
【００２２】
本発明によれば、上記ガラスと無機フィラーとを、焼成温度や最終的に得られる磁器の熱膨張係数等の目的に応じて適当な比率で混合する。本発明において用いられる上記ガラスは、無機フィラー無添加では収縮開始温度は７００℃以下で、８５０℃以上では溶融してしまい、メタライズ配線層等を配設することができない。しかし、無機フィラーを混合することにより焼成過程において結晶の析出が起こり、無機フィラーを液相焼結させるための液相を適切な温度で形成させることができる。また、成形体全体の収縮開始温度を上昇させることができる。また、成形体全体の収縮開始温度を上昇させることができるため、かかる無機フィラーの含有量の調整により、用いるメタライズの種類によりメタライズ配線層との同時焼成条件のマッチングを図ることができる。
【００２３】
また、本発明の低温焼成磁器組成物は、上記ガラス量を２０〜８０体積％と上記無機フィラー量を２０〜８０体積％の割合で混合するものである。このガラスと無機フィラーの量を上記範囲に限定したのは、ガラス量が２０体積％より少ない、言い換えれば、無機フィラー量が８０体積％より多いと液相焼結することが難しく、焼成温度が高くなり、メタライズ配線層との同時焼成時にメタライズ配線層が溶融してしまう恐れがある。また、ガラス量が８０体積％より多い、言い換えると無機フィラー量が２０体積％より少ないと磁器の特性がガラスの特性に大きく依存してしまい、材料特性の制御が困難となるとともに、焼結開始温度が低くなるためにメタライズ配線層との同時焼成が難しくなるという問題が生じる。また、ガラス量が多いために原料のコストも高くなる傾向にある。
【００２４】
また、無機フィラーは、上記ガラスの屈伏点に応じ、その量を適宜調整することが望ましい。即ち、ガラスの屈伏点が４００℃〜７００℃と低い場合、低温での焼結性が高まるため、無機フィラー量は４０〜８０体積％と比較的多く配合できる。これに対して、ガラスの屈伏点が７００℃〜８００℃と高い場合、焼結性が低下するため無機フィラー量は２０〜５０体積％と比較的少なく配合することが望ましく、例えば、高熱膨張性を有するガラスとして屈伏点が６９０〜７１０℃のガラスを用いた場合、ガラス量は５０〜７０体積％で無機フィラー量は３０〜５０体積％配合することが望ましい。
【００２５】
また、上記の組成物中には、無機フィラー成分の１つとして、着色成分として、酸化クロム、酸化コバルト、酸化マンガン、酸化ニッケル、酸化鉄、酸化銅、クロム酸バリウム、シリコン群から選ばれる少なくとも１種を１０質量％以下の割合で配合してもよい。
【００２６】
本発明によれば、上記低温焼成磁器組成物の混合物を成形後、焼成することによって得られる本発明の低温焼成磁器は、結晶相とガラス相とから構成されるものであって、前記結晶相がＳｒＴｉＯ３とＣａＴｉＳｉＯ５とを含有するものであり、上記の構成からなることに伴って、４０℃〜４００℃にける線熱膨張係数が８〜１５×１０−６／℃、１ＭＨｚにおける比誘電率が１６以上、−４０〜８５℃における比誘電率の温度係数が−２００〜２００×１０−６／℃の高熱膨張、高誘電率、かつ誘電率の温度安定性に優れた磁器からなるものである。
【００２７】
なお、上記低温焼成磁器組成物および低温焼成磁器においては、無機フィラー成分の１つ、あるいは結晶相の１つとして、４０〜４００℃における線熱膨張係数が６×１０-6／℃以上の金属酸化物であるクォーツ（ＳｉＯ2）、クリストバライト（ＳｉＯ2）、トリジマイト（ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、スピネル（ＭｇＯ・Ａｌ2Ｏ3）、ウォラストナイト（ＣａＯ・ＳｉＯ2）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ2）、ネフェリン（Ｎａ2Ｏ・Ａｌ2Ｏ3・ＳｉＯ2）、ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ2 ）、メルビナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ2）、アケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ2）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ2Ｏ3）、カーネギアイト（Ｎａ2Ｏ・Ａｌ2Ｏ3・２ＳｉＯ2）、エンスタタイト（ＭｇＯ・ＳｉＯ2）、ホウ酸マグネシウム（２ＭｇＯ・Ｂ2Ｏ3）、セルジアン（ＢａＯ・Ａｌ2Ｏ3・２ＳｉＯ2）、Ｂ2Ｏ3・２ＭｇＯ・２ＳｉＯ2、ガーナイト（ＺｎＯ・Ａｌ2Ｏ3）の群から選ばれる少なくとも１種を含有してもよい。これらの中でも、クォーツ、クリストバライト、トリジマイト、フォルステライト、エンスタタイトの群から選ばれる少なくとも１種が高熱膨張化を図る上で望ましい。
【００２８】
（製造方法）
本発明において、上記の低温焼成磁器を得るための具体的な製造方法は、まず、前述した低温焼成磁器組成物にて説明したようなガラスと無機フィラーとの混合物に対して、適当な成形のための有機樹脂バインダーを添加した後、所望の成形手段、例えば金型プレス、冷間静水圧プレス、射出成形、押出し成形、ドクターブレード法、カレンダーロール法、圧延法等により任意の形状に成形し、得られた成形体を焼成する。焼成にあたっては、まず、成形のために配合したバインダー成分を除去する。バインダーの除去は、５００℃〜８００℃の大気または窒素雰囲気中で行われる。この時、成形体の収縮開始温度は７００〜８５０℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となる。
【００２９】
なお、配線基板を作製する場合には、上記のようなガラスと無機フィラーとの混合物に、適当な有機バインダー、溶剤、可塑剤を添加混合することによりスラリーを作製し、かかるスラリーを周知のドクターブレードなどの塗工方式によるグリーンシート成形法により、グリーンシートを作製する。さらに、銅、銀、ニッケル、パラジウム、金のうちの１種以上からなる金属粉末に有機バインダー、可塑剤、溶剤を添加混合して得た金属ペーストを上記グリーンシートに周知のスクリーン印刷法により所定パターンに印刷塗布する。また、場合によっては、上記グリーンシートに適当な打ち抜き加工してビアホールを形成し、このホール内にもメタライズペーストを充填する。そしてこれらのグリーンシートを複数枚積層圧着した後、焼成する。焼成にあたっては、成形のために配合したバインダー成分を除去するが、バインダーの除去は、メタライズ配線層を形成する配線導体として、例えば銅を用いる場合には、１００〜８００℃の水蒸気を含有する窒素雰囲気中で行われる。
【００３０】
焼成は、８００℃〜１１００℃の最適焼成温度で行うことが重要である。かかる最適焼成温度が８００℃より低いと緻密化することができず、１１００℃より高いとメタライズ配線層との同時焼成が難しくなる。但し、配線導体の成分として銅を用いる場合には、８００〜１１００℃の非酸化性雰囲気中で焼成されることが望ましい。
【００３１】
（構造）
図１は、本発明の低温焼成磁器組成物を用いて焼成して得られた低温焼成磁器の応用例として、多層配線基板、とりわけ、ＢＧＡ型の半導体素子収納用パッケージとその実装構造の一実施例を示す概略断面図である。このパッケージは、絶縁基板の表面あるいは内部にメタライズ配線層が配設された、いわゆる配線基板を基礎的構造とするものであり、Ａは半導体素子収納用パッケージ、Ｂは外部回路基板をそれぞれ示す。
【００３２】
半導体素子収納用パッケージＡは、絶縁基板１と蓋体２とメタライズ配線層３と接続端子４により構成され、絶縁基板１及び蓋体２は半導体素子５を内部に気密に収容するためのキャビティ６を形成する。そして、キャビティ６内にて半導体素子５は、ガラス、樹脂等の接着材を介して絶縁基板１に接着固定される。
【００３３】
また、絶縁基板１の表面および内部には、メタライズ配線層３が配設されており、半導体素子５と絶縁基板１の下面に形成された接続端子４と電気的に接続するように配設されている。図１の半導体素子収納用パッケージＡによれば、接続端子４は、接続パッド４ａを介して高融点の半田（錫−鉛合金）から成るボール状端子４ｂがロウ材により取着されている。
【００３４】
一方、外部回路基板Ｂは、絶縁体７と配線導体８により構成されており、絶縁体７は、少なくとも有機樹脂を含む絶縁材料からなり、具体的には、ガラス−エポキシ系複合材料などのように４０〜４００℃の線熱膨張係数が１２〜１６×１０-6／℃の特性を有し、一般にはプリント基板等が用いられる。また、この基板Ｂの表面に形成される配線導体８は、絶縁体７との熱膨張係数の整合性と、良電気伝導性の点で、通常、銅、金、銀、アルミニウム、ニッケル、鉛−錫等の金属導体からなる。
【００３５】
半導体素子収納用パッケージＡを外部回路基板Ｂに実装するには、パッケージＡの絶縁基板１下面のボール状端子４ｂを外部回路基板Ｂの配線導体８上に載置当接させ、しかる後、低融点の半田等のロウ材により約２５０〜４００℃の温度で半田を溶融させて配線導体８とボール状端子４ｂとを接合することにより、実装される。この時、配線導体８の表面にはボール状端子４ｂとのロウ材による接続を容易に行うために予めロウ材が被着形成されていることが望ましい。
【００３６】
この半導体素子収納用パッケージＡにおける絶縁基板１は、図１に示すように、低誘電率層１ａと、高誘電率層１ｂとにより構成される。上記高誘電率層１ｂが本発明の低温焼成磁器からなるものである。また、高誘電率層１ｂの上下には銅等の金属導体から成る電極層９が形成され、ビアホール導体１０等を経由して基板表面のメタライズ配線層３と接続することにより、メタライズ配線層３間で所定の静電容量を取り出すことができる。
【００３７】
このような低誘電率層１ａは、４０〜４００℃における線熱膨張係数が８〜１５×１０-6／℃、且つ１ＭＨｚにおける比誘電率が８以下の高熱膨張、低誘電率の低温焼成磁器からなることが望ましい。
【００３８】
かかる高熱膨張、低誘電率の磁器は、本発明の高誘電率層を形成する低温焼成磁器組成物と同様に、アルカリ土類金属酸化物を１５〜７０質量％とＳｉＯ2を３０〜６０質量％含有するガラスと、前述の４０〜４００℃における線熱膨張係数が６×１０-6／℃以上の金属酸化物を含有する無機フィラーとから形成されることが望ましい。
【００３９】
これは、かかる金属酸化物が焼成後の上記高熱膨張、低誘電率の磁器の結晶相として含まれるようになり、上記高熱膨張、低誘電率の磁器の４０〜４００℃における線熱膨張係数を８〜１５×１０-6／℃、且つ１ＭＨｚにおける比誘電率を８以下にすることが容易となるためである。
【００４０】
この高熱膨張、低誘電率の磁器は、特に高誘電率層１ｂを形成するガラスと同じガラスを用い、これに４０〜４００℃における線熱膨張係数が６×１０-6／℃以上の金属酸化物フィラーを混合して焼成することによって作製することができ、特に多層配線基板を作製する上では、高誘電率層１ｂを成形する場合と全く同様の方法により上記低誘電率層１ａ用の組成物を成形、打ち抜き、電極層９の印刷等を行った高熱膨張、低誘電率のグリーンシートを作製し、本発明の高誘電率層１ｂ用のグリーンシートと積層した後、グリーンシート積層体とメタライズを同時焼成することによって、コンデンサを内蔵する多層配線基板を得ることができる。
【００４１】
なお、上記低誘電率層１ａと上記高誘電率層１ｂとの４０〜４００℃における線熱膨張係数差は０．５×１０-6／℃以下であることが望ましい。この線熱膨張係数差が０．５×１０-6／℃より大きい場合、焼成段階において、上記低誘電率層１ａと上記高誘電率層１ｂとの層内あるいは層間において破壊が発生しやすく、上記線熱膨張係数差が０．５×１０-6／℃よりも大きく、１×１０-6／℃以下の場合でも、同時焼成は可能であるものの、層内あるいは層間において多層配線基板内にクラックが発生する場合がある。従って、低誘電率層１ａと高誘電率層１ｂとを同時焼成し、且つ多層配線基板内にクラック等の発生を防止するという理由から、これらの線熱膨張係数差は０．５×１０-6／℃以下にすることが望ましい。
【００４２】
この熱膨張の調整は、高誘電率層１ｂを形成する上記低温焼成磁器の線熱膨張係数を低誘電率層１ａを形成する低温焼成磁器の線熱膨張係数に合わせるためには、高誘電率層１ｂ中のフィラー成分であるＳｒＴｉＯ3とＣａＴｉＳｉＯ5の含有量を適宜調整することによって、容易に制御することができる。
【００４３】
高熱膨張低誘電率層１ａと、高熱膨張高誘電層１ｂにより構成されるコンデンサを内蔵した高熱膨張のガラスセラミック多層配線基板は、有機樹脂を含有するプリント基板等に半田からなるボール状端子４ｂや半田を介して実装した場合においても、外部回路基板Ｂとの線熱膨張係数が近似しているために、温度サイクルに対する長期信頼性の実装が可能である。しかも、コンデンサを内蔵することにより、該基板を実装するプリント基板等の外部回路基板Ｂの小型化を図ることができる。
【００４４】
【実施例】
実施例１
アルカリ土類金属酸化物及びＳｉＯ2含有ガラスとして、ＳｉＯ2：４４質量％−Ａｌ2Ｏ3：７質量％−Ｂ2Ｏ3：１４質量％−ＣａＯ：１２質量％−ＢａＯ：２３質量％からなるガラスＡ（屈伏点：６９０℃）、ＳｉＯ2：３７質量％−Ａｌ2Ｏ3：５質量％−Ｂ2Ｏ3：１３質量％−ＣａＯ：１７質量％−ＢａＯ：２５質量％−ＺｒＯ2：３質量％からなるガラスＢ（屈伏点：７１０℃）、フィラーとしてＣａＴｉＯ3、ＣａＴｉＳｉＯ5、クォーツ、酸化クロムをそれぞれ用意し、表１に示す比率にて秤量混合した。この混合物を粉砕後、有機バインダー、有機溶剤を添加して十分混合してスラリーを作製し、ドクターブレード法により厚み３００μｍのグリーンシートを作製した。得られたグリーンシートを８枚積層圧着した後、５０ｍｍ×５０ｍｍのサンプルを作製し、７００℃の水蒸気を含有する窒素雰囲気中にて脱バインダー処理後、９００℃×１時間の窒素雰囲気中にて焼成を行った。
【００４５】
次に、上記のようにして得られた磁器に対して、４０〜４００℃における線熱膨張係数と１ＭＨｚにおける比誘電率、−４０〜８５℃における比誘電率の温度係数τεを測定した。なお、比誘電率の温度係数については２５℃での比誘電率ε25を基準値として、−４０℃での比誘電率ε-40及び８５℃での比誘電率ε85から下記式に基づいて算出した。
【００４６】
τε＝（ε85−ε-40）／ε25／（８５−（−４０））
その結果を表１に示す。
【００４７】
また、上記焼結体に対して、Ｘ線回折測定を行ったところ、ＳｒＴｉＯ3の添加されたサンプルについては何れもＳｒＴｉＯ3の結晶相が、ＣａＴｉＳｉＯ5の添加されたサンプルについては何れもＣａＴｉＳｉＯ5の結晶相が存在することを確認した。
【００４８】
実施例２
また、実施例１おける組成物を用いて、ドクターブレード法により厚み５００μｍの高誘電率層となるグリーンシートを作製するとともに、前記ガラスＡおよびガラスＢにフィラーとしてクオーツとジオプサイドを用いて低誘電率層となるグリーンシートを作製した。この場合、クオーツとジオプサイドの添加量は高誘電率層との熱膨張係数差を０．５×１０-6／℃以内に調整するためにクオーツ量を１５〜２５質量％、ジオプサイドを７５〜８５質量％の範囲内で適宜調整した。
【００４９】
次に、このグリーンシート表面に銅メタライズペーストをスクリーン印刷法に基づき塗布した。また、グリーンシートの所定箇所にビアホールを形成しその中にも銅メタライズペーストを充填した。そして、メタライズペーストが塗布されたグリーンシートをスルーホール間で位置合わせしながら６枚積層し圧着した。うち１層は高誘電率層となるグリーンシートとした。
【００５０】
次に、この積層体を７００℃の水蒸気を含有する窒素雰囲気中にて脱バインダー処理後、８６０℃×１時間＋９１０℃×１時間の窒素雰囲気中にて、メタライズ配線層と絶縁基板とを同時焼成し、多層配線基板を作製した。
【００５１】
次に、多層配線基板の下面に設けられた接続パッドに図１に示すように鉛９０質量％−錫１０質量％からなるボール状半田を低融点半田（鉛３７質量％−錫６３質量％）により取着した。なお、接続端子は、１ｃｍ2当たり３０端子の密度で配線基板の下面全体に形成した。
【００５２】
そして、この多層配線基板を、ガラス−エポキシ基板から成り、４０〜８００℃における線熱膨張係数が１３×１０-6／℃の絶縁体の表面に銅箔から成る配線導体が形成された外部回路基板表面に実装した。実装は、外部回路基板の上の配線導体と配線基板のボール状端子とを位置合わせし、低融点半田によって接続した。温度サイクル試験は温度−５５〜１２５℃（各温度３０秒保持）を１０００回繰り返したときの配線基板と外部回路基板との電気抵抗変化（電気抵抗値が２倍以下基準）を調べた。その結果を表１に示す。
【００５３】
【表１】
表１の結果より明らかなように、本発明のサンプルＮｏ．５〜１９、２４〜４１は何れも４０℃〜４００℃における線熱膨張係数が８．０〜９．６×１０-6／℃、１ＭＨｚにおける比誘電率が１６以上、かつ−４０〜８５℃における比誘電率の温度係数が−１９９〜１５７×１０-6／℃であった。
【００５５】
また、熱サイクル試験の結果によれば、上記本発明のサンプルＮｏ．５〜１９、２４〜４１を用いた配線基板は、１０００サイクルまでの試験に十分に耐えるものであった。
【００５６】
また、無機フィラー全量中にＳｒＴｉＯ3を２５〜３５質量％、ＣａＴｉＳｉＯ5を６５〜７５質量％含有させたサンプルＮｏ．７〜１１、１６〜１９、２６〜３０、３７〜４１では、比誘電率の温度係数が−７０〜７０×１０-6／℃なり大きく改善された。また、ＳｒＴｉＯ3量を２５〜３５質量％としＣａＴｉＳｉＯ5の他にクオーツ、酸化クロムのいずれかをフィラーとして１０〜１５質量％含有した試料Ｎｏ．１５、３５、３６でも比誘電率の温度係数が良好であった。
【００５７】
さらに、ＳｒＴｉＯ3を２７〜３３質量％、ＣａＴｉＳｉＯ5を６７〜７３質量％含有させたサンプルＮｏ．８〜１０、１８、２７〜２９、３７、３９、４０では、比誘電率の温度係数が−３５〜３５×１０-6／℃に改善された。
【００５８】
一方、無機フィラーとしてＳｒＴｉＯ3かＣａＴｉＳｉＯ5のうちいずれか一方のみを含有した試料Ｎｏ．１〜４、２０〜２３では、−４０〜８５℃における比誘電率の温度係数が−７５８×１０-6／℃以下あるいは２５６×１０-6／℃以上であった。
【００５９】
【発明の効果】
以上詳述したように、本発明によれば、アルカリ土類金属酸化物とＳｉＯ2を含有するガラスに、無機フィラーとしてＳｒＴｉＯ3（線熱膨張係数：９×１０-6／℃、比誘電率：３００、比誘電率の温度係数：−３３６０×１０-6／℃）とＣａＴｉＳｉＯ5（線熱膨張係数：６．５×１０-6／℃、比誘電率：３５、比誘電率の温度係数：１２００×１０-6／℃）を所定比率で組み合わせることによって、磁器の高熱膨張化、高誘電率化とともに、比誘電率の温度安定性を得ることができる。
【図面の簡単な説明】
【図１】 本発明の低温焼成磁器組成物を用いて焼成して得られた低温焼成磁器を配線基板に適用した例を説明するための概略断面図である。
【符号の説明】
１ 絶縁基板
１ａ 低誘電率層
１ｂ 高誘電率層
２ 蓋体
３ メタライズ配線層
４ 接続端子
４ａ 接続パッド
４ｂ ボール状端子
５ 半導体素子
６ キャビティ
７ 絶縁体
８ 配線導体
９ 電極層
１０ ビアホール導体
Ａ 半導体素子収納用パッケージ
Ｂ 外部回路基板
Claims (2)
- アルカリ土類金属酸化物を１５〜７０質量％、ＳｉＯ２を３０〜６０質量％含有するガラスを２０〜８０体積％と、全量中にＳｒＴｉＯ ３ を１０〜６０質量％、ＣａＴｉＳｉＯ ５ を４０〜９０質量％の割合で含有する無機フィラーを２０〜８０体積％とからなることを特徴とする低温焼成磁器組成物。
- 請求項１に記載の低温焼成磁器組成物を成形後、８００〜１１００℃で焼成することを特徴とする低温焼成磁器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001383584A JP4077625B2 (ja) | 2001-12-17 | 2001-12-17 | 低温焼成磁器組成物および低温焼成磁器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001383584A JP4077625B2 (ja) | 2001-12-17 | 2001-12-17 | 低温焼成磁器組成物および低温焼成磁器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003183071A JP2003183071A (ja) | 2003-07-03 |
| JP4077625B2 true JP4077625B2 (ja) | 2008-04-16 |
Family
ID=27593581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001383584A Expired - Fee Related JP4077625B2 (ja) | 2001-12-17 | 2001-12-17 | 低温焼成磁器組成物および低温焼成磁器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4077625B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260136A (ja) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 低温焼成多層セラミック基板の製造方法 |
| KR100825766B1 (ko) | 2007-04-26 | 2008-04-29 | 한국전자통신연구원 | Ｌｔｃｃ 패키지 및 그 제조방법 |
| JP2010052970A (ja) * | 2008-08-27 | 2010-03-11 | Murata Mfg Co Ltd | セラミック組成物、セラミックグリーンシート、及びセラミック電子部品 |
| JPWO2022191020A1 (ja) * | 2021-03-12 | 2022-09-15 |
-
2001
- 2001-12-17 JP JP2001383584A patent/JP4077625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003183071A (ja) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5056528B2 (ja) | 絶縁体セラミック組成物およびそれを用いた絶縁体セラミック | |
| JP3680683B2 (ja) | 絶縁体磁器組成物 | |
| JP3680715B2 (ja) | 絶縁体磁器組成物 | |
| JP4673086B2 (ja) | ビア導体メタライズ用の導体ペーストおよびこれを用いたセラミック配線基板の製造方法 | |
| JP4780995B2 (ja) | ガラスセラミック焼結体およびそれを用いた配線基板 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP2004083373A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
| JP2003342064A (ja) | ガラスセラミック焼結体および多層配線基板 | |
| JP3559407B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
| JP2003040670A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
| JP4044752B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP3805173B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
| JP4540297B2 (ja) | 低温焼成磁器組成物および低温焼成磁器並びに配線基板 | |
| JP2002043759A (ja) | 多層配線基板 | |
| JP3793557B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
| JPH1153940A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JPH11251700A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JP3441924B2 (ja) | 配線基板およびその実装構造 | |
| JP4623851B2 (ja) | 多層配線基板 | |
| JP2004231454A (ja) | 低温焼成磁器および配線基板 | |
| JP2000226255A (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| JP4395320B2 (ja) | 低温焼成磁器組成物および低温焼成磁器並びに配線基板 | |
| JP3273112B2 (ja) | 多層配線基板および半導体素子収納用パッケージ | |
| JP3934811B2 (ja) | 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造 | |
| JP4761647B2 (ja) | セラミック組成物およびそれを用いた多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |