KR100825766B1 - Ｌｔｃｃ 패키지 및 그 제조방법 - Google Patents

Ｌｔｃｃ 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100825766B1
KR100825766B1 KR1020070040972A KR20070040972A KR100825766B1 KR 100825766 B1 KR100825766 B1 KR 100825766B1 KR 1020070040972 A KR1020070040972 A KR 1020070040972A KR 20070040972 A KR20070040972 A KR 20070040972A KR 100825766 B1 KR100825766 B1 KR 100825766B1
Authority
KR
South Korea
Prior art keywords
ltcc
thermally conductive
heat
package
substrate
Prior art date
Application number
KR1020070040972A
Other languages
English (en)
Inventor
곽창수
노윤섭
엄만석
염인복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070040972A priority Critical patent/KR100825766B1/ko
Priority to US12/529,775 priority patent/US20100103623A1/en
Priority to PCT/KR2008/001392 priority patent/WO2008133403A1/en
Application granted granted Critical
Publication of KR100825766B1 publication Critical patent/KR100825766B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 고발열 소자의 하측의 LTCC층 중에서 히트싱크와 접촉하는 LTCC층을 제외한 열전달 경로에 해당하는 부분을 제거하고 열전도도가 상대적으로 높은 물질로 대체하여 열확산 저항 및 열전도에 의해 야기되는 열저항을 최소화하여 소자의 바닥면에서부터 히트싱크까지의 열저항 및 열응력을 최소화할 수 있는 LTCC 패키지 및 그 제조방법을 개시한다. 상기 LTCC 패키지는, 복수의 LTCC 층들을 포함하고 소자가 실장되는 리세스를 포함하는 LTCC 기판, 제1 열전도성 접착부재를 이용하여 상기 리세스에 의하여 노출된 제1 LTCC층 상에 부착된 열전도 요소, 제2 열전도성 접착부재를 이용하여 상기 열전도 요소의 상측에 부착된 소자, 및 상기 소자와 상기 LTCC 기판을 전기적으로 연결하는 연결부재를 포함한다.
저온 동시 소성 세라믹(low temperature co-fired ceramic, LTCC), 패키지, 발열, 열저항, 고발열 소자, 열전도 요소

Description

ＬＴＣＣ 패키지 및 그 제조방법{Low temperature co-fired ceramic package and method of manufacturing the same}
도 1은 종래 기술에 따른 LTCC 패키지를 도시하는 단면도이다.
도 2a 및 도 2b는 도 1의 LTCC 패키지를 유한요소법으로 이용하여 얻은 열속 분포(heat flux distribution)를 도시한다.
도 3은 본 발명의 일 실시예에 따른 LTCC 패키지를 도시하는 단면도이다.
도 4는 도 3의 LTCC 패키지 제조방법의 흐름도이다.
도 5는 본 발명의 다른 실시예에 따른 LTCC 패키지를 도시하는 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 LTCC 패키지를 도시하는 단면도이다.
도 7a 내지 도 7c는 본 발명에 따른 LTCC 패키지의 열 해석을 위하여 유한요소법을 이용한 모델링을 도시한다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200, 300: LTCC 패키지 110, 210, 310: 소자
120, 220, 320: LTCC 기판 130, 230, 330: 열전도성 접착부재
140, 240, 340: 열전도 요소 150, 250, 350: 히트싱크
260: 방열 비아
본 발명은 저온 동시 소성 세라믹(LTCC) 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 우수한 방열 성능을 가지는 저온 동시 소성 세라믹 패키지 및 그 제조 방법에 관한 것이다.
저온 동시 소성 세라믹(low temperature co-fired ceramic, 이하에서는 LTCC 라고 한다.) 기술은 기판의 집적화와 수동소자의 모듈화를 동시에 구현할 수 있어, 전자 장치의 소형화, 경량화, 및 고성능화를 달성할 수 있다. LTCC 기술은 기존의 인쇄회로기판을 세라믹으로 대체하고, 세라믹 기판 내에 저항, 인덕터, 캐패시터와 같은 수동소자를 형성하여 3차원적으로 배열된 형태를 가지는 부품을 형성할 수 있다. LTCC 기술에는 스크린 프린팅과 같은 회로 인쇄기술과 반도체에서 사용되는 에칭 기술이 적용될 수 있으며, 30 μm 의 선폭 또는 간격을 형성하는 것이 가능하다. 또한, 그 안에 포함된 각각의 층을 개별적인 인쇄공정을 통하여 제조하므로 각각의 층에 높은 정밀도의 패턴을 구현할 수 있고, 이에 따라 소형화를 용이하게 달성할 수 있다.
통상적인 LTCC의 제조방법은 다음과 같다. 세라믹과 유기물이 혼합된 그린 테이프(green tape) 또는 그린 시트(green sheet)를 제조한다. 그린 시트를 원하는 크기로 절단하고, 정렬 가이드 홀 및 비아 홀 등을 펀칭한다. 이어서, 비아 홀에 전도체를 채우고, 그린 시트의 표면에 은 또는 구리를 주원료로 하는 도전성 페이스트를 이용하여 원하는 배선 회로패턴를 인쇄한다. 이와 같이 인쇄공정을 마친 그린 시트들을 정렬하여 적층한 후, 약 60℃ 내지 80℃의 온도에서 약 10MPa 내지 50 MPa의 압력으로 압착한다. 이와 같이 일체화된 그린 시트들을 퍼니스 내에서 소성하여 LTCC 기판을 얻는다. 이러한 LTCC 기판 상에 소자를 실장하고 와이어 본딩 등의 통상의 패키지 공정을 거쳐 반도체 장치를 완성한다.
LTCC 패키지는 반도체 소자의 작동에 의하여 발열된다. 이러한 열이 외부로 적절하게 방출되지 않고 LTCC 패키지 내에 축적되면, 소자의 특성을 열화시킨다. LTCC 패키지의 온도 상승은 반도체 소자의 작동에 의한 발열, LTCC 기판에 축적된 열, 및 히트 싱크에 축적된 열에 의하여 발생한다. 반도체 소자가, 예를 들어 갈륨비소(Ga-As)로 형성된 경우에는, 그 열전도도가 대략 30 내지 40 W/m-K이다. 또한, 주로 배선을 형성하기 위하여 사용하는 물질인 알루미늄이 170 W/m-K이고 순수한 구리가 400 W/m-K의 열전도도를 갖는 것과 비교하면, LTCC 기판은 3 W/m-K 정도인 LTCC 기판의 열전도도는 상대적으로 매우 낮다. 따라서 특히 고발열 반도체 소자를 LTCC 패키지로 형성하는 경우에는, LTCC 기판의 열 축적에 의한 온도상승이 중요한 문제가 되며, 이는 LTCC 기판의 층수가 많을수록 더욱 중요하게 된다.
일반적으로, 이러한 LTCC 기판 내의 열 축적을 방지하기 위하여, 반도체 소자, 특히 고발열 반도체 소자의 하단에 방열 비아(thermal via)를 형성한다. 즉, 고발열 소자의 하단과 히트싱크를 연결하도록, LTCC 기판을 관통하는 홀을 형성하고, 상기 홀 내를 은과 같이 열전도도가 높은 물질을 포함하는 페이스트(paste)로 채워 방열 비아(thermal via)를 형성한다. 이러한 방열 비아의 열전도도는 290 W/m-K 정도까지 가능하며, 따라서 LTCC 기판의 평균 열전도도를 향상시킨다.
도 1은 종래 기술에 따른 LTCC 패키지(1)를 도시하는 단면도이다.
도 1을 참조하면, LTCC 패키지(1)는 복수의 LTCC 층들(20a, 20b, 20c, 20d)을 포함하는 LTCC 기판(20)을 포함한다. LTCC 기판(20)의 최상층인 LTCC 층(20a)은 반도체 소자(10)가 탑재되는 트랜치(22)를 포함한다. 반도체 소자(10)는 트랜치(22) 내에 탑재되며, 열전도성 접착제(30a)에 의하여 LTCC 기판(20)에 부착된다. 반도체 소자(10)는 와이어(34)에 의하여 LTCC 기판(20)과 전기적으로 연결된다. LTCC 기판(20)의 하단부는 열전도성 접착제(30b)에 의하여 히트 싱크(50)와 부착되어 있다. LTCC 기판(20)은 그 내부의 복수의 LTCC 층들(20b, 20c, 20d)을 관통하여 형성된 복수의 방열 비아들(40)을 포함한다. 방열 비아들(40)은 반도체 소자(10)의 하측과 대응하는 위치에 형성되며, 히트 싱크(50)를 향하여 연장된다. 또한, 방열 비아들(40)의 열전도도는 통상적으로 LTCC 층들(20a, 20b, 20c, 20d)의 열전도도에 비하여 100배 정도 높다. 따라서, 반도체 소자(10)에서 발생한 열은 주로 방열 비아들(40) 통하여 히트 싱크(50)로 전달된다.
도 2a 및 도 2b는 도 1의 LTCC 패키지를 유한요소법으로 이용하여 얻은 열속 분포(heat flux distribution)를 도시한다. 도면에서, 그물 형상은 LTCC 기판을 유한요소법에 의하여 모델링한 형상이며, 각 요소로부터 수직 방향으로 연장된 직선의 길이는 열속(heat flux)에 비례한다.
도 2a를 참조하면, 열원(A)이 LTCC 패키지에 포함된 방열 비아들(40) 사이의 위치에 존재하는 경우이다. 상기 열원(A)으로부터 방출되는 열은 도시된 4개의 방열 비아들(40)들을 통하여 전달되며, 반면 열원(A)의 위치에서는 열이 거의 전달되 지 않는다.
도 2b를 참조하면, 열원(B)이 LTCC 패키지에 포함된 방열 비아들(40)에 포함된 제1 방열 비아(40a)와 일치하는 위치에 존재하는 경우이다. 상기 열원(B)으로부터 방출되는 열은 제1 방열 비아(40a)를 통하여 대부분 전달되며, 반면 열원(B) 주위의 제2 방열 비아(40b)를 통하여는 열이 상대적으로 매우 작게 전달된다. 따라서, 열원, 즉 반도체 소자로부터 발생한 열은 방열 비아(40)를 통하여 대부분 전달됨을 알 수 있다.
예를 들어, 갈륨비소 고주파 단일 집적회로(monolithic microwave integrated circuit, MMIC)에서의 발열은 대부분 그 내부에 실장된 FET(field effect transistor)에서 발생한다. 반면, 하나의 FET가 차지하는 면적은 반도체 소자 전체 면적에 비해 상대적으로 매우 작으며, FET에서 발생한 열의 대부분은 FET 하단의 LTCC 기판의 매우 작은 표면을 통하여 전달된다. 즉, LTCC 기판은 매우 미세한 열원을 가지게 된다. 반면, LTCC 기판의 열전도도는 매우 작으므로, 열원으로부터 퍼져나가는데 수반되는 열확산 저항(heat dissipation resistance)이 매우 커지며, 이에 따라 온도 상승이 커진다.
만일, 이러한 열원의 바로 하단에 열전도도가 큰 방열 비아가 존재하면, 이러한 열확산 저항을 감소할 수 있다. 그러나, 또한, 방열 비아의 크기 및 방열 비아 사이의 간격은 제한이 있으며, 이에 따라 LTCC 기판에 방열 비아 전체가 차지하는 단면적은 최대 15.5% 정도로 되어, 열확산 저항의 감소는 또한 제한이 있다.
또한, 발생한 모든 열이 방열 비아를 통해 전달되는 것도 아니다. 또한, 열 응력에 의한 손상을 방지하기 위하여, 방열 비아를 채우는 비아 페이스트의 열팽창계수는 LTCC 층의 열팽창계수와 비슷해야 한다. 따라서, 방열 비아의 열전도도를 증가하는 것에도 그 한계가 있다.
뿐만 아니라, 방열 비아를 형성하는 공정에 있어서, 비아 페이스트가 방열 비아를 완전히 채우지 못하는 결함이 발생할 수 있다. 또한 방열 비아의 직경을 너무 크게 하거나, 방열 비아의 간격을 너무 좁게 하면, 소성(firing) 공정에서 비아 페이스트와 LTCC 기판 사이에 공극이 발생하게 되어 구조적으로 약해진다. 또한 너무 많은 수의 방열 비아를 형성하는 경우, 기판의 약화를 초래할 수도 있다. 또한, 방열 비아를 펀칭하는 단계와 이러한 방열 비아를 비아 페이스트로 매립하는 공정이 추가되므로, 공정 비용이 증가된다.
본 발명이 이루고자 하는 기술적 과제는, 실장된 반도체 소자로부터 발생하는 열을 효율적으로 제거할 수 있는 방열 성능을 가지며, 이에 따라 많은 열을 방출하는 반도체 소자를 실장할 수 있는 LTCC 패키지를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 실장된 반도체 소자로부터 발생하는 열을 효율적으로 제거할 수 있는 방열 성능을 가지며, 이에 따라 많은 열을 방출하는 반도체 소자를 실장할 수 있는 LTCC 패키지 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 LTCC 패키지는, 복수의 LTCC 층들을 포함하고 소자가 실장되는 리세스를 포함하는 LTCC 기판, 제1 열전도성 접착부재를 이용하여 상기 리세스에 의하여 노출된 제1 LTCC층 상에 부착된 열전도 요소, 제2 열전도성 접착부재를 이용하여 상기 열전도 요소의 상측에 부착된 소자, 및 상기 소자와 상기 LTCC 기판을 전기적으로 연결하는 연결부재를 포함한다.
일부 실시예에 있어서, 상기 열전도 요소는 상기 제1 LTCC층에 부착되는 하부 열전도 요소와 상기 하부 열전도 요소의 상측에 위치하며 상기 하부 열전도 요소에 비하여 큰 단면적을 가지는 상부 열전도 요소를 포함할 수 있다. 상기 하부 열전도 요소는 상기 상부 열전도 요소 상에 부착된 상기 소자 내의 발열부에서 발생하는 열에너지를 상기 히트싱크로 전달 할 수 있도록 위치한다. 상기 상부 열전도 요소 및 상기 하부 열전도 요소는 분리형 또는 일체형으로 형성될 수 있다.
일부 실시예에 있어서, 상기 LTCC 기판의 상기 열전도 요소가 부착된 측의 대향 측에 제3 열전도성 접착부재를 이용하여 부착된 히트싱크를 더 포함할 수 있다.
또한, 일부 실시예에 있어서, 상기 제1 LTCC층은 그 내부를 관통하는 하나 또는 그 이상의 방열 비아들을 더 포함할 수 있다. 상기 방열 비아들은 은(Ag) 또는 구리(Cu) 페이스트를 포함할 수 있다.
상기 열전도 요소는 금속을 포함할 수 있다. 상기 금속은 구리(Cu), 알루미늄(Ag), 은(Ag), 금(Au), 또는 이들의 합금을 포함할 수 있다.
상기 제1, 제2 및 제3 열전도성 접착부재는 은(Ag) 또는 구리(Cu) 또는 이들 의 조합을 포함할 수 있다. 상기 제1, 제2 및 제3 열전도성 접착부재는 동일한 물질일 수 있다.
상기 복수의 LTCC 층들 중에 일부 또는 전부는 그 표면, 또는 내부에 배선 회로, 수동 소자, 또는 이들의 조합을 포함하는 패턴이 형성될 수 있다.
상기 히트싱크는 금속을 포함할 수 있다. 상기 금속은 구리(Cu), 알루미늄(Ag), 은(Ag), 금(Au), 이들의 합금, 또는 스테인레스 스틸을 포함할 수 있다. 또한, 상기 히트 싱크는 굴곡이 있는 표면형상을 가질 수 있다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 LTCC 패키지 제조방법은, 복수의 LTCC 층들을 포함하며, 소자가 실장되는 리세스를 포함하는 LTCC 기판을 준비하는 단계, 제1 열전도성 접착부재를 이용하여 상기 리세스에 의하여 노출된 제1 LTCC층 상에 열전도 요소를 부착하는 단계, 제2 열전도성 접착부재를 이용하여 상기 열전도 요소의 상측에 소자를 부착하는 단계, 및 연결부재를 이용하여 상기 소자와 상기 LTCC 기판을 전기적으로 연결하는 단계를 포함한다. 또한, 상기 LTCC 기판의 상기 열전도 요소가 부착된 측의 대향 측에 제3 열전도성 접착부재를 이용하여 히트싱크를 부착하는 단계를 더 포함할 수 있다.
일부 실시예에 있어서, 엔캡슐런트를 이용하여 상기 와이어를 덮는 단계를 더 포함할 수 있다.
일부 실시예에 있어서, 상기 LTCC 기판을 준비하는 단계는 상기 제1 LTCC층을 관통하는 복수의 방열 비아를 형성하는 단계를 더 포함할 수 있다.
이하에서는, 방열을 개선하기 위한 LTCC 패키지 및 그 제조방법에 관련된 종 래 기술들을 검토하기로 한다.
미국 특허공개번호 제US20050236180호에는, 전자 회로를 포함하는 LTCC 층과 히트싱크 사이에 열전도도가 좋은 물질을 포함하는 다른 LTCC 층을 추가하여 삽입하는 방법이 개시되어 있다. 이러한 방법으로 추가된 LTCC 층에 의하여 전체 LTCC 층의 열전도는 개선될 수 있으나, 추가된 LTCC 층 또한 고유의 열저항을 가지므로, 추가적인 온도상승을 유발하는 한계가 있다.
미국 특허공개번호 제US20060120058호에는, 고발열 반도체 소자의 하측에 LTCC 층을 설치하지 않고, 이를 직접 히트싱크에 부착하는 방법이 개시되어 있다. 이는, 상기 고발열 반도체 소자에서 발생한 열이 LTCC 층을 거치지 않도록 하여 열저항을 줄이고자 한 것이다. 그러나, 고발열 반도체 소자가 반드시 LTCC 층의 최 하단부에 위치해야만 한다는 제한이 있다. 또한, 고발열 반도체 소자가 히트싱크와 부착될 때, 그 높이를 정확하게 제어하지 않으면, 상기 고발열 반도체 소자와 LTCC 기판 사이가 접촉불량이 될 우려가 있다.
미국 특허등록번호 제5,386,339호에는, 고발열 반도체 소자의 하측에 위치하는 LTCC 기판을 부분적으로 제거하고, 이에 대신하여 높은 열전도도를 갖는 물질로 매립한 방법이 개시되어 있다. 그러나, 이러한 방법은 LTCC 기판의 넓은 영역을 제거하고 열적 특성이 다른 물질을 사용하여 매립하므로, 소성(firing)시에 LTCC 기판과 상기 높은 열전도도를 갖는 물질 간의 열팽창율 차이에 의한 제품이 파손될 우려가 있다. 또한, 기판의 평편도를 충분하게 확보하지 못하는 경우에는, 적층된 층간 사이의 간극이 발생할 수 있고, 이에 따라 열전도도는 매우 저하될 우려가 있 다.
미국 특허공개번호 제US20040124002호에는, 고발열 반도체 소자의 하측에 열확산판을 형성하고, 상기 열확산판이 방열 비아와 연결되도록 하는 방법이 개시되어 있다. 이러한 방법에 의하면, 실장된 고발열 반도체 소자의 작은 면적으로부터 발산되는 열을 상기 열확산판에 의하여 신속하게 확산하고, 이어서 상기 방열 비아를 통해 열이 전달되어, 이에 따라 열확산 저항을 감소할 수 있다. 그러나, 열확산판이 대면하는 LTCC 기판에서의 열전도도는 개선시킬 수 없어 전체적인 열전도도를 충분히 확보하지 못하는 한계가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 개재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
하기에 설명하는 본 발명의 여러 실시예의 공통된 특징을 간략하게 설명하면 다음과 같다. LTCC 기판이 포함하는 복수의 LTCC 층들 중에 히트싱크와 접촉하는 최하단 층을 제외하고, 소자, 특히 고발열 소자가 실장되는 영역과 대응하는 면적을 제거한다. 이어서, 제거된 면적에 열전도도가 높은 고열전도부품을 탑재한다. 따라서, LTCC 기판내에 방열 비아를 형성하여 방열하는 종래 기술에 비하여, 열을 전달하는 단면적을 증가할 수 있고, 열확산 저항을 감소할 수 있으며, 또한 열전도도가 더 높은 재료를 사용할 수 있다. 따라서, 소자로부터 히트싱크까지의 열저항을 감소할 수 있다.
도 3은 본 발명의 일 실시예에 따른 LTCC 패키지(100)를 도시하는 단면도이다. 도 4는 도 3의 LTCC 패키지(100)를 제조하는 방법을 도시하는 흐름도이다.
도 3을 참조하면, LTCC 패키지(100)는 복수의 LTCC 층들(120a, 120b, 120c, 120d)을 포함하는 LTCC 기판(120), LTCC 기판(120)에 포함된 리세스(122) 내에 제1 열전도성 접착부재(130a)를 이용하여 부착된 열전도 요소(140), 제2 열전도성 접착부재(130b)를 이용하여 열전도 요소(140) 상측에 부착된 소자(110), 소자(110)와 LTCC 기판(120)을 전기적으로 연결하는 와이어(134), 및 LTCC 기판(120)의 대향측에 제3 열전도성 접착부재(130c)를 이용하여 부착된 히트싱크(150)를 포함한다.
도 3 및 도 4를 참조하면, 복수의 LTCC 층들(120a, 120b, 120c, 120d)을 포함하는 LTCC 기판(120)을 준비한다(S10). LTCC 층들(120a, 120b, 120c, 120d)은 세라믹과 유기물이 혼합된 그린 시트를 사용하여 형성한다. 상기 그린 시트는 약 0.1 mm 또는 그 이하의 두께를 가질 수 있으며, 반드시 이에 한정되는 것은 아니다. 상기 그린 시트를 원하는 크기로 절단하고, 정렬 가이드 홀(미도시)을 펀칭한다. 또한, 이후의 공정에서 실장되는 소자(110)가 장입될 수 있는 크기의 홀을 가지도록 상기 그린 시트들의 일부를 펀칭한다. 펀칭된 그린 시트들의 표면 또는 그 내부에 배선 회로 또는 수동 소자 등을 포함하는 패턴(미도시)을 형성하고, 상기 그린 시트들을 정렬하여 적층한 후, 가열하여 압착하여 일체화한다. 상기 배선 회로는 상기 그린 시트들의 표면 및 그 내부, 및 또한 상기 그린 시트를 관통하여 형성될 수 있으며, 상기 배선 회로에 의하여 상기 그린 시트들은 전기적으로 연결된다. 또한, 상기 그린 시트들은, 예를 들어 저항, 인덕터, 캐패시터 등의 수동 소자와 같은 소자들을 더 포함할 수 있다.
압착 공정의 온도는 예를 들어 60℃ 내지 80℃의 온도이고, 압착 압력은 약 10MPa 내지 50 MPa의 압력일 수 있다. 그러나, 이러한 온도와 압착압력은 예시적이며, 반드시 이에 한정되는 것은 아니다. 이와 같이 일체화된 그린 시트들을 퍼니스 내에서 소성하여 LTCC 기판(120)을 완성한다.
다시 도 3을 참조하면, LTCC 기판(120)은 복수의 LTCC 층들(120a, 120b, 120c, 120d)을 포함한다. 복수의 LTCC 층들(120a, 120b, 120c, 120d)은 정렬되어 적층되며, 특히 상술한 바와 같이 소자(110)가 장입될 수 있는 상기 홀들이 정렬하 여 리세스(122)를 형성한다. 여기에서, LTCC 층들(120a, 120b, 120c, 120d) 중에 바닥 LTCC 층(120d)은 소자(110)를 위한 홀이 형성되어 있지 않음에 유의하여야 한다. 이에 따라, 바닥 LTCC 층(120d)은 소자(110)를 기계적으로 지지하는 역할을 수행한다. 리세스(122)는 소자(110)가 그 내에 실장될 수 있는 충분한 크기를 가지는 것이 바람직하다. 또한, 도 3에서는 4개의 LTCC 층들(120a, 120b, 120c, 120d)이 도시되어 있으나, 이는 예시적이며, 반드시 이에 한정되는 것은 아니다.
제1 열전도성 접착부재(130a)를 이용하여 리세스(122)에 의하여 바닥 LTCC 층(120d)의 노출된 표면에 열전도 요소(140)를 부착한다(S20). 열전도 요소(140)는 소자(110)에서 발생하는 열을 효과적으로 제거할 수 있도록 열전달계수가 큰 재료를 포함하는 것이 바람직하다. 열전도 요소(140)는 금속을 포함할 수 있으며, 예를 들어, 구리(Cu), 알루미늄(Ag), 은(Ag), 금(Au), 또는 이들의 합금을 포함할 수 있다. 리세스(122) 내에 삽입되는 열전도 요소(140)와 리세스(122) 사이의 간극은 어느 정도 충분하여야 하며, 만이 상기 간극이 너무 작으면, 열전도 요소(140)의 삽입이 어려우며, 제1 열전도성 접착부재(130a)가 과잉으로 부착된 경우에 열전도 요소(140)의 높이를 조절하기 어려워진다. 이러한 간극은 이후에 엔캡슐런트 등에 의하여 충진될 수 있다.
제2 열전도성 접착부재(130b)를 이용하여 열전도 요소(140)의 상측에 소자(110), 예를 들어 반도체 소자를 부착한다(S30). 소자(110)는 고발열 소자일 수 있다. 도 3에는 하나의 소자(110)가 열전도 요소(140) 상에 부착되어 있으나, 이는 예시적이며 이에 한정하지 않는다. 즉, 열전도 요소(140)의 평면 상에 복수의 소자가 부착될 수 있고, 또한, 소자(110)가 적층된 복수의 칩을 포함할 수 있다. 상술한 바와 같이, 리세스(122) 내에 삽입되는 소자(110)와 리세스(122) 사이의 간극은 어느 정도 충분하여야 하며, 만이 상기 간극이 너무 작으면, 소자(110)의 삽입이 어려우며, 제1 열전도성 접착부재(130b)가 과잉으로 부착된 경우에 열전도 요소(140)의 높이를 조절하기 어려워진다. 또한, 소자(110)의 발열에 의한 열팽창을 흡수하지 못하여, 결과적으로 전체 구조가 불량이 될 수 있다. 이러한 간극은 이후에 엔캡슐런트 등에 의하여 충진될 수 있다.
소자(110)와 LTCC 기판(120)을 와이어(134)를 이용하여 전기적으로 연결한다(S40). 상술한 바와 같이, LTCC 기판(120)에 포함된 복수의 LTCC 층들(120a, 120b, 120c, 120d)에 형성된 배선 회로 등을 통하여 외부와 연결될 수 있다. 와이어(134)는 소자(110)와 LTCC 기판(120)을 전기적으로 연결하는 예시적인 연결요소로서, 반드시 이에 한정되는 것은 아니다.
이어서, LTCC 기판(120)의 바닥 LTCC 층(120d)의 대향측, 즉 소자가 실장된 측의 대향측에 제3 열전도성 접착부재(130c)를 이용하여 히트싱크(150)를 부착한다(S50). 히트싱크(150)는 열전도 요소(140)를 통하여 소자(110)로부터 전달받은 열 및 LTCC 기판(120) 등에서 발생한 열 등을 외부로 방출하는 기능을 한다. 따라서, 열을 효과적으로 제거할 수 있도록 열전달계수가 큰 재료를 포함하는 것이 바람직하다. 히트싱크(150)는 금속을 포함할 수 있으며, 예를 들어, 구리(Cu), 알루미늄(Ag), 은(Ag), 금(Au), 이들의 합금, 또는 스테인레스 스틸 등을 포함할 수 있다. 또한, 효과적인 열방출을 위하여, 히트싱크(150)는 적절한 형상, 예를 들어 표면적을 넓게 할 수 있도록 예를 들어 요철형상과 같은 굴곡이 있는 표면형상을 가질 수 있다. 그러나, 히트싱크(150)의 포함여부는 예시적이며, 반드시 이에 한정되는 것은 아니다.
제1, 제2, 제3 열전도성 접착부재(130a, 130b, 130c)는 은(Ag) 또는 구리(Cu) 페이스트를 포함하는 접착제일 수 있으며, 또한 이들은 동일한 물질일 수 있다.
또한, 선택적으로, 와이어(134)는 엔캡슐런트를 이용하여 도포하여 덮을 수 있다. 이러한 엔캡슐런트는 열전도 요소(140)와 소자(110) 및 리세스(122) 사이의 간극을 충진할 수 있다.
상술한 LTCC 패키지(100)에 있어서, 소자(110)에서 발생한 열 및 LTCC 기판(120) 등에서 발생한 열은 열전도 요소(140)로 전달되며, 이는 다시 히트싱크(150)로 전달되어 외부로 방출된다. 특히, 소자(110)로부터 국부적으로 열이 발생하여도, 열전도도가 우수한 열전도 요소(140)에 의하여 넓은 면적에 열을 퍼지게 할 수 있으므로, 바닥 LTCC 층(120d)은 상대적으로 균일한 온도 구배를 가지며, 상승하는 온도 또한 크지 않으며, 이에 따라 열응력을 감소할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 LTCC 패키지(200)를 도시하는 단면도이다. 이하에서는 본 실시예의 특징을 명확하게 하고 또한 간명한 설명을 위하여 상기의 실시예에 대하여 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 5를 참조하면, LTCC 패키지(200)는 복수의 LTCC 층들(220a, 220b, 220c, 220d)을 포함하는 LTCC 기판(220), LTCC 기판(220)에 포함된 리세스(222) 내에 제1 열전도성 접착부재(230a)를 이용하여 부착된 열전도 요소(240), 제2 열전도성 접착부재(230b)를 이용하여 열전도 요소(240)의 상측에 부착된 소자(210), 소자(210)와 LTCC 기판(220)을 전기적으로 연결하는 와이어(234), 및 LTCC 기판(220)의 대향측에 제3 열전도성 접착부재(230c)를 이용하여 부착된 히트싱크(250)를 포함한다.
도 3을 참조하여 상술한 실시예에 따른 LTCC 패키지(100)와 비교하여, 본 실시예에 따른 LTCC 패키지(200)의 특징은 LTCC 기판(220)에 포함된 바닥 LTCC 층(220d)은 하나 또는 그 이상의 방열 비아들(260)을 포함하는 것이다. 방열 비아들(260)의 형성 방법은 다음과 같다. 상술한 바와 같이, 그린 시트를 펀칭하는 단계에서 방열 비아들(260)에 대응하는 홀들을 펀칭한다. 상기 홀들을 은(Ag) 또는 구리(Cu)와 같이 열전도도가 높은 물질을 포함하는 페이스트로 채워 방열 비아들(260)을 형성한다. 방열 비아(260)의 열전도도는 예를 들어, 290 W/m-K 정도까지 가능하며, 따라서 LTCC 기판(320)의 평균 열전도도를 향상시킬 수 있다.
상술한 바와 같이, 열전도 요소(240)에 의하여 바닥 LTCC 층(220d)의 넓은 면적에 열을 퍼지게 할 수 있으므로, 바닥 LTCC 층(120d)은 상대적으로 균일한 온도 구배를 가지며, 상승하는 온도 또한 크지 않다. 본 실시예에 따른 LTCC 패키지(200)에서는, 방열 비아들(260)를 통하여 열을 상대적으로 더 빠르게 히트싱크(250)로 전달될 수 있으며, 따라서 더 낮은 열저항을 구현할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 LTCC 패키지(300)를 도시하는 단면도이다. 이하에서는 본 실시예의 특징을 명확하게 하고 또한 간명한 설명을 위하여 상기의 실시예에 대하여 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, LTCC 패키지(300)는 복수의 LTCC 층들(320a, 320b, 320c)을 포함하는 LTCC 기판(320), LTCC 기판(320)에 포함된 리세스(322) 내에 제1 열전도성 접착부재(330a)를 이용하여 부착된 열전도 요소(340), 제2 열전도성 접착부재(330b)를 이용하여 열전도 요소(340)의 상측에 부착된 소자(310), 소자(310)와 LTCC 기판(320)을 전기적으로 연결하는 와이어(334), 및 LTCC 기판(320)의 대향측에 제3 열전도성 접착부재(330c)를 이용하여 부착된 히트싱크(350)를 포함한다.
도 3 및 도 5를 참조하여 상술한 실시예들에 따른 LTCC 패키지(100, 200)와 비교하여, 본 실시예에 따른 LTCC 패키지(300)의 특징은, 소자(310)의 크기가 상대적으로 큰 경우에 있어서, 소자(310) 내에 포함된 고발열 부분(312)의 열전도 경로 영역(T)를 고려하여 열전도 요소(340)의 형상을 변화시킨 것이다. 즉, 소자(310)의 크기가 상대적으로 큰 경우에는, 도 3 및 도 5를 참조하여 상술한 실시예들에 따른 LTCC 패키지(100, 200)와 같은 방법으로 LTCC 층을 제거하게 되면, 그 제거된 부분이 상대적으로 매우 크게 되어, LTCC 기판의 전체적인 구조 상의 약화 등의 문제점을 야기할 우려가 있다. 그리고 도 3에 도시된 실시예에서는 열전도 요소(340)와 소자(310)이 제 1 LTCC층에 의해 지지되므로 구조적으로 취약한 우려가 있으나, 도 5에 도시된 실시예에서는 LTCC 층(320b)에 의해서도 추가적으로 지지되므로, 따라서 구조적으로 더 안정될 수 있다. 또한 삽입되는 열전도 요소(340)는 은 또는 구리 들의 물질이 다량 포함되어 가격을 상승하는 요인이 될 수 있다.
따라서, 도 6에 도시된 바와 같이, 고발열 부분(312)의 열전도 영역(영역 T)에 대응하도록 열전도 요소(340)의 형상을 변화한다. 열은 전달 매질의 전자와 포 논의 진동에 의하여 전달되며, 대부분의 열은 방사적으로 퍼지게 된다. 도 6에 도시된 소자(310)가 상대적으로 큰 경우에는 열전도 요소(340)의 폭에 비하여 높이가 상대적으로 작게 되며, 이에 따라 많은 열이 하측 방향으로 이동하게 된다. 따라서, 소자(310)의 고발열 부분(312)에서 발생한 열은 열전도 경로 영역(T)을 통하여 대부분의 열이 이동한다고 생각할 수 있다. 그러므로, 열전도 경로 영역(T)을 포함하도록 열전도 요소(340)의 형상을 변화할 수 있다. 도 6은 예시적으로 소자(310)와 대면하는 상부 열전도 요소(340a) 및 상부 열전도 요소(340a)에 비하여 작은 단면적을 가지는 하부 열전도 요소(240b)를 포함하는 열전도 요소(340)를 도시한다. 이러한 상부 열전도 요소(340a)와 하부 열전도 요소(240b)는 동일한 물질일 수도 있으며, 분리형으로 형성한 후 서로 부착하거나 또는 일체형으로 형성할 수 있다.
또한, 상술한 바와 같이, 더 우수한 열전달을 위하여 바닥 LTCC 층(320c)은 하나 또는 그 이상의 방열 비아들을 더 포함할 수 있다.
도 7a 내지 도 7c는 본 발명에 따른 LTCC 패키지의 열 해석을 위하여 유한요소법을 이용한 모델링을 도시한다. 도 7a는 도 1에 도시된 종래 기술에 따른 LTCC 패키지(1)를 모델링한 것이고, 도 7b는 도 3에 도시된 본 발명에 따른 LTCC 패키지(100)를 모델링한 것이고, 도 7c는 도 5에 도시된 본 발명에 따른 LTCC 패키지(200)를 모델링한 것이다.
도 7a 내지 도 7c를 참조하면, 방열 비아들(40, 260)를 채우는 비아 페이스트의 열전도도는 289 W/m-K, LTCC층(20, 120, 220)의 열전도도는 3.3 W/m-K, 열전 도성 접착부재(30, 130, 230)의 열전도도는 57 W/m-K, 열전도 요소(140,240)의 열전도도는 순수 구리의 값인 401 W/m-K로 가정하였다. 또한, 소자(10, 110, 210)의 열전도도는 온도에 따라 변하는 갈륨비소(GaAs)의 열전도도를 적용하였다. 방열 비아들(40, 260)는 지름 0.3 mm, 피치는 0.75 mm로 가정하였다. 이는 방열 비아의 밀집도를 최대화한 수치이다. LTCC층(20, 120, 220)의 두께와 소자(10, 110, 210)의 두께는 각각 0.1 mm, 열전도성 접착부재(30, 130, 230)의 두께는 0.05 mm로 가정하였다. LTCC 층의 최하 바닥면의 온도는 55℃로 가정하였다.
이러한 모델링에 의한 해석 결과는 다음과 같다. 먼저, 발열에 의하여 최고 상승온도는 도1에 도시된 종래 기술에 따른 LTCC 패키지(1)은 66℃인 반면, 도 3에 도시된 본 발명에 따른 LTCC 패키지(100)는 50℃, 및 도 5에 도시된 본 발명에 따른 LTCC 패키지(200)는 41℃로 나타났다. 종래 기술의 LTCC 패키지(1)와 비교하여 열저항의 관점에서 검토하면, 도 3의 LTCC 패키지(100)는 24%의 열저항 감소를 보였으며, 도 5의 LTCC 패키지(200)는 38%의 열저항 감소를 보였다. 이와 같은 열저항 감소 효과는 소자(10, 110, 210) 하단에 위치하는 LTCC 층의 갯수가 많아질수록 증가하였다. 예를 들어, 소자(10, 110, 210) 하단의 LTCC 층의 숫자를 3층에서 6층으로 증가하는 경우에, 종래 기술의 LTCC 패키지(1)는 최고 상승온도가 73℃가 되었으나. 본 발명에 따른 LTCC 패키지(100, 200)는 추가적인 방열 비아(260)의 유무에 관계없이 차이가 거의 없었다. 따라서, 이러한 경우에는 열저항이 최대 44% 감소된다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으 며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 따른 LTCC 패키지 및 그 제조방법은, 고발열 소자의 하측의 LTCC층 중에서 히트싱크와 접촉하는 LTCC층을 제외한 열전달 경로에 해당하는 부분을 제거하고 열전도도가 상대적으로 높은 물질로 대체하여 열확산 저항 및 열전도에 의해 야기되는 열저항을 최소화하여 소자의 바닥면에서부터 히트싱크까지의 열저항 및 열응력을 최소화할 수 있다. 본 발명에 따르면, 소자의 온도상승을 최소화하고, 방열 비아를 제작하는 공정을 최소화할 수 있으므로 공정 시간과 비용을 줄일 수 있다.

Claims (20)

  1. 복수의 LTCC 층들을 포함하고 소자가 실장되는 리세스를 포함하는 LTCC 기판;
    제1 열전도성 접착부재를 이용하여 상기 리세스에 의하여 노출된 제1 LTCC층 상에 부착된 열전도 요소;
    제2 열전도성 접착부재를 이용하여 상기 열전도 요소의 상측에 부착된 소자; 및
    상기 소자와 상기 LTCC 기판을 전기적으로 연결하는 연결부재를 포함하는 것을 특징으로 하는 LTCC 패키지.
  2. 제 1 항에 있어서, 상기 열전도 요소는 상기 제1 LTCC층에 부착되는 하부 열전도 요소와 상기 하부 열전도 요소의 상측에 위치하며 상기 하부 열전도 요소에 비하여 큰 단면적을 가지는 상부 열전도 요소를 포함하는 것을 특징으로 하는 LTCC 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 LTCC 기판의 상기 열전도 요소가 부착된 측의 대향 측에 제3 열전도성 접착부재를 이용하여 부착된 히트싱크를 더 포함하는 것을 특징으로 하는 LTCC 패키지.
  4. 제 2 항에 있어서, 상기 상부 열전도 요소 및 상기 하부 열전도 요소는 분리형 또는 일체형으로 형성된 것을 특징으로 하는 LTCC 패키지.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 제1 LTCC층은 그 내부를 관통하는 하나 또는 그 이상의 방열 비아들을 더 포함하는 것을 특징으로 하는 LTCC 패키지.
  6. 제 5 항에 있어서, 상기 방열 비아들은 은(Ag) 또는 구리(Cu) 페이스트를 포함하는 것을 특징으로 하는 LTCC 패키지.
  7. 제 1 항에 있어서, 상기 소자의 상면은 상기 LTCC 기판의 상면과 동일하거나 낮은 것을 특징으로 하는 LTCC 패키지.
  8. 제 1 항에 있어서, 상기 소자는 고발열 소자인 것을 특징으로 하는 LTCC 패키지.
  9. 제 1 항에 있어서, 상기 열전도 요소는 금속을 포함하는 것을 특징으로 하는 LTCC 패키지.
  10. 제 9 항에 있어서, 상기 금속은 구리(Cu), 알루미늄(Ag), 은(Ag), 금(Au), 또는 이들의 합금을 포함하는 것을 특징으로 하는 LTCC 패키지.
  11. 제 1 항에 있어서, 상기 제1, 제2 및 제3 열전도성 접착부재는 은(Ag) 또는 구리(Cu) 또는 이들의 조합을 포함하는 것을 특징으로 하는 LTCC 패키지.
  12. 제 1 항에 있어서, 상기 제1, 제2 및 제3 열전도성 접착부재는 동일한 물질인 것을 특징으로 하는 LTCC 패키지.
  13. 제 1 항에 있어서, 상기 복수의 LTCC 층들 중에 일부 또는 전부는 그 표면, 또는 내부에 배선 회로, 수동 소자, 또는 이들의 조합을 포함하는 패턴이 형성된 것을 특징으로 하는 LTCC 패키지.
  14. 제 3 항에 있어서, 상기 히트싱크는 금속을 포함하는 것을 특징으로 하는 LTCC 패키지.
  15. 제 14 항에 있어서, 상기 금속은 구리(Cu), 알루미늄(Ag), 은(Ag), 금(Au), 이들의 합금, 또는 스테인레스 스틸을 포함하는 것을 특징으로 하는 LTCC 패키지.
  16. 제 3 항에 있어서, 상기 히트 싱크는 굴곡이 있는 표면형상을 가지는 것을 특징으로 하는 LTCC 패키지.
  17. 복수의 LTCC 층들을 포함하며, 소자가 실장되는 리세스를 포함하는 LTCC 기판을 준비하는 단계;
    제1 열전도성 접착부재를 이용하여 상기 리세스에 의하여 노출된 제1 LTCC층 상에 열전도 요소를 부착하는 단계;
    제2 열전도성 접착부재를 이용하여 상기 열전도 요소의 상측에 소자를 부착하는 단계; 및
    연결부재를 이용하여 상기 소자와 상기 LTCC 기판을 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 LTCC 패키지 제조방법.
  18. 제 17 항에 있어서, 상기 LTCC 기판의 상기 열전도 요소가 부착된 측의 대향 측에 제3 열전도성 접착부재를 이용하여 히트싱크를 부착하는 단계를 더 포함하는 것을 특징으로 하는 LTCC 패키지 제조방법.
  19. 제 17 항에 있어서, 엔캡슐런트를 이용하여 상기 와이어를 덮는 단계를 더 포함하는 것을 특징으로 하는 LTCC 패키지 제조방법.
  20. 제 17 항에 있어서, 상기 LTCC 기판을 준비하는 단계는 상기 제1 LTCC층을 관통하는 복수의 방열 비아를 형성하는 단계를 더 포함하는 것을 특징으로 하는 LTCC 패키지 제조방법.
KR1020070040972A 2007-04-26 2007-04-26 Ｌｔｃｃ 패키지 및 그 제조방법 KR100825766B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070040972A KR100825766B1 (ko) 2007-04-26 2007-04-26 Ｌｔｃｃ 패키지 및 그 제조방법
US12/529,775 US20100103623A1 (en) 2007-04-26 2008-03-12 Low-temperature-cofired-ceramic package and method of manufacturing the same
PCT/KR2008/001392 WO2008133403A1 (en) 2007-04-26 2008-03-12 Low-temperature-cofired-ceramic package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070040972A KR100825766B1 (ko) 2007-04-26 2007-04-26 Ｌｔｃｃ 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100825766B1 true KR100825766B1 (ko) 2008-04-29

Family

ID=39572774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040972A KR100825766B1 (ko) 2007-04-26 2007-04-26 Ｌｔｃｃ 패키지 및 그 제조방법

Country Status (3)

Country Link
US (1) US20100103623A1 (ko)
KR (1) KR100825766B1 (ko)
WO (1) WO2008133403A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015709B1 (ko) 2009-07-02 2011-02-22 삼성전기주식회사 세라믹 적층체 모듈 및 그 제조방법
KR101015735B1 (ko) * 2009-07-02 2011-02-22 삼성전기주식회사 세라믹 적층체 모듈 및 그 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2294630A2 (en) * 2008-05-16 2011-03-16 Soliant Energy, Inc. Solar systems that include one or more shade-tolerant wiring schemes
TW201041093A (en) * 2009-05-15 2010-11-16 High Conduction Scient Co Ltd Section-difference type ceramics base copper-clad laminate set and manufacturing method thereof
JP5648682B2 (ja) * 2010-03-30 2015-01-07 株式会社村田製作所 金属ベース基板
US8650521B1 (en) * 2011-12-01 2014-02-11 The Florida State University Research Foundation, Inc. Dendritic cooling layer generator and method of fabrication
CN203377255U (zh) * 2013-06-27 2014-01-01 比亚迪股份有限公司 Led散热支架
DE102014202302B4 (de) * 2013-07-03 2015-02-19 Technische Universität Dresden Vorrichtung zum Beheizen von Vorformkörpern
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
DE102013019617B4 (de) * 2013-11-25 2015-07-02 Tesat-Spacecom Gmbh & Co.Kg Elektrische Hochspannungskomponente zur Verwendung in einem Satelliten sowie Satellit damit
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
TWM519879U (zh) * 2015-08-03 2016-04-01 Dowton Electronic Materials Co Ltd 電子裝置之改良散熱結構
CN105762117B (zh) * 2016-05-06 2018-10-09 中国工程物理研究院电子工程研究所 一种ltcc基板的交错层叠三维封装结构
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
US10861803B1 (en) * 2017-03-17 2020-12-08 Scientific Components Corporation Low cost millimeter wave integrated LTCC package and method of manufacturing
WO2019153122A1 (zh) * 2018-02-06 2019-08-15 深圳市傲科光电子有限公司 混合印刷电路板
CN115332226A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 基于陶瓷中介层的封装结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118385A (ja) 2000-08-10 2002-04-19 Tektronix Inc 低温焼成セラミック基板構造体
JP2003500834A (ja) 1999-05-19 2003-01-07 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 電子部品用のキャリア及びキャリアの製造方法
JP2003183071A (ja) 2001-12-17 2003-07-03 Kyocera Corp 低温焼成磁器組成物および低温焼成磁器並びに多層配線基板
KR20050049753A (ko) * 2003-11-24 2005-05-27 삼성전기주식회사 세라믹 패키지의 실링방법 및 이에 따라 제조된 기밀성이확보된 세라믹 패키지
KR100583239B1 (ko) 2004-12-21 2006-05-25 한국전자통신연구원 통신 송수신 모듈

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503685B2 (ja) * 1989-10-23 1996-06-05 日本電気株式会社 ヒ―トシンク付半導体装置
US5176771A (en) * 1991-12-23 1993-01-05 Hughes Aircraft Company Multilayer ceramic tape substrate having cavities formed in the upper layer thereof and method of fabricating the same by printing and delamination
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
US7183640B2 (en) * 1999-12-13 2007-02-27 Lamina Ceramics, Inc. Method and structures for enhanced temperature control of high power components on multilayer LTCC and LTCC-M boards
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US7321098B2 (en) * 2004-04-21 2008-01-22 Delphi Technologies, Inc. Laminate ceramic circuit board and process therefor
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
JP4962228B2 (ja) * 2006-12-26 2012-06-27 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500834A (ja) 1999-05-19 2003-01-07 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 電子部品用のキャリア及びキャリアの製造方法
JP2002118385A (ja) 2000-08-10 2002-04-19 Tektronix Inc 低温焼成セラミック基板構造体
JP2003183071A (ja) 2001-12-17 2003-07-03 Kyocera Corp 低温焼成磁器組成物および低温焼成磁器並びに多層配線基板
KR20050049753A (ko) * 2003-11-24 2005-05-27 삼성전기주식회사 세라믹 패키지의 실링방법 및 이에 따라 제조된 기밀성이확보된 세라믹 패키지
KR100583239B1 (ko) 2004-12-21 2006-05-25 한국전자통신연구원 통신 송수신 모듈

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015709B1 (ko) 2009-07-02 2011-02-22 삼성전기주식회사 세라믹 적층체 모듈 및 그 제조방법
KR101015735B1 (ko) * 2009-07-02 2011-02-22 삼성전기주식회사 세라믹 적층체 모듈 및 그 제조방법
US8307546B2 (en) 2009-07-02 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing a ceramic elements module
US9374885B2 (en) 2009-07-02 2016-06-21 Samsung Electro-Mechanics Co., Ltd. Ceramic elements module

Also Published As

Publication number Publication date
US20100103623A1 (en) 2010-04-29
WO2008133403A1 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
KR100825766B1 (ko) Ｌｔｃｃ 패키지 및 그 제조방법
US7405102B2 (en) Methods and apparatus for thermal management in a multi-layer embedded chip structure
JP3677429B2 (ja) フリップチップ型半導体装置の製造方法
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
TWI679736B (zh) 功率覆蓋結構及其製造方法
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
US8520388B2 (en) Heat-radiating component and electronic component device
US6373131B1 (en) TBGA semiconductor package
KR100186331B1 (ko) 적층형 패키지
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
US20090072384A1 (en) Packaging substrate having heat-dissipating structure
US20060145328A1 (en) Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
US20080006936A1 (en) Superfine-circuit semiconductor package structure
US20110147788A1 (en) Semiconductor device with a light emitting semiconductor die
KR101730650B1 (ko) 실장 기판 및 반도체 모듈
US8304922B2 (en) Semiconductor package system with thermal die bonding
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
US8188379B2 (en) Package substrate structure
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
CN107123601B (zh) 一种高散热器件封装结构和板级制造方法
US20080017402A1 (en) Substrate module with high thermal conductivity and its fabrication method of same
TW202103282A (zh) 半導體裝置和製造半導體裝置的方法
US6414847B1 (en) Integral dielectric heatspreader
US11488911B2 (en) Flip-chip package substrate

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee