JP2002118385A - 低温焼成セラミック基板構造体 - Google Patents

低温焼成セラミック基板構造体

Info

Publication number
JP2002118385A
JP2002118385A JP2001240705A JP2001240705A JP2002118385A JP 2002118385 A JP2002118385 A JP 2002118385A JP 2001240705 A JP2001240705 A JP 2001240705A JP 2001240705 A JP2001240705 A JP 2001240705A JP 2002118385 A JP2002118385 A JP 2002118385A
Authority
JP
Japan
Prior art keywords
conductive
dielectric layer
integrated circuit
conductive pattern
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001240705A
Other languages
English (en)
Other versions
JP3706317B2 (ja
Inventor
William A Hagerup
ウィリアム・エー・ハガラップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2002118385A publication Critical patent/JP2002118385A/ja
Application granted granted Critical
Publication of JP3706317B2 publication Critical patent/JP3706317B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 集積回路24の底面電圧入力リードを接地以外
の電圧供給源に結合し、ヒートシンク30を接地電位に維
持して、集積回路素子が発生する熱を容易に管理する。 【解決手段】 第１導電パターン16は、第１誘電体層12
の上面に形成されてコンデンサ20の第１プレートとして
機能する第１導電要素１８と、集積回路素子24用の電位
リードとして機能する第２導電要素22を有する。第２導
電パターン26は、第１及び第２誘電体層の間で第１導電
パターンの下に配置されて、コンデンサの第２プレート
として機能し、集積回路素子用の熱導伝性熱伝達層とし
ても機能する。熱導伝性ビア28が第２誘電体層の上面及
び底面の間で、且つ第２導電要素の下側で、第２導電パ
ターンに熱的に結合される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、基板構造
体（substrate structure）に関し、特に、二重用途の
埋め込み層を有する低温焼成セラミック基板構造体に関
する。
【０００２】
【従来の技術】種々の形式の誘電体材料を用いて、電子
応用の基板を形成している。基板に利用される一般的な
材料の１つは、アルミナ・セラミック材料であり、基板
の上面には、従来の厚膜抵抗器い又は薄膜抵抗器や金属
被覆が形成される。アルミナ・セラミック基板の利点
は、熱的導伝性であり、基板上に取り付けられた集積回
路が発生する熱を散逸させるのを助ける。一方、アルミ
ナ・セラミック基板の欠点は、基板内に内部層を形成す
るのが困難な点である。
【０００３】また、低温焼成セラミック（ＬＴＣＣ：Lo
w Temperature Co-fired Ceramic）材料を用いて、電子
応用のための誘電体基板も形成されている。ＬＴＣＣ材
料の利点は、抵抗、コンデンサ、インダクタ、変圧器な
どの埋め込み材料を基板内に形成できることである。ア
メリカ合衆国特許第５６０４６７３号は、電力変換用の
低温焼成セラミック基板を開示している。この低温焼成
セラミック基板は、多くの層を有し、種々の金属化導体
をこの基板の外側面に有すると共に、種々の基板内側層
も有する。集積回路が配置される空洞を形成する際、こ
の空洞の直下の基板内に形成される熱ビア（通路）を有
する場合と有さない場合とがある。ヒートシンクは、基
板の下部に位置決めされ、この基板は、熱ビアと一致し
て、基板上に形成された電子回路用の熱管理を行う。代
わりに、集積回路素子を基板の上面に配置して、熱ビア
を基板の真下に形成してもよい。ヒートシンクを受ける
基板の対向側から、基板に空洞を形成する。熱管理のた
めに、集積回路素子の下の熱ビアとヒートシンクが一致
する。さらに別の従来例では、例えば、アメリカ合衆国
特許第５３８６３３９号に記載のように、高熱導伝性Ｌ
ＴＣＣテープを用いて、低温焼成セラミック基板内の本
来の位置にヒートシンクを形成している。なお、集積回
路の下の低温焼成セラミック基板を高熱導伝性ＬＴＣＣ
テープと交換する。
【０００４】種々のストリップ・ライン・コンポーネン
ト及び受動素子は、特定の回路設計の要求に応じて、低
温焼成セラミック基板に形成されている。例えば、コン
デンサは、２個の平行な導電プレート構造体を配置する
ことにより形成できる。なお、これらプレート構造体
は、互いに隣接しており、低温焼成セラミック層が間に
入って分離されている。導電ビアを用いて、これらプレ
ートを、基板内の他の埋め込みコンポーネント上の基板
の表面上のコンポーネントに接続できる。
【０００５】
【発明が解決しようとする課題】上述の焼成セラミック
構造体の欠点は、適切な電圧を集積回路素子に供給する
際に、その素子が発生した熱の管理を行わなければなら
ないことである。一般的に、表面実装集積回路素子の底
面は、電圧入力リードとして作用する。従来技術では、
ヒートシンク及びビアを介して、このリードを接地電位
に結合している。しかし、あるアプリケーションにおい
ては、集積回路の底部の電圧入力リードは、負の電圧源
の電圧の如きある電圧レベルである必要がある。よっ
て、ＬＴＣＣ基板構造体にとっては、集積回路の底面電
圧入力リードが、接地でない電圧供給源に結合される一
方、ヒートシンクを接地電位に維持して、集積回路素子
が発生する熱を管理する必要がある。かかる構造体で
は、基板全体にわたって生じる影響は最小でなければな
らない。基板構造体は、この基板構造体の上及び内部に
形成された種々のコンポーネントを割り付けて接続する
際に柔軟性がなければならない。さらに、熱管理構造体
の要素をコンポーネント構造体と組み合わせても、基板
を最小のサイズに維持する必要がある。
【０００６】したがって、本発明は、集積回路の底面電
圧入力リードが、接地でない電圧供給源に結合される一
方、ヒートシンクを接地電位に維持して、集積回路素子
が発生する熱を容易に管理できると共に、基板全体に対
する熱の影響が最小であり、コンポーネントの割り付け
及び接続に柔軟性があり、基板を最小のサイズにできる
低温焼成セラミック基板構造体を提供するものである。
【０００７】
【課題を解決するための手段】よって、本発明の低温焼
成セラミック基板構造体は、上面及び底面を夫々有する
第１及び第２誘電体層を有する。第１誘電体層の上面
は、そこに形成された第１導電パターンを有し、第１導
電要素がコンデンサの第１プレートとして作用する。第
１誘電体層の上面に形成された第２導電要素は、集積回
路素子の電位リードとして作用し、その集積回路素子の
底面は、この集積回路素子の電圧入力リードである。第
２導電パターンは、第１及び第２誘電体層の間に配列さ
れ、且つ第１導電パターンの下に配置され、コンデンサ
の第２プレートとして機能すると共に、集積回路素子の
熱導伝性熱伝達層としても機能する。少なくとも１個の
熱導伝性ビアが、第２誘電体層の上面及び底面の間で、
第１誘電体層の上面の第２導電要素の下に形成される。
このビアは、第２導電パターンに熱結合される。
【０００８】好ましくは、基板構造体は、配列パターン
として集積回路素子の下に形成された複数の熱導伝性ビ
アを有する。ヒートシンクは、第２誘電体層の底面に隣
接して配置され、単一又は複数の熱導伝性ビアに熱結合
される。本発明の好適実施例において、第３導電パター
ンを第２誘電体層の底面に形成し、この第２誘電体層
は、単一又は複数の熱導伝性ビアに熱結合している。ヒ
ートシンクは、第２誘電体層の底面に隣接して配置さ
れ、第３導電パターンに熱結合される。単一又は複数の
熱導伝性ビアは、好適には、金などの高い熱導伝性物質
が詰まった筒状のボアで形成されている。また、単一又
は複数の熱導伝性ビアは、導電体であることが好まし
い。
【０００９】好ましくは、第１誘電体層の厚さは、０．
００４インチ（０．１０１６ｍｍ）のレンジであり、第
２誘電体層の厚さは、０．０２５インチ（０．６３５ｍ
ｍ）のレンジである。導電パターンの厚さは、０．００
０５インチ（０．０１２７ｍｍ）のレンジである。この
配列の熱導伝性ビアの各々のボアの直径は、０．０１０
インチ（０．２５４ｍｍ）のレンジであり、中心から中
心までの間隔は、０．０２０インチ（０．５０８ｍｍ）
のレンジである。
【００１０】本発明の目的、利点及び新規な特徴は、添
付図を参照した以下の説明から明らかになろう。なお、
本明細書での上や底などの相対的な用語は、添付図を基
準にしているが、低温焼成セラミック基板構造体の向き
を変えることにより相対的な用語も変わるので、これら
用語は、特許請求の範囲を含めて絶対的な意味で用いる
ものではない。
【００１１】
【発明の実施の形態】図１は、本発明の低温焼成セラミ
ック（ＬＴＣＣ）基板構造体１０の第１実施例の平面図
である。この基板構造体１０は、図１の線Ａ−Ａ’に沿
った側断面図である図２から判るように、誘電体ＬＴＣ
Ｃ材料の個別層から形成した多層構造である。基板構造
体１０は、好ましくは、デュポン社製９５１型ＬＴＣＣ
材料を用いて実施するが、このデュポン社製９５１型Ｌ
ＴＣＣ材料と類似の特性を有する他のＬＴＣＣ材料を本
発明に同様に用いることもできる。
【００１２】基板構造体１０は、夫々上面及び底面を有
する第１誘電体層１２及び第２誘電体層１４を有する。
第１誘電体層１２の上面は、そこに形成された第１導電
パターン１６を有する。導電パターン１６は、コンデン
サ２０の第１プレートとして機能する第１導電要素１８
を有する。第２導電要素２２は、第１誘電体層１２の上
面に形成され、集積回路素子２４の電位リードとして機
能する。好適実施例において、表面実装演算増幅器の如
き集積回路素子２４は、この素子の底面をこの素子の電
位リードとして用い、一般的には、この電位リードに供
給される負電位となる。第１誘電体層１２及び第２誘電
体層１４の間で、第１導電パターン１６の下には、第２
導電パターン２６が配置される。第２導電パターン２６
は、コンデンサ２０の第２プレートとして機能すると共
に、集積回路素子２４用の熱導伝性熱伝達層としても機
能する。すなわち、二重の用途となる。熱導伝性ビア２
８は、第２誘電体層１４の上面及び底面の間で、且つ誘
電体層１２の上面の第２導電要素２２の下に形成され
る。ヒートシンク３０は、好ましくは、第２誘電体層１
４の底面の近傍に配置され、ビア２８を介して第２導電
パターン２６に熱結合される。
【００１３】第２導電パターン２６は、基板構造体１０
の回路要素及び熱伝達層の両方として機能する。第１誘
電体層１２の厚さは、誘電体層材料の熱特性の関数であ
る。デュポン社製９５１型ＬＴＣＣ材料を用いた第１誘
電体層１２の厚さは、好適には、０．００４インチ
（０．１０１６ｍｍ）のレンジである。同じＬＴＣＣ材
料を用いる第２誘電体層１４の厚さは、０．０２５イン
チ（０．６３５ｍｍ）のレンジである。第１導電パター
ン１６及び第２導電パターン２６は、周知の厚膜処理又
は薄膜処理を用いて形成できる。好適実施例において、
第１導電パターン１６及び第２導電パターン２６の厚さ
は、０．０００５インチ（０．０１２７ｍｍ）のレンジ
である。第２誘電体層１４内に形成された筒状ボアは、
好ましくは、金などの熱導伝性金属で埋まっており、熱
導伝性ビア２８を作る。当該技術分野で既知の材料を用
いて、ＬＴＣＣ材料における熱導伝性ビアを作ってもよ
い。好適実施例において、熱導伝性ビアは、導電性であ
る。これにより、本発明の基板構造体を用いる回路設計
に柔軟性ができ、第２導電パターン２６、ビア２８及び
ヒートシンク３０を接地に電気的に結合できる。
【００１４】図３は、本発明のＬＴＣＣ基板構造体１０
の好適な第２実施例の平面図であり、図４は、図３の線
Ｂ−Ｂ’に沿った側断面図である。図３及び図４に示す
素子の内、図１及び図２に示す素子と同じものは、同じ
参照符号で示す。第１導電パターン１６及び第２導電パ
ターン２６の互いの相対位置と、第１誘電体層１２及び
第２誘電体層１４に対するこれら導電パターンの位置と
は、上述の第１実施例の場合と同じである。さらに、誘
電体層１２及び１４と導電パターン１６及び２６との厚
さは、上述の第１実施例の場合と同じである。この好適
な第２実施例では、単一の導電ビアの代わりに、第２導
電要素２２の下に複数の熱導伝性ビア４０を用いてい
る。これら複数の熱導伝性ビアは、第２誘電体層１４の
上面及び底面の間に形成された筒状ボアである。これら
ボアの直径は、０．０１０インチ（０．２５４ｍｍ）の
レンジであり、ボアの中心から中心の間隔は、０．０２
０インチ（０．５０８ｍｍ）のレンジである。これらボ
アは、金の如き導電性の熱導伝性材料が充填されてい
る。これらビアは、熱的且つ電気的に、第２導電パター
ン２６と、第２誘電体層の底面の第３導電パターン４２
とを結合している。ヒートシンク３０は、第３導電パタ
ーン４２の近傍に配置されており、この第３導電パター
ンに熱的且つ電気的に結合されている。
【００１５】本発明の基板構造体１０は、基板の大きさ
が非常に重要な高速プローブ回路用ハイブリッドに有利
に用いることができる。第１導電要素１８及び第２導電
要素２６により形成されたコンデンサ２０は、差動減衰
器の入力並列抵抗器／コンデンサ回路網の一部であって
もよい。高速アプリケーションにおいて、表面実装緩衝
増幅器集積回路を差動減衰器の直ぐ近くに配置する。緩
衝増幅器の底面は、電圧入力リードとして構成され、第
２導電要素２２を介して負電圧源に結合される。ヒート
シンク３０は、接地に電気的に結合される。第１誘電体
層１２は、負電位の第２導電要素を熱伝達層から遮断す
る。この熱伝達層は、熱導伝性ビアを介してヒートシン
クに結合している。第１誘電体層１２も、コンデンサ２
０の一方のプレートを形成する第１導電要素と、コンデ
ンサ２０の他方のプレートを形成する第２導電パターン
２６との間を電気的に遮断する。代わりに、第２導電パ
ターン２６を接地に電気的に結合して、複数のビア４０
を介してヒートシンクを接地に電気的に結合することも
できる。
【００１６】本発明の基板構造体１０は、図示の如く、
２個のＬＴＣＣ誘電体層を用いており、第１誘電体層１
２の上面が基板の上面である。本発明の基板構造体１０
は、ＬＴＣＣ基板内に同様に使用することができ、第１
誘電体層１２及び第２誘電体層１４がＬＴＣＣ誘電体層
の大きな積み重ね内に配置される。かかる構成におい
て、基板は、集積回路素子２４を受けるようにその基板
に形成された空洞を有する。第１導電パターン１６の第
２導電要素２２は、空洞の内部平面上に露出しており、
第１導電要素１８は、重なった誘電体層の下に埋め込ま
れている。第２導電パターンは、第１誘電体層１２及び
第２誘電体層１４の間に配置される。第２誘電体層１４
は、ＬＴＣＣ材料の多数の個別層から形成してもよく、
この場合、これら個別層の間に形成された変成器、イン
ダクタ、コンデンサ、抵抗器などの受動電気要素を具え
ている。また、単一又は複数の熱導伝性ビアがこれら個
別層を介して形成されている。
【００１７】上述した本発明の低温焼成セラミック基板
構造体は、コンデンサのプレート及びヒートシンク層と
して機能する二重の用途の埋め込み層を有する。この埋
め込み層は、第１及び第２誘電体層の間に配置されてい
る。導電パターンは、埋め込み二重用途層を覆う第１誘
電体層の上面に形成される。上面の導電パターンは、コ
ンデンサの他方のプレートとして機能する第１導電要素
と、第２導電要素上に設けられた集積回路用の電位リー
ドとして機能する第２導電要素とを有する。１個以上の
熱導伝性ビアを第２導電要素の下の第２誘電体基板内に
形成する。これらビアは、二重用途の埋め込み層に熱的
に結合され、基板内で発生する熱を管理する。第３導電
パターンは、ビアに熱結合された第２誘電体層の底面に
形成できる。ヒートシンクは、ビアに熱結合された第２
誘電体層の底面の近傍に配置できる。本発明の好適実施
例において、ビアは、導電性である。
【００１８】本発明の要旨を逸脱することなく、本発明
の上述の実施例の細部を変更することが当業者には容易
であろう。よって、本発明の要旨は、特許請求の範囲に
より限定される。
【００１９】
【発明の効果】上述の如く、本発明の低温焼成セラミッ
ク基板構造体によれば、集積回路の底面の電圧入力リー
ドを、接地でない電圧供給源に結合できる一方、ヒート
シンクを接地電位に維持して、集積回路素子が発生する
熱を容易に管理できる。また、基板全体に対する熱の影
響を最小にでき、コンポーネントの割り付け及び接続に
柔軟性があり、基板を最小のサイズにできる。
【図面の簡単な説明】
【図１】本発明による低温焼成セラミック基板構造体の
第１実施例の平面図である。
【図２】図１に示す本発明による低温焼成セラミック基
板構造体の第１実施例の線Ａ−Ａ’に沿った断面図であ
る。
【図３】本発明による低温焼成セラミック基板構造体の
第２実施例の平面図である。
【図４】図３に示す本発明による低温焼成セラミック基
板構造体の第２実施例の線Ｂ−Ｂ’に沿った断面図であ
る。
【符号の説明】
１０ 低温焼成セラミック（ＬＴＣＣ）基板構造体 １２ 第１誘電体層 １４ 第２誘電体層 １６ 第１導電パターン １８ 第１導電要素 ２０ コンデンサ ２２ 第２導電要素 ２４ 集積回路素子 ２６ 第２導電パターン ２８ ビア ３０ ヒートシンク ４０ ビア ４２ 第３導電パターン
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E322 AA11 FA04 5E338 CC05 CD11 CD13 EE13 EE33 5F036 AA01 BB01 BB08 BD13

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 上面及び底面を夫々有する第１誘電体層
    及び第２誘電体層と、 該第１誘電体層の上記上面に形成され、コンデンサの第
    １プレートとして機能する第１導電要素、及び集積回路
    素子用の電位リードとして機能する第２導電要素を有
    し、上記集積回路素子の底面が上記集積回路素子の電圧
    入力リードである第１導電パターンと、 上記第１誘電体層及び上記第２誘電体層の間に配置さ
    れ、且つ上記第１導電パターンの下に配置されて、上記
    コンデンサの第２プレートとして機能すると共に上記集
    積回路素子用の熱導伝性熱伝達層として機能する第２導
    電パターンと、 該第２誘電体層の上面及び底面の間で、且つ上記第２導
    電要素の下側で、上記第２導電パターンに熱的に結合さ
    れた少なくとも１つの熱導伝性ビアとを具えた低温焼成
    セラミック基板構造体。
  2. 【請求項２】 上記熱導伝性ビアは、金が詰まった筒状
    ボアであることを特徴である請求項１の低温焼成セラミ
    ック基板構造体。
  3. 【請求項３】 上記第２誘電体層の底面近傍に配置さ
    れ、上記熱導伝性ビアに熱的に結合されたヒートシンク
    を更に具えることを特徴とする請求項１の低温焼成セラ
    ミック基板構造体。
  4. 【請求項４】 上記熱導伝性ビアに熱的に結合された上
    記第２誘電体層の底面に形成された第３導電パターンを
    更に具えることを特徴とする請求項１の低温焼成セラミ
    ック基板構造体。
  5. 【請求項５】 上記第２導電要素の下の上記第２誘電体
    層の上面及び底面の間に形成され、上記第２導電要素に
    熱的に結合した複数の熱導伝性ビアを更に具えることを
    特徴とする請求項１の低温焼成セラミック基板構造体。
  6. 【請求項６】 上記第１誘電体層の厚さは、０．１０１
    ６ｍｍのレンジであることを特徴とする請求項１の低温
    焼成セラミック基板構造体。
  7. 【請求項７】 上記第２誘電体層の厚さは、０．６３５
    ｍｍのレンジであることを特徴とする請求項１の低温焼
    成セラミック基板構造体。
  8. 【請求項８】 上記第１及び第２導電パターンの厚さ
    は、０．０１２７ｍｍのレンジであることを特徴とする
    請求項１の低温焼成セラミック基板構造体。
JP2001240705A 2000-08-10 2001-08-08 低温焼成セラミック基板構造体 Expired - Fee Related JP3706317B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/636,128 2000-08-10
US09/636,128 US6477054B1 (en) 2000-08-10 2000-08-10 Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via

Publications (2)

Publication Number Publication Date
JP2002118385A true JP2002118385A (ja) 2002-04-19
JP3706317B2 JP3706317B2 (ja) 2005-10-12

Family

ID=24550550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001240705A Expired - Fee Related JP3706317B2 (ja) 2000-08-10 2001-08-08 低温焼成セラミック基板構造体

Country Status (2)

Country Link
US (1) US6477054B1 (ja)
JP (1) JP3706317B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006525653A (ja) * 2003-05-15 2006-11-09 スカイワークス ソリューションズ，インコーポレイテッド 熱伝導が高められた半導体ダイのパッケージ
KR100825766B1 (ko) 2007-04-26 2008-04-29 한국전자통신연구원 Ｌｔｃｃ 패키지 및 그 제조방법
JP2016006848A (ja) * 2014-05-30 2016-01-14 株式会社村田製作所 トランスモジュール及び受電装置

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3458120B2 (ja) * 2001-03-30 2003-10-20 富士通カンタムデバイス株式会社 高周波半導体装置
DE10200066A1 (de) * 2002-01-03 2003-07-17 Siemens Ag Leistungselektronikeinheit
US6621705B1 (en) * 2002-04-12 2003-09-16 Cisco Technology, Inc. Miniature surface mount heatsink element and method of use
CN100352317C (zh) * 2002-06-07 2007-11-28 松下电器产业株式会社 电子元件安装板、电子元件模块、制造电子元件安装板的方法及通信设备
JP3804861B2 (ja) * 2002-08-29 2006-08-02 株式会社デンソー 電気装置および配線基板
US6700196B1 (en) * 2002-09-23 2004-03-02 Honeywell Federal Manufacturing & Technologies Programmable multi-chip module
DE10262012A1 (de) * 2002-10-09 2004-04-22 Infineon Technologies Ag Speichermodul mit einer Wärmeableiteinrichtung
JP2004146748A (ja) * 2002-10-28 2004-05-20 Alps Electric Co Ltd 薄膜キャパシタ素子
US6882537B2 (en) * 2002-12-23 2005-04-19 Eastman Kodak Company Electrical assemblage and method for removing heat locally generated therefrom
TW559461U (en) * 2003-01-20 2003-10-21 Power Mate Technology Corp Heat conducting structure for circuit board
US7002391B1 (en) * 2003-03-27 2006-02-21 Rf Micro Devices, Inc. Selectable input attenuation
US7026664B2 (en) * 2003-04-24 2006-04-11 Power-One, Inc. DC-DC converter implemented in a land grid array package
US6940724B2 (en) * 2003-04-24 2005-09-06 Power-One Limited DC-DC converter implemented in a land grid array package
KR20060031648A (ko) * 2003-06-30 2006-04-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 발광 다이오드 열 관리 시스템
EP1519411A3 (en) * 2003-09-26 2010-01-13 Panasonic Corporation Semiconductor device and method for fabricating the same
US6872962B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6881895B1 (en) 2003-09-30 2005-04-19 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6873228B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate
US7286359B2 (en) * 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
JP2006024755A (ja) * 2004-07-08 2006-01-26 Fujitsu Ltd 回路基板
US20060044765A1 (en) * 2004-09-01 2006-03-02 Infowize Technologies Corporation Heat dissipation device
US7233497B2 (en) * 2004-10-06 2007-06-19 Hewlett-Packard Development Company, L.P. Surface mount heat sink
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
CN101066009B (zh) * 2004-11-30 2012-03-21 Lm爱立信电话有限公司 改进了热耗散的印刷电路板组件及其制造方法
US7310036B2 (en) * 2005-01-10 2007-12-18 International Business Machines Corporation Heat sink for integrated circuit devices
US7049695B1 (en) * 2005-01-14 2006-05-23 International Business Machines Corporation Method and device for heat dissipation in semiconductor modules
US9048951B2 (en) * 2005-09-02 2015-06-02 Georgios Margaritis Free space optics photodetector and transceiver
GB2448270B (en) * 2006-02-10 2012-02-08 Innovatech Ltd Circuit board and radiating heat system for circuit board
JP4654942B2 (ja) * 2006-02-28 2011-03-23 ミネベア株式会社 面状照明装置
CN101627474A (zh) * 2006-04-20 2010-01-13 Nxp股份有限公司 用于led照明应用的、热沉中的电子器件的热隔离
US7606034B2 (en) * 2006-06-05 2009-10-20 Corsair Memory Thermally enhanced memory module
WO2008002268A1 (en) * 2006-06-27 2008-01-03 Agency For Science, Technology And Research Ltcc substrate structure
US20080218979A1 (en) * 2007-03-08 2008-09-11 Jong-Ho Park Printed circuit (PC) board module with improved heat radiation efficiency
US7808788B2 (en) * 2007-06-29 2010-10-05 Delphi Technologies, Inc. Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
DE102007038514A1 (de) * 2007-08-16 2009-02-19 Robert Bosch Gmbh Elektrische Schaltungsanordnung und Verfahren zur Herstellung einer elektrischen Schaltungsanordnung
US8112884B2 (en) * 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
DE102008009106B4 (de) * 2008-02-14 2010-04-08 Behr-Hella Thermocontrol Gmbh Leiterkarte für elektrische Schaltungen
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US9538633B2 (en) * 2012-12-13 2017-01-03 Nvidia Corporation Passive cooling system integrated into a printed circuit board for cooling electronic components
FR2999864A1 (fr) * 2012-12-19 2014-06-20 Valeo Systemes Thermiques Dispositif de refroidissement pour carte de circuit imprime
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US9565748B2 (en) * 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
US9674952B1 (en) 2013-12-30 2017-06-06 Flextronics Ap, Llc Method of making copper pillar with solder cap
US20160088720A1 (en) * 2014-09-24 2016-03-24 Hiq Solar, Inc. Transistor thermal and emi management solution for fast edge rate environment
JP6477567B2 (ja) * 2016-03-30 2019-03-06 株式会社オートネットワーク技術研究所 回路構成体
US11414201B2 (en) * 2017-05-04 2022-08-16 University Of Dayton Secure smart node and data concentrator for distributed engine control
JP6891274B2 (ja) * 2017-05-22 2021-06-18 株式会社ソニー・インタラクティブエンタテインメント 電子機器
US10389154B2 (en) 2017-06-23 2019-08-20 Dell Products L.P. Power storage adapter using a high efficiency charging method
US10476288B2 (en) 2017-06-23 2019-11-12 Dell Products L.P. Power storage adapter for peak shift operation with a portable information handling system
US10978896B2 (en) 2017-06-23 2021-04-13 Dell Products L.P. High efficiency power storage adapter
US10452102B2 (en) 2017-06-23 2019-10-22 Dell Products L.P. Power delivery contract establishment in a power storage adapter
US10381844B2 (en) 2017-06-23 2019-08-13 Dell Products L.P. Sourcing power from a battery or AC-DC converter of a power storage adapter
US10928880B2 (en) 2017-06-23 2021-02-23 Dell Products L.P. Power storage adapter for communicating battery data with a portable information handling system
US10608443B2 (en) 2017-08-15 2020-03-31 Dell Products L.P. Battery management using battery temperature distribution
US10642333B2 (en) 2017-08-24 2020-05-05 Dell Products L.P. Power storage adapter for efficient supply of power of multiple portable information handling systems
US10673271B2 (en) 2017-09-01 2020-06-02 Dell Products L.P. Efficient charging of multiple portable information handling systems based on learned charging characteristics
US10620679B2 (en) 2017-09-01 2020-04-14 Dell Products L.P. Prioritizing supplying electrical power by a power storage adapter to connected devices
US10404105B2 (en) 2017-09-14 2019-09-03 Dell Products L.P. Power storage adapter for wireless power transmission
US10714797B2 (en) 2017-09-18 2020-07-14 Dell Products L.P. Multilayer thermal laminate with aerogel for battery cell enclosures
US11513928B2 (en) 2017-09-18 2022-11-29 Dell Products L.P. Power storage adapter with power cable validation
US10488906B2 (en) 2017-09-26 2019-11-26 Dell Products L.P. Power delivery based on temperature and other factors in a power storage adapter
US10278279B1 (en) * 2017-10-30 2019-04-30 Dell Products L.P. Transformer thermal radiator for power field effect transistors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218322A (en) 1992-04-07 1993-06-08 Hughes Aircraft Company Solid state microwave power amplifier module
US5386339A (en) 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5604673A (en) 1995-06-07 1997-02-18 Hughes Electronics Low temperature co-fired ceramic substrates for power converters
US5708566A (en) * 1996-10-31 1998-01-13 Motorola, Inc. Solder bonded electronic module
DE19736962B4 (de) * 1997-08-25 2009-08-06 Robert Bosch Gmbh Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
DE19842590A1 (de) * 1998-09-17 2000-04-13 Daimler Chrysler Ag Verfahren zur Herstellung von Schaltungsanordnungen
US6212076B1 (en) * 1999-02-26 2001-04-03 International Business Machines Corporation Enhanced heat-dissipating printed circuit board package
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006525653A (ja) * 2003-05-15 2006-11-09 スカイワークス ソリューションズ，インコーポレイテッド 熱伝導が高められた半導体ダイのパッケージ
KR100825766B1 (ko) 2007-04-26 2008-04-29 한국전자통신연구원 Ｌｔｃｃ 패키지 및 그 제조방법
JP2016006848A (ja) * 2014-05-30 2016-01-14 株式会社村田製作所 トランスモジュール及び受電装置

Also Published As

Publication number Publication date
US6477054B1 (en) 2002-11-05
JP3706317B2 (ja) 2005-10-12

Similar Documents

Publication Publication Date Title
JP3706317B2 (ja) 低温焼成セラミック基板構造体
JP3559810B2 (ja) 差動減衰器
US7872876B2 (en) Multi-layered printed circuit board
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
KR930011201A (ko) 반도체 장치
JPH0697362A (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US4951014A (en) High power microwave circuit packages
JPH1117349A (ja) 高周波集積回路装置およびその製造方法
JPH01307236A (ja) 電子デバイス組立体及びその製造方法
JPH07263619A (ja) 半導体装置
JPS58187B2 (ja) パツケ−ジ・モジユ−ル
JPH022699A (ja) 高密度ハイブリッド集積回路
TW201228490A (en) Wiring board
US6806568B2 (en) Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
TWI284401B (en) Chip embedded packaging structure
GB2287132A (en) Connecting electronic circuits in a multi-chip module having a co-fired substrate
JPH0513610A (ja) 半導体集積回路チツプ実装用基板
JP3036236B2 (ja) 回路基板
CN108684144A (zh) 毫米波频段微带线电路的基体结构及其实现方法
TWI817388B (zh) 陶瓷基板複合結構
JPH1117047A (ja) 電子部品搭載用基板
JP2001177013A (ja) 高周波半導体装置及びその装置を用いた無線装置
JPH0922964A (ja) マイクロ波回路基板
JP3618061B2 (ja) 多層配線基板
JPH07106811A (ja) 高周波回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050728

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100805

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130805

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees