JP3706317B2 - 低温焼成セラミック基板構造体 - Google Patents
低温焼成セラミック基板構造体 Download PDFInfo
- Publication number
- JP3706317B2 JP3706317B2 JP2001240705A JP2001240705A JP3706317B2 JP 3706317 B2 JP3706317 B2 JP 3706317B2 JP 2001240705 A JP2001240705 A JP 2001240705A JP 2001240705 A JP2001240705 A JP 2001240705A JP 3706317 B2 JP3706317 B2 JP 3706317B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- conductive
- substrate structure
- ceramic substrate
- fired ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/066—Heatsink mounted on the surface of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に、基板構造体（substrate structure）に関し、特に、二重用途の埋め込み層を有する低温焼成セラミック基板構造体に関する。
【０００２】
【従来の技術】
種々の形式の誘電体材料を用いて、電子応用の基板を形成している。基板に利用される一般的な材料の１つは、アルミナ・セラミック材料であり、基板の上面には、従来の厚膜抵抗器い又は薄膜抵抗器や金属被覆が形成される。アルミナ・セラミック基板の利点は、熱的導伝性であり、基板上に取り付けられた集積回路が発生する熱を散逸させるのを助ける。一方、アルミナ・セラミック基板の欠点は、基板内に内部層を形成するのが困難な点である。
【０００３】
また、低温焼成セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を用いて、電子応用のための誘電体基板も形成されている。ＬＴＣＣ材料の利点は、抵抗、コンデンサ、インダクタ、変圧器などの埋め込み材料を基板内に形成できることである。アメリカ合衆国特許第５６０４６７３号は、電力変換用の低温焼成セラミック基板を開示している。この低温焼成セラミック基板は、多くの層を有し、種々の金属化導体をこの基板の外側面に有すると共に、種々の基板内側層も有する。集積回路が配置される空洞を形成する際、この空洞の直下の基板内に形成される熱ビア（通路）を有する場合と有さない場合とがある。ヒートシンクは、基板の下部に位置決めされ、この基板は、熱ビアと一致して、基板上に形成された電子回路用の熱管理を行う。代わりに、集積回路素子を基板の上面に配置して、熱ビアを基板の真下に形成してもよい。ヒートシンクを受ける基板の対向側から、基板に空洞を形成する。熱管理のために、集積回路素子の下の熱ビアとヒートシンクが一致する。さらに別の従来例では、例えば、アメリカ合衆国特許第５３８６３３９号に記載のように、高熱導伝性ＬＴＣＣテープを用いて、低温焼成セラミック基板内の本来の位置にヒートシンクを形成している。なお、集積回路の下の低温焼成セラミック基板を高熱導伝性ＬＴＣＣテープと交換する。
【０００４】
種々のストリップ・ライン・コンポーネント及び受動素子は、特定の回路設計の要求に応じて、低温焼成セラミック基板に形成されている。例えば、コンデンサは、２個の平行な導電プレート構造体を配置することにより形成できる。なお、これらプレート構造体は、互いに隣接しており、低温焼成セラミック層が間に入って分離されている。導電ビアを用いて、これらプレートを、基板内の他の埋め込みコンポーネント上の基板の表面上のコンポーネントに接続できる。
【０００５】
【発明が解決しようとする課題】
上述の焼成セラミック構造体の欠点は、適切な電圧を集積回路素子に供給する際に、その素子が発生した熱の管理を行わなければならないことである。一般的に、表面実装集積回路素子の底面は、電圧入力リードとして作用する。従来技術では、ヒートシンク及びビアを介して、このリードを接地電位に結合している。しかし、あるアプリケーションにおいては、集積回路の底部の電圧入力リードは、負の電圧源の電圧の如きある電圧レベルである必要がある。よって、ＬＴＣＣ基板構造体にとっては、集積回路の底面電圧入力リードが、接地でない電圧供給源に結合される一方、ヒートシンクを接地電位に維持して、集積回路素子が発生する熱を管理する必要がある。かかる構造体では、基板全体にわたって生じる影響は最小でなければならない。基板構造体は、この基板構造体の上及び内部に形成された種々のコンポーネントを割り付けて接続する際に柔軟性がなければならない。さらに、熱管理構造体の要素をコンポーネント構造体と組み合わせても、基板を最小のサイズに維持する必要がある。
【０００６】
したがって、本発明は、集積回路の底面電圧入力リードが、接地でない電圧供給源に結合される一方、ヒートシンクを接地電位に維持して、集積回路素子が発生する熱を容易に管理できると共に、基板全体に対する熱の影響が最小であり、コンポーネントの割り付け及び接続に柔軟性があり、基板を最小のサイズにできる低温焼成セラミック基板構造体を提供するものである。
【０００７】
【課題を解決するための手段】
よって、本発明の低温焼成セラミック基板構造体は、上面及び底面を夫々有する第１及び第２誘電体層を有する。第１誘電体層の上面は、そこに形成された第１導電パターンを有し、第１導電要素がコンデンサの第１プレートとして作用する。第１誘電体層の上面に形成された第２導電要素は、集積回路素子の電位リードとして作用し、その集積回路素子の底面は、この集積回路素子の電圧入力リードである。第２導電パターンは、第１及び第２誘電体層の間に配列され、且つ第１導電パターンの下に配置され、コンデンサの第２プレートとして機能すると共に、集積回路素子の熱導伝性熱伝達層としても機能する。少なくとも１個の熱導伝性ビアが、第２誘電体層の上面及び底面の間で、第１誘電体層の上面の第２導電要素の下に形成される。このビアは、第２導電パターンに熱結合される。
【０００８】
好ましくは、基板構造体は、配列パターンとして集積回路素子の下に形成された複数の熱導伝性ビアを有する。ヒートシンクは、第２誘電体層の底面に隣接して配置され、単一又は複数の熱導伝性ビアに熱結合される。本発明の好適実施例において、第３導電パターンを第２誘電体層の底面に形成し、この第２誘電体層は、単一又は複数の熱導伝性ビアに熱結合している。ヒートシンクは、第２誘電体層の底面に隣接して配置され、第３導電パターンに熱結合される。単一又は複数の熱導伝性ビアは、好適には、金などの高い熱導伝性物質が詰まった筒状のボアで形成されている。また、単一又は複数の熱導伝性ビアは、導電体であることが好ましい。
【０００９】
好ましくは、第１誘電体層の厚さは、０．００４インチ（０．１０１６ｍｍ）のレンジであり、第２誘電体層の厚さは、０．０２５インチ（０．６３５ｍｍ）のレンジである。導電パターンの厚さは、０．０００５インチ（０．０１２７ｍｍ）のレンジである。この配列の熱導伝性ビアの各々のボアの直径は、０．０１０インチ（０．２５４ｍｍ）のレンジであり、中心から中心までの間隔は、０．０２０インチ（０．５０８ｍｍ）のレンジである。
【００１０】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の説明から明らかになろう。なお、本明細書での上や底などの相対的な用語は、添付図を基準にしているが、低温焼成セラミック基板構造体の向きを変えることにより相対的な用語も変わるので、これら用語は、特許請求の範囲を含めて絶対的な意味で用いるものではない。
【００１１】
【発明の実施の形態】
図１は、本発明の低温焼成セラミック（ＬＴＣＣ）基板構造体１０の第１実施例の平面図である。この基板構造体１０は、図１の線Ａ−Ａ’に沿った側断面図である図２から判るように、誘電体ＬＴＣＣ材料の個別層から形成した多層構造である。基板構造体１０は、好ましくは、デュポン社製９５１型ＬＴＣＣ材料を用いて実施するが、このデュポン社製９５１型ＬＴＣＣ材料と類似の特性を有する他のＬＴＣＣ材料を本発明に同様に用いることもできる。
【００１２】
基板構造体１０は、夫々上面及び底面を有する第１誘電体層１２及び第２誘電体層１４を有する。第１誘電体層１２の上面は、そこに形成された第１導電パターン１６を有する。導電パターン１６は、コンデンサ２０の第１プレートとして機能する第１導電要素１８を有する。第２導電要素２２は、第１誘電体層１２の上面に形成され、集積回路素子２４の電位リードとして機能する。好適実施例において、表面実装演算増幅器の如き集積回路素子２４は、この素子の底面をこの素子の電位リードとして用い、一般的には、この電位リードに供給される負電位となる。第１誘電体層１２及び第２誘電体層１４の間で、第１導電パターン１６の下には、第２導電パターン２６が配置される。第２導電パターン２６は、コンデンサ２０の第２プレートとして機能すると共に、集積回路素子２４用の熱導伝性熱伝達層としても機能する。すなわち、二重の用途となる。熱導伝性ビア２８は、第２誘電体層１４の上面及び底面の間で、且つ誘電体層１２の上面の第２導電要素２２の下に形成される。ヒートシンク３０は、好ましくは、第２誘電体層１４の底面の近傍に配置され、ビア２８を介して第２導電パターン２６に熱結合される。
【００１３】
第２導電パターン２６は、基板構造体１０の回路要素及び熱伝達層の両方として機能する。第１誘電体層１２の厚さは、誘電体層材料の熱特性の関数である。デュポン社製９５１型ＬＴＣＣ材料を用いた第１誘電体層１２の厚さは、好適には、０．００４インチ（０．１０１６ｍｍ）のレンジである。同じＬＴＣＣ材料を用いる第２誘電体層１４の厚さは、０．０２５インチ（０．６３５ｍｍ）のレンジである。第１導電パターン１６及び第２導電パターン２６は、周知の厚膜処理又は薄膜処理を用いて形成できる。好適実施例において、第１導電パターン１６及び第２導電パターン２６の厚さは、０．０００５インチ（０．０１２７ｍｍ）のレンジである。第２誘電体層１４内に形成された筒状ボアは、好ましくは、金などの熱導伝性金属で埋まっており、熱導伝性ビア２８を作る。当該技術分野で既知の材料を用いて、ＬＴＣＣ材料における熱導伝性ビアを作ってもよい。好適実施例において、熱導伝性ビアは、導電性である。これにより、本発明の基板構造体を用いる回路設計に柔軟性ができ、第２導電パターン２６、ビア２８及びヒートシンク３０を接地に電気的に結合できる。
【００１４】
図３は、本発明のＬＴＣＣ基板構造体１０の好適な第２実施例の平面図であり、図４は、図３の線Ｂ−Ｂ’に沿った側断面図である。図３及び図４に示す素子の内、図１及び図２に示す素子と同じものは、同じ参照符号で示す。第１導電パターン１６及び第２導電パターン２６の互いの相対位置と、第１誘電体層１２及び第２誘電体層１４に対するこれら導電パターンの位置とは、上述の第１実施例の場合と同じである。さらに、誘電体層１２及び１４と導電パターン１６及び２６との厚さは、上述の第１実施例の場合と同じである。この好適な第２実施例では、単一の導電ビアの代わりに、第２導電要素２２の下に複数の熱導伝性ビア４０を用いている。これら複数の熱導伝性ビアは、第２誘電体層１４の上面及び底面の間に形成された筒状ボアである。これらボアの直径は、０．０１０インチ（０．２５４ｍｍ）のレンジであり、ボアの中心から中心の間隔は、０．０２０インチ（０．５０８ｍｍ）のレンジである。これらボアは、金の如き導電性の熱導伝性材料が充填されている。これらビアは、熱的且つ電気的に、第２導電パターン２６と、第２誘電体層の底面の第３導電パターン４２とを結合している。ヒートシンク３０は、第３導電パターン４２の近傍に配置されており、この第３導電パターンに熱的且つ電気的に結合されている。
【００１５】
本発明の基板構造体１０は、基板の大きさが非常に重要な高速プローブ回路用ハイブリッドに有利に用いることができる。第１導電要素１８及び第２導電要素２６により形成されたコンデンサ２０は、差動減衰器の入力並列抵抗器／コンデンサ回路網の一部であってもよい。高速アプリケーションにおいて、表面実装緩衝増幅器集積回路を差動減衰器の直ぐ近くに配置する。緩衝増幅器の底面は、電圧入力リードとして構成され、第２導電要素２２を介して負電圧源に結合される。ヒートシンク３０は、接地に電気的に結合される。第１誘電体層１２は、負電位の第２導電要素を熱伝達層から遮断する。この熱伝達層は、熱導伝性ビアを介してヒートシンクに結合している。第１誘電体層１２も、コンデンサ２０の一方のプレートを形成する第１導電要素と、コンデンサ２０の他方のプレートを形成する第２導電パターン２６との間を電気的に遮断する。代わりに、第２導電パターン２６を接地に電気的に結合して、複数のビア４０を介してヒートシンクを接地に電気的に結合することもできる。
【００１６】
本発明の基板構造体１０は、図示の如く、２個のＬＴＣＣ誘電体層を用いており、第１誘電体層１２の上面が基板の上面である。本発明の基板構造体１０は、ＬＴＣＣ基板内に同様に使用することができ、第１誘電体層１２及び第２誘電体層１４がＬＴＣＣ誘電体層の大きな積み重ね内に配置される。かかる構成において、基板は、集積回路素子２４を受けるようにその基板に形成された空洞を有する。第１導電パターン１６の第２導電要素２２は、空洞の内部平面上に露出しており、第１導電要素１８は、重なった誘電体層の下に埋め込まれている。第２導電パターンは、第１誘電体層１２及び第２誘電体層１４の間に配置される。第２誘電体層１４は、ＬＴＣＣ材料の多数の個別層から形成してもよく、この場合、これら個別層の間に形成された変成器、インダクタ、コンデンサ、抵抗器などの受動電気要素を具えている。また、単一又は複数の熱導伝性ビアがこれら個別層を介して形成されている。
【００１７】
上述した本発明の低温焼成セラミック基板構造体は、コンデンサのプレート及びヒートシンク層として機能する二重の用途の埋め込み層を有する。この埋め込み層は、第１及び第２誘電体層の間に配置されている。導電パターンは、埋め込み二重用途層を覆う第１誘電体層の上面に形成される。上面の導電パターンは、コンデンサの他方のプレートとして機能する第１導電要素と、第２導電要素上に設けられた集積回路用の電位リードとして機能する第２導電要素とを有する。１個以上の熱導伝性ビアを第２導電要素の下の第２誘電体基板内に形成する。これらビアは、二重用途の埋め込み層に熱的に結合され、基板内で発生する熱を管理する。第３導電パターンは、ビアに熱結合された第２誘電体層の底面に形成できる。ヒートシンクは、ビアに熱結合された第２誘電体層の底面の近傍に配置できる。本発明の好適実施例において、ビアは、導電性である。
【００１８】
本発明の要旨を逸脱することなく、本発明の上述の実施例の細部を変更することが当業者には容易であろう。よって、本発明の要旨は、特許請求の範囲により限定される。
【００１９】
【発明の効果】
上述の如く、本発明の低温焼成セラミック基板構造体によれば、集積回路の底面の電圧入力リードを、接地でない電圧供給源に結合できる一方、ヒートシンクを接地電位に維持して、集積回路素子が発生する熱を容易に管理できる。また、基板全体に対する熱の影響を最小にでき、コンポーネントの割り付け及び接続に柔軟性があり、基板を最小のサイズにできる。
【図面の簡単な説明】
【図１】本発明による低温焼成セラミック基板構造体の第１実施例の平面図である。
【図２】図１に示す本発明による低温焼成セラミック基板構造体の第１実施例の線Ａ−Ａ’に沿った断面図である。
【図３】本発明による低温焼成セラミック基板構造体の第２実施例の平面図である。
【図４】図３に示す本発明による低温焼成セラミック基板構造体の第２実施例の線Ｂ−Ｂ’に沿った断面図である。
【符号の説明】
１０ 低温焼成セラミック（ＬＴＣＣ）基板構造体
１２ 第１誘電体層
１４ 第２誘電体層
１６ 第１導電パターン
１８ 第１導電要素
２０ コンデンサ
２２ 第２導電要素
２４ 集積回路素子
２６ 第２導電パターン
２８ ビア
３０ ヒートシンク
４０ ビア
４２ 第３導電パターン
【発明の属する技術分野】
本発明は、一般に、基板構造体（substrate structure）に関し、特に、二重用途の埋め込み層を有する低温焼成セラミック基板構造体に関する。
【０００２】
【従来の技術】
種々の形式の誘電体材料を用いて、電子応用の基板を形成している。基板に利用される一般的な材料の１つは、アルミナ・セラミック材料であり、基板の上面には、従来の厚膜抵抗器い又は薄膜抵抗器や金属被覆が形成される。アルミナ・セラミック基板の利点は、熱的導伝性であり、基板上に取り付けられた集積回路が発生する熱を散逸させるのを助ける。一方、アルミナ・セラミック基板の欠点は、基板内に内部層を形成するのが困難な点である。
【０００３】
また、低温焼成セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を用いて、電子応用のための誘電体基板も形成されている。ＬＴＣＣ材料の利点は、抵抗、コンデンサ、インダクタ、変圧器などの埋め込み材料を基板内に形成できることである。アメリカ合衆国特許第５６０４６７３号は、電力変換用の低温焼成セラミック基板を開示している。この低温焼成セラミック基板は、多くの層を有し、種々の金属化導体をこの基板の外側面に有すると共に、種々の基板内側層も有する。集積回路が配置される空洞を形成する際、この空洞の直下の基板内に形成される熱ビア（通路）を有する場合と有さない場合とがある。ヒートシンクは、基板の下部に位置決めされ、この基板は、熱ビアと一致して、基板上に形成された電子回路用の熱管理を行う。代わりに、集積回路素子を基板の上面に配置して、熱ビアを基板の真下に形成してもよい。ヒートシンクを受ける基板の対向側から、基板に空洞を形成する。熱管理のために、集積回路素子の下の熱ビアとヒートシンクが一致する。さらに別の従来例では、例えば、アメリカ合衆国特許第５３８６３３９号に記載のように、高熱導伝性ＬＴＣＣテープを用いて、低温焼成セラミック基板内の本来の位置にヒートシンクを形成している。なお、集積回路の下の低温焼成セラミック基板を高熱導伝性ＬＴＣＣテープと交換する。
【０００４】
種々のストリップ・ライン・コンポーネント及び受動素子は、特定の回路設計の要求に応じて、低温焼成セラミック基板に形成されている。例えば、コンデンサは、２個の平行な導電プレート構造体を配置することにより形成できる。なお、これらプレート構造体は、互いに隣接しており、低温焼成セラミック層が間に入って分離されている。導電ビアを用いて、これらプレートを、基板内の他の埋め込みコンポーネント上の基板の表面上のコンポーネントに接続できる。
【０００５】
【発明が解決しようとする課題】
上述の焼成セラミック構造体の欠点は、適切な電圧を集積回路素子に供給する際に、その素子が発生した熱の管理を行わなければならないことである。一般的に、表面実装集積回路素子の底面は、電圧入力リードとして作用する。従来技術では、ヒートシンク及びビアを介して、このリードを接地電位に結合している。しかし、あるアプリケーションにおいては、集積回路の底部の電圧入力リードは、負の電圧源の電圧の如きある電圧レベルである必要がある。よって、ＬＴＣＣ基板構造体にとっては、集積回路の底面電圧入力リードが、接地でない電圧供給源に結合される一方、ヒートシンクを接地電位に維持して、集積回路素子が発生する熱を管理する必要がある。かかる構造体では、基板全体にわたって生じる影響は最小でなければならない。基板構造体は、この基板構造体の上及び内部に形成された種々のコンポーネントを割り付けて接続する際に柔軟性がなければならない。さらに、熱管理構造体の要素をコンポーネント構造体と組み合わせても、基板を最小のサイズに維持する必要がある。
【０００６】
したがって、本発明は、集積回路の底面電圧入力リードが、接地でない電圧供給源に結合される一方、ヒートシンクを接地電位に維持して、集積回路素子が発生する熱を容易に管理できると共に、基板全体に対する熱の影響が最小であり、コンポーネントの割り付け及び接続に柔軟性があり、基板を最小のサイズにできる低温焼成セラミック基板構造体を提供するものである。
【０００７】
【課題を解決するための手段】
よって、本発明の低温焼成セラミック基板構造体は、上面及び底面を夫々有する第１及び第２誘電体層を有する。第１誘電体層の上面は、そこに形成された第１導電パターンを有し、第１導電要素がコンデンサの第１プレートとして作用する。第１誘電体層の上面に形成された第２導電要素は、集積回路素子の電位リードとして作用し、その集積回路素子の底面は、この集積回路素子の電圧入力リードである。第２導電パターンは、第１及び第２誘電体層の間に配列され、且つ第１導電パターンの下に配置され、コンデンサの第２プレートとして機能すると共に、集積回路素子の熱導伝性熱伝達層としても機能する。少なくとも１個の熱導伝性ビアが、第２誘電体層の上面及び底面の間で、第１誘電体層の上面の第２導電要素の下に形成される。このビアは、第２導電パターンに熱結合される。
【０００８】
好ましくは、基板構造体は、配列パターンとして集積回路素子の下に形成された複数の熱導伝性ビアを有する。ヒートシンクは、第２誘電体層の底面に隣接して配置され、単一又は複数の熱導伝性ビアに熱結合される。本発明の好適実施例において、第３導電パターンを第２誘電体層の底面に形成し、この第２誘電体層は、単一又は複数の熱導伝性ビアに熱結合している。ヒートシンクは、第２誘電体層の底面に隣接して配置され、第３導電パターンに熱結合される。単一又は複数の熱導伝性ビアは、好適には、金などの高い熱導伝性物質が詰まった筒状のボアで形成されている。また、単一又は複数の熱導伝性ビアは、導電体であることが好ましい。
【０００９】
好ましくは、第１誘電体層の厚さは、０．００４インチ（０．１０１６ｍｍ）のレンジであり、第２誘電体層の厚さは、０．０２５インチ（０．６３５ｍｍ）のレンジである。導電パターンの厚さは、０．０００５インチ（０．０１２７ｍｍ）のレンジである。この配列の熱導伝性ビアの各々のボアの直径は、０．０１０インチ（０．２５４ｍｍ）のレンジであり、中心から中心までの間隔は、０．０２０インチ（０．５０８ｍｍ）のレンジである。
【００１０】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の説明から明らかになろう。なお、本明細書での上や底などの相対的な用語は、添付図を基準にしているが、低温焼成セラミック基板構造体の向きを変えることにより相対的な用語も変わるので、これら用語は、特許請求の範囲を含めて絶対的な意味で用いるものではない。
【００１１】
【発明の実施の形態】
図１は、本発明の低温焼成セラミック（ＬＴＣＣ）基板構造体１０の第１実施例の平面図である。この基板構造体１０は、図１の線Ａ−Ａ’に沿った側断面図である図２から判るように、誘電体ＬＴＣＣ材料の個別層から形成した多層構造である。基板構造体１０は、好ましくは、デュポン社製９５１型ＬＴＣＣ材料を用いて実施するが、このデュポン社製９５１型ＬＴＣＣ材料と類似の特性を有する他のＬＴＣＣ材料を本発明に同様に用いることもできる。
【００１２】
基板構造体１０は、夫々上面及び底面を有する第１誘電体層１２及び第２誘電体層１４を有する。第１誘電体層１２の上面は、そこに形成された第１導電パターン１６を有する。導電パターン１６は、コンデンサ２０の第１プレートとして機能する第１導電要素１８を有する。第２導電要素２２は、第１誘電体層１２の上面に形成され、集積回路素子２４の電位リードとして機能する。好適実施例において、表面実装演算増幅器の如き集積回路素子２４は、この素子の底面をこの素子の電位リードとして用い、一般的には、この電位リードに供給される負電位となる。第１誘電体層１２及び第２誘電体層１４の間で、第１導電パターン１６の下には、第２導電パターン２６が配置される。第２導電パターン２６は、コンデンサ２０の第２プレートとして機能すると共に、集積回路素子２４用の熱導伝性熱伝達層としても機能する。すなわち、二重の用途となる。熱導伝性ビア２８は、第２誘電体層１４の上面及び底面の間で、且つ誘電体層１２の上面の第２導電要素２２の下に形成される。ヒートシンク３０は、好ましくは、第２誘電体層１４の底面の近傍に配置され、ビア２８を介して第２導電パターン２６に熱結合される。
【００１３】
第２導電パターン２６は、基板構造体１０の回路要素及び熱伝達層の両方として機能する。第１誘電体層１２の厚さは、誘電体層材料の熱特性の関数である。デュポン社製９５１型ＬＴＣＣ材料を用いた第１誘電体層１２の厚さは、好適には、０．００４インチ（０．１０１６ｍｍ）のレンジである。同じＬＴＣＣ材料を用いる第２誘電体層１４の厚さは、０．０２５インチ（０．６３５ｍｍ）のレンジである。第１導電パターン１６及び第２導電パターン２６は、周知の厚膜処理又は薄膜処理を用いて形成できる。好適実施例において、第１導電パターン１６及び第２導電パターン２６の厚さは、０．０００５インチ（０．０１２７ｍｍ）のレンジである。第２誘電体層１４内に形成された筒状ボアは、好ましくは、金などの熱導伝性金属で埋まっており、熱導伝性ビア２８を作る。当該技術分野で既知の材料を用いて、ＬＴＣＣ材料における熱導伝性ビアを作ってもよい。好適実施例において、熱導伝性ビアは、導電性である。これにより、本発明の基板構造体を用いる回路設計に柔軟性ができ、第２導電パターン２６、ビア２８及びヒートシンク３０を接地に電気的に結合できる。
【００１４】
図３は、本発明のＬＴＣＣ基板構造体１０の好適な第２実施例の平面図であり、図４は、図３の線Ｂ−Ｂ’に沿った側断面図である。図３及び図４に示す素子の内、図１及び図２に示す素子と同じものは、同じ参照符号で示す。第１導電パターン１６及び第２導電パターン２６の互いの相対位置と、第１誘電体層１２及び第２誘電体層１４に対するこれら導電パターンの位置とは、上述の第１実施例の場合と同じである。さらに、誘電体層１２及び１４と導電パターン１６及び２６との厚さは、上述の第１実施例の場合と同じである。この好適な第２実施例では、単一の導電ビアの代わりに、第２導電要素２２の下に複数の熱導伝性ビア４０を用いている。これら複数の熱導伝性ビアは、第２誘電体層１４の上面及び底面の間に形成された筒状ボアである。これらボアの直径は、０．０１０インチ（０．２５４ｍｍ）のレンジであり、ボアの中心から中心の間隔は、０．０２０インチ（０．５０８ｍｍ）のレンジである。これらボアは、金の如き導電性の熱導伝性材料が充填されている。これらビアは、熱的且つ電気的に、第２導電パターン２６と、第２誘電体層の底面の第３導電パターン４２とを結合している。ヒートシンク３０は、第３導電パターン４２の近傍に配置されており、この第３導電パターンに熱的且つ電気的に結合されている。
【００１５】
本発明の基板構造体１０は、基板の大きさが非常に重要な高速プローブ回路用ハイブリッドに有利に用いることができる。第１導電要素１８及び第２導電要素２６により形成されたコンデンサ２０は、差動減衰器の入力並列抵抗器／コンデンサ回路網の一部であってもよい。高速アプリケーションにおいて、表面実装緩衝増幅器集積回路を差動減衰器の直ぐ近くに配置する。緩衝増幅器の底面は、電圧入力リードとして構成され、第２導電要素２２を介して負電圧源に結合される。ヒートシンク３０は、接地に電気的に結合される。第１誘電体層１２は、負電位の第２導電要素を熱伝達層から遮断する。この熱伝達層は、熱導伝性ビアを介してヒートシンクに結合している。第１誘電体層１２も、コンデンサ２０の一方のプレートを形成する第１導電要素と、コンデンサ２０の他方のプレートを形成する第２導電パターン２６との間を電気的に遮断する。代わりに、第２導電パターン２６を接地に電気的に結合して、複数のビア４０を介してヒートシンクを接地に電気的に結合することもできる。
【００１６】
本発明の基板構造体１０は、図示の如く、２個のＬＴＣＣ誘電体層を用いており、第１誘電体層１２の上面が基板の上面である。本発明の基板構造体１０は、ＬＴＣＣ基板内に同様に使用することができ、第１誘電体層１２及び第２誘電体層１４がＬＴＣＣ誘電体層の大きな積み重ね内に配置される。かかる構成において、基板は、集積回路素子２４を受けるようにその基板に形成された空洞を有する。第１導電パターン１６の第２導電要素２２は、空洞の内部平面上に露出しており、第１導電要素１８は、重なった誘電体層の下に埋め込まれている。第２導電パターンは、第１誘電体層１２及び第２誘電体層１４の間に配置される。第２誘電体層１４は、ＬＴＣＣ材料の多数の個別層から形成してもよく、この場合、これら個別層の間に形成された変成器、インダクタ、コンデンサ、抵抗器などの受動電気要素を具えている。また、単一又は複数の熱導伝性ビアがこれら個別層を介して形成されている。
【００１７】
上述した本発明の低温焼成セラミック基板構造体は、コンデンサのプレート及びヒートシンク層として機能する二重の用途の埋め込み層を有する。この埋め込み層は、第１及び第２誘電体層の間に配置されている。導電パターンは、埋め込み二重用途層を覆う第１誘電体層の上面に形成される。上面の導電パターンは、コンデンサの他方のプレートとして機能する第１導電要素と、第２導電要素上に設けられた集積回路用の電位リードとして機能する第２導電要素とを有する。１個以上の熱導伝性ビアを第２導電要素の下の第２誘電体基板内に形成する。これらビアは、二重用途の埋め込み層に熱的に結合され、基板内で発生する熱を管理する。第３導電パターンは、ビアに熱結合された第２誘電体層の底面に形成できる。ヒートシンクは、ビアに熱結合された第２誘電体層の底面の近傍に配置できる。本発明の好適実施例において、ビアは、導電性である。
【００１８】
本発明の要旨を逸脱することなく、本発明の上述の実施例の細部を変更することが当業者には容易であろう。よって、本発明の要旨は、特許請求の範囲により限定される。
【００１９】
【発明の効果】
上述の如く、本発明の低温焼成セラミック基板構造体によれば、集積回路の底面の電圧入力リードを、接地でない電圧供給源に結合できる一方、ヒートシンクを接地電位に維持して、集積回路素子が発生する熱を容易に管理できる。また、基板全体に対する熱の影響を最小にでき、コンポーネントの割り付け及び接続に柔軟性があり、基板を最小のサイズにできる。
【図面の簡単な説明】
【図１】本発明による低温焼成セラミック基板構造体の第１実施例の平面図である。
【図２】図１に示す本発明による低温焼成セラミック基板構造体の第１実施例の線Ａ−Ａ’に沿った断面図である。
【図３】本発明による低温焼成セラミック基板構造体の第２実施例の平面図である。
【図４】図３に示す本発明による低温焼成セラミック基板構造体の第２実施例の線Ｂ−Ｂ’に沿った断面図である。
【符号の説明】
１０ 低温焼成セラミック（ＬＴＣＣ）基板構造体
１２ 第１誘電体層
１４ 第２誘電体層
１６ 第１導電パターン
１８ 第１導電要素
２０ コンデンサ
２２ 第２導電要素
２４ 集積回路素子
２６ 第２導電パターン
２８ ビア
３０ ヒートシンク
４０ ビア
４２ 第３導電パターン
Claims (8)
- 上面及び底面を夫々有する第１誘電体層及び第２誘電体層と、
該第１誘電体層の上記上面に形成され、コンデンサの第１プレートとして機能する第１導電要素、及び集積回路素子用の電位リードとして機能する第２導電要素を有し、上記集積回路素子の底面が上記集積回路素子の電圧入力リードである第１導電パターンと、
上記第１誘電体層及び上記第２誘電体層の間に配置され、且つ上記第１導電パターンの下に配置されて、上記コンデンサの第２プレートとして機能すると共に上記集積回路素子用の熱導伝性熱伝達層として機能する第２導電パターンと、
該第２誘電体層の上面及び底面の間で、且つ上記第２導電要素の下側で、上記第２導電パターンに熱的に結合された少なくとも１つの熱導伝性ビアと
を具えた低温焼成セラミック基板構造体。 - 上記熱導伝性ビアは、金が詰まった筒状ボアであることを特徴である請求項１の低温焼成セラミック基板構造体。
- 上記第２誘電体層の底面近傍に配置され、上記熱導伝性ビアに熱的に結合されたヒートシンクを更に具えることを特徴とする請求項１の低温焼成セラミック基板構造体。
- 上記熱導伝性ビアに熱的に結合された上記第２誘電体層の底面に形成された第３導電パターンを更に具えることを特徴とする請求項１の低温焼成セラミック基板構造体。
- 上記第２導電要素の下の上記第２誘電体層の上面及び底面の間に形成され、上記第２導電要素に熱的に結合した複数の熱導伝性ビアを更に具えることを特徴とする請求項１の低温焼成セラミック基板構造体。
- 上記第１誘電体層の厚さは、０．１０１６ｍｍのレンジであることを特徴とする請求項１の低温焼成セラミック基板構造体。
- 上記第２誘電体層の厚さは、０．６３５ｍｍのレンジであることを特徴とする請求項１の低温焼成セラミック基板構造体。
- 上記第１及び第２導電パターンの厚さは、０．０１２７ｍｍのレンジであることを特徴とする請求項１の低温焼成セラミック基板構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/636,128 | 2000-08-10 | ||
| US09/636,128 US6477054B1 (en) | 2000-08-10 | 2000-08-10 | Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002118385A JP2002118385A (ja) | 2002-04-19 |
| JP3706317B2 true JP3706317B2 (ja) | 2005-10-12 |
Family
ID=24550550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001240705A Expired - Fee Related JP3706317B2 (ja) | 2000-08-10 | 2001-08-08 | 低温焼成セラミック基板構造体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6477054B1 (ja) |
| JP (1) | JP3706317B2 (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3458120B2 (ja) * | 2001-03-30 | 2003-10-20 | 富士通カンタムデバイス株式会社 | 高周波半導体装置 |
| DE10200066A1 (de) * | 2002-01-03 | 2003-07-17 | Siemens Ag | Leistungselektronikeinheit |
| US6621705B1 (en) * | 2002-04-12 | 2003-09-16 | Cisco Technology, Inc. | Miniature surface mount heatsink element and method of use |
| CN100352317C (zh) * | 2002-06-07 | 2007-11-28 | 松下电器产业株式会社 | 电子元件安装板、电子元件模块、制造电子元件安装板的方法及通信设备 |
| JP3804861B2 (ja) * | 2002-08-29 | 2006-08-02 | 株式会社デンソー | 電気装置および配線基板 |
| US6700196B1 (en) * | 2002-09-23 | 2004-03-02 | Honeywell Federal Manufacturing & Technologies | Programmable multi-chip module |
| DE10262012A1 (de) * | 2002-10-09 | 2004-04-22 | Infineon Technologies Ag | Speichermodul mit einer Wärmeableiteinrichtung |
| JP2004146748A (ja) * | 2002-10-28 | 2004-05-20 | Alps Electric Co Ltd | 薄膜キャパシタ素子 |
| US6882537B2 (en) * | 2002-12-23 | 2005-04-19 | Eastman Kodak Company | Electrical assemblage and method for removing heat locally generated therefrom |
| TW559461U (en) * | 2003-01-20 | 2003-10-21 | Power Mate Technology Corp | Heat conducting structure for circuit board |
| US7002391B1 (en) * | 2003-03-27 | 2006-02-21 | Rf Micro Devices, Inc. | Selectable input attenuation |
| US6940724B2 (en) * | 2003-04-24 | 2005-09-06 | Power-One Limited | DC-DC converter implemented in a land grid array package |
| US7026664B2 (en) * | 2003-04-24 | 2006-04-11 | Power-One, Inc. | DC-DC converter implemented in a land grid array package |
| US6787896B1 (en) * | 2003-05-15 | 2004-09-07 | Skyworks Solutions, Inc. | Semiconductor die package with increased thermal conduction |
| US20060180821A1 (en) * | 2003-06-30 | 2006-08-17 | Koninklijke Philips Electronics N.V. | Light-emitting diode thermal management system |
| CN1601735B (zh) * | 2003-09-26 | 2010-06-23 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US6873228B1 (en) | 2003-09-30 | 2005-03-29 | National Semiconductor Corporation | Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate |
| US6881895B1 (en) | 2003-09-30 | 2005-04-19 | National Semiconductor Corporation | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate |
| US6872962B1 (en) | 2003-09-30 | 2005-03-29 | National Semiconductor Corporation | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate |
| US7286359B2 (en) * | 2004-05-11 | 2007-10-23 | The U.S. Government As Represented By The National Security Agency | Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing |
| JP2006024755A (ja) * | 2004-07-08 | 2006-01-26 | Fujitsu Ltd | 回路基板 |
| US20060044765A1 (en) * | 2004-09-01 | 2006-03-02 | Infowize Technologies Corporation | Heat dissipation device |
| US7233497B2 (en) * | 2004-10-06 | 2007-06-19 | Hewlett-Packard Development Company, L.P. | Surface mount heat sink |
| US7269017B2 (en) * | 2004-11-19 | 2007-09-11 | Delphi Technologies, Inc. | Thermal management of surface-mount circuit devices on laminate ceramic substrate |
| US20080174969A1 (en) * | 2004-11-30 | 2008-07-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Printed Board Assembly With Improved Heat Dissipation |
| US7310036B2 (en) | 2005-01-10 | 2007-12-18 | International Business Machines Corporation | Heat sink for integrated circuit devices |
| US7049695B1 (en) * | 2005-01-14 | 2006-05-23 | International Business Machines Corporation | Method and device for heat dissipation in semiconductor modules |
| US9048951B2 (en) * | 2005-09-02 | 2015-06-02 | Georgios Margaritis | Free space optics photodetector and transceiver |
| US8319107B2 (en) * | 2006-02-10 | 2012-11-27 | Ki-Geon Lee | Circuit board and radiating heat system for circuit board |
| JP4654942B2 (ja) * | 2006-02-28 | 2011-03-23 | ミネベア株式会社 | 面状照明装置 |
| WO2007122548A2 (en) * | 2006-04-20 | 2007-11-01 | Nxp B.V. | Thermal isolation of electronic devices in submount used for leds lighting applications |
| US7606034B2 (en) * | 2006-06-05 | 2009-10-20 | Corsair Memory | Thermally enhanced memory module |
| WO2008002268A1 (en) * | 2006-06-27 | 2008-01-03 | Agency For Science, Technology And Research | Ltcc substrate structure |
| US20080218979A1 (en) * | 2007-03-08 | 2008-09-11 | Jong-Ho Park | Printed circuit (PC) board module with improved heat radiation efficiency |
| KR100825766B1 (ko) | 2007-04-26 | 2008-04-29 | 한국전자통신연구원 | Ｌｔｃｃ 패키지 및 그 제조방법 |
| US7808788B2 (en) * | 2007-06-29 | 2010-10-05 | Delphi Technologies, Inc. | Multi-layer electrically isolated thermal conduction structure for a circuit board assembly |
| DE102007038514A1 (de) * | 2007-08-16 | 2009-02-19 | Robert Bosch Gmbh | Elektrische Schaltungsanordnung und Verfahren zur Herstellung einer elektrischen Schaltungsanordnung |
| US8112884B2 (en) * | 2007-10-08 | 2012-02-14 | Honeywell International Inc. | Method for providing an efficient thermal transfer through a printed circuit board |
| DE102008009106B4 (de) * | 2008-02-14 | 2010-04-08 | Behr-Hella Thermocontrol Gmbh | Leiterkarte für elektrische Schaltungen |
| US20110048775A1 (en) * | 2009-08-31 | 2011-03-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| US9538633B2 (en) * | 2012-12-13 | 2017-01-03 | Nvidia Corporation | Passive cooling system integrated into a printed circuit board for cooling electronic components |
| FR2999864A1 (fr) * | 2012-12-19 | 2014-06-20 | Valeo Systemes Thermiques | Dispositif de refroidissement pour carte de circuit imprime |
| US9801277B1 (en) | 2013-08-27 | 2017-10-24 | Flextronics Ap, Llc | Bellows interconnect |
| US9565748B2 (en) * | 2013-10-28 | 2017-02-07 | Flextronics Ap, Llc | Nano-copper solder for filling thermal vias |
| US9674952B1 (en) | 2013-12-30 | 2017-06-06 | Flextronics Ap, Llc | Method of making copper pillar with solder cap |
| JP6350345B2 (ja) * | 2014-05-30 | 2018-07-04 | 株式会社村田製作所 | トランスモジュール及び受電装置 |
| US20160088720A1 (en) * | 2014-09-24 | 2016-03-24 | Hiq Solar, Inc. | Transistor thermal and emi management solution for fast edge rate environment |
| JP6477567B2 (ja) * | 2016-03-30 | 2019-03-06 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
| US11414201B2 (en) * | 2017-05-04 | 2022-08-16 | University Of Dayton | Secure smart node and data concentrator for distributed engine control |
| US11393737B2 (en) * | 2017-05-22 | 2022-07-19 | Sony Interactive Entertainment Inc. | Electronic equipment |
| US10389154B2 (en) | 2017-06-23 | 2019-08-20 | Dell Products L.P. | Power storage adapter using a high efficiency charging method |
| US10978896B2 (en) | 2017-06-23 | 2021-04-13 | Dell Products L.P. | High efficiency power storage adapter |
| US10381844B2 (en) | 2017-06-23 | 2019-08-13 | Dell Products L.P. | Sourcing power from a battery or AC-DC converter of a power storage adapter |
| US10928880B2 (en) | 2017-06-23 | 2021-02-23 | Dell Products L.P. | Power storage adapter for communicating battery data with a portable information handling system |
| US10476288B2 (en) | 2017-06-23 | 2019-11-12 | Dell Products L.P. | Power storage adapter for peak shift operation with a portable information handling system |
| US10452102B2 (en) | 2017-06-23 | 2019-10-22 | Dell Products L.P. | Power delivery contract establishment in a power storage adapter |
| US10608443B2 (en) | 2017-08-15 | 2020-03-31 | Dell Products L.P. | Battery management using battery temperature distribution |
| US10642333B2 (en) | 2017-08-24 | 2020-05-05 | Dell Products L.P. | Power storage adapter for efficient supply of power of multiple portable information handling systems |
| US10673271B2 (en) | 2017-09-01 | 2020-06-02 | Dell Products L.P. | Efficient charging of multiple portable information handling systems based on learned charging characteristics |
| US10620679B2 (en) | 2017-09-01 | 2020-04-14 | Dell Products L.P. | Prioritizing supplying electrical power by a power storage adapter to connected devices |
| US10404105B2 (en) | 2017-09-14 | 2019-09-03 | Dell Products L.P. | Power storage adapter for wireless power transmission |
| US10714797B2 (en) | 2017-09-18 | 2020-07-14 | Dell Products L.P. | Multilayer thermal laminate with aerogel for battery cell enclosures |
| US11513928B2 (en) | 2017-09-18 | 2022-11-29 | Dell Products L.P. | Power storage adapter with power cable validation |
| US10488906B2 (en) | 2017-09-26 | 2019-11-26 | Dell Products L.P. | Power delivery based on temperature and other factors in a power storage adapter |
| US10278279B1 (en) * | 2017-10-30 | 2019-04-30 | Dell Products L.P. | Transformer thermal radiator for power field effect transistors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218322A (en) | 1992-04-07 | 1993-06-08 | Hughes Aircraft Company | Solid state microwave power amplifier module |
| US5386339A (en) | 1993-07-29 | 1995-01-31 | Hughes Aircraft Company | Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink |
| JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
| US5604673A (en) | 1995-06-07 | 1997-02-18 | Hughes Electronics | Low temperature co-fired ceramic substrates for power converters |
| US5708566A (en) * | 1996-10-31 | 1998-01-13 | Motorola, Inc. | Solder bonded electronic module |
| DE19736962B4 (de) * | 1997-08-25 | 2009-08-06 | Robert Bosch Gmbh | Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben |
| US6156980A (en) * | 1998-06-04 | 2000-12-05 | Delco Electronics Corp. | Flip chip on circuit board with enhanced heat dissipation and method therefor |
| DE19842590A1 (de) * | 1998-09-17 | 2000-04-13 | Daimler Chrysler Ag | Verfahren zur Herstellung von Schaltungsanordnungen |
| US6212076B1 (en) * | 1999-02-26 | 2001-04-03 | International Business Machines Corporation | Enhanced heat-dissipating printed circuit board package |
| TW413874B (en) * | 1999-04-12 | 2000-12-01 | Siliconware Precision Industries Co Ltd | BGA semiconductor package having exposed heat dissipation layer and its manufacturing method |
-
2000
- 2000-08-10 US US09/636,128 patent/US6477054B1/en not_active Expired - Lifetime
-
2001
- 2001-08-08 JP JP2001240705A patent/JP3706317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6477054B1 (en) | 2002-11-05 |
| JP2002118385A (ja) | 2002-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3706317B2 (ja) | 低温焼成セラミック基板構造体 | |
| JP3559810B2 (ja) | 差動減衰器 | |
| US6184477B1 (en) | Multi-layer circuit substrate having orthogonal grid ground and power planes | |
| US7872876B2 (en) | Multi-layered printed circuit board | |
| KR940003010A (ko) | 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법 | |
| KR930011201A (ko) | 반도체 장치 | |
| MY128632A (en) | Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture | |
| JPS58187B2 (ja) | パツケ−ジ・モジユ−ル | |
| US20060191714A1 (en) | High frequency multilayer circuit structure and method for the manufacture thereof | |
| JPH022699A (ja) | 高密度ハイブリッド集積回路 | |
| KR20000034924A (ko) | 저온 동시소성 다층세라믹내 수동 전자소자들 | |
| JPH03286590A (ja) | セラミック配線基板 | |
| EP0624281A1 (en) | Low temperature co-fired ceramic (ltcc) high density interconnect package with circuitry within the cavity walls | |
| JPH05191002A (ja) | 多層回路板 | |
| JP3252635B2 (ja) | 積層電子部品 | |
| US10109554B2 (en) | Mechanically stable, thermally conductive and electrically insulating stack forming a mounting device for electronic components | |
| JP3586435B2 (ja) | 高周波半導体装置 | |
| JPH03158002A (ja) | 半導体装置 | |
| JPH0680964B2 (ja) | ストリップラインを有する回路装置 | |
| JP3036236B2 (ja) | 回路基板 | |
| JPH02219298A (ja) | 多層回路基板における放熱装置 | |
| CN108684144A (zh) | 毫米波频段微带线电路的基体结构及其实现方法 | |
| JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
| EP1324390A3 (en) | A high-frequency module | |
| KR20230134421A (ko) | 세라믹 기판의 복합 구조체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |