JPH05191002A - 多層回路板 - Google Patents

多層回路板

Info

Publication number
JPH05191002A
JPH05191002A JP4195848A JP19584892A JPH05191002A JP H05191002 A JPH05191002 A JP H05191002A JP 4195848 A JP4195848 A JP 4195848A JP 19584892 A JP19584892 A JP 19584892A JP H05191002 A JPH05191002 A JP H05191002A
Authority
JP
Japan
Prior art keywords
conductive
layer
circuit board
insulating
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4195848A
Other languages
English (en)
Inventor
Miksa Desorgo
ミクサ・デソーゴ
William G Lionetta Jr
ウイリアム・ジー・ライオネツタ・ジユニア
James F Mcgovern
ジエイムズ・エフ・マツクガバーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chomerics Inc
Original Assignee
Chomerics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chomerics Inc filed Critical Chomerics Inc
Publication of JPH05191002A publication Critical patent/JPH05191002A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

(57)【要約】 【目的】 高熱放射特性を有する多回路板を提供するこ
と。 【構成】 電気絶縁熱伝導性基部の絶縁層は、一方の面
において基部板の上に配設される。導電性リード線と選
択的に配置した絶縁材の複数の交互層が、基部板の上に
配置され、そして導電性リード線の交互層の間の絶縁材
の部分を有する基部絶縁層は、上方層のリード線が下方
層のリード線に連結される如く露出される。基部板は、
アルミニウムから構成され、絶縁又は導電層の少なくと
も一方は、続いて硬化される液体化合物のシルクスクリ
ーニングを用いて塗布される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層回路板に関し、そ
してさらに詳細には、改良された熱放散能力を有する回
路板に関する。
【０００２】
【従来技術及びその課題】板に取り付けた各種の半導体
部品を連結するために層間で相互連結したリード線を各
々含む多層印刷回路板が、普及した。板における部品の
数が増大する一方、板の大きさが減少する時、部品間の
リード線の相互連結を注意深く計画することが、さらに
重要になった。非常に多数のピン連結を有する大論理配
列に対して、リード線は必ず互いに交差することは、極
めて有り得ることである。明らかに、すべてのリード線
が板の同一電源平面に位置するならば、回路は、短絡す
る。過去において、多数の集積回路チップ２１を有する
大形の２次元回路板２０における交差リード線の問題
は、図１に示された方法において、すなわち、２つの交
差するリード線２２の一方を他のリード線２４との接合
点の前で中断させ、電気接触なしに交差したリード線２
４を架橋する外側に配したジャンパー線２６を設けるこ
とにより、取り扱われた。しかし、回路がますます複雑
になる時、ジャンパーは、非常に多数になり、かつかさ
ばり、故障の危険を増大させる。こうして、信頼性に対
する関心により、ジャンパー線ではなく、多層「サンド
ウィチ」法の使用が指定されている。それ自体、現在普
及した多層板は、一般に、絶縁（エポキシガラス）剛性
板において印刷回路基部層を設ける。第１（基部）導電
性印刷回路層は、各種の半導体部品を取り付けるための
リード線とパッドを含む。交差するリード線は、潜在的
な交差点の前で中断にされ、そして絶縁の第２層は、中
断したリード線の最終端を除いて、すべての点において
板上に配設される。第２導電層は、所定の接合点間の非
中断リード線を架橋するために選択点において位置す
る。絶縁体と導電性材料の付加層は、すべての接合点が
架橋され、部品間のすべての連結が完了されるまで、互
いに重ねて、選択的に適用される。
【０００３】多層システムの一つの利点は、回路板の所
与の表面への半導体部品の極めて密接な実装を可能にす
る能力である。この事実は、（最近のピン配列マイクロ
プロセッサーの場合に５０ワットの大きさの）高パワー
及び大発熱部品を生産するための電子設計分野における
一般傾向と結合して、放散されなければならない膨大な
発熱につながる。効果的な熱放散なしでは、回路は、す
ぐに故障し、そしてその部品は、部品と板のいろいろな
材料の互いに関する極端な差膨張のために、リード線連
結の機械的故障を被る。こうして、図１に示された、電
源集積回路チップ２８の如く、高熱出力部品は、過去
に、しばしば、金属又は類似の熱放散基部３２を有する
ヒートシンク回路板３０において隔離された。電源チッ
プ２８は、こうして、ワイヤリード線３４によって主論
理板２０に相互連結される。
【０００４】低発熱部品の使用に係わる状況において
も、複雑な論理及びアナログ部品と同一板において電源
チップを組み込むことが望ましい。電源自体が多量の熱
を発生させるために、熱を適切に放散させる板が、この
多層の応用のために設けられなければならない。従来の
エポキシガラス及びファイバー形式電気絶縁回路板は、
この必要事項を満たすことができない。
【０００５】
【課題を解決するための手段】このため、高熱放散特性
を有する多層回路板を提供することが、本発明の目的で
ある。
【０００６】同一板において多重リード線論理及びアナ
ログ部品を有する電源部品の組み込みを可能にする多層
回路板を提供することが、この発明の別の目的である。
【０００７】多様な構成において比較的容易に構成され
る多層回路板を提供することが、この発明の別の目的で
ある。
【０００８】信頼性のある単一の比較的小形の板におい
て非常に多数の連結板の形成と非常に多数の多重連結部
品の取り付けを可能にする多層回路板を提供すること
が、この発明のさらに別の目的である。
【０００９】この発明による複数の発熱回路チップを取
り付けるための多層熱放散回路板は、好ましくはアルミ
ニウム又は他の高度に熱伝導性の材料から成る基部板を
設ける。基部板は、基部板と回路の上方配置層の間の電
気接触を防止する底部絶縁層を配設している。絶縁層
は、好ましくは、熱伝導性誘電体エポキシから形成され
る。この絶縁層上に導電性ストリップと選択的に配置し
た介在絶縁層の複数の交互層が位置付けられ、各導電層
における所定のストリップが絶縁手段により他の導電層
のストリップから分離され、一方、異なる層における導
電性ストリップ間の所定の位置が互いに露出され、電気
接触を可能にしている。導電性ストリップの幾つかは、
銀充てんエポキシの如く導電性インクを使用して形成さ
れ、一方、絶縁層は、誘電体熱伝導性エポキシから成
る。絶縁及び導電層の両方は、シルクスクリーニングを
用いて適用される。導電性ストリップの最下部層は、熱
伝導性接着剤を使用して絶縁の底部層に適用されたエッ
チング銅ホイルを具備する。同様に、回路チップの各々
に対するパッドの取り付けが、銅ホイル層において形成
される。
【００１０】前述の目的と利点は、好ましい実施態様の
次の詳細な説明と図面を参照してさらに明確になるであ
ろう。
【００１１】
【実施例】多層／多平面回路板は、図２に示された如
く、電源及び論理集積回路を有する。この実施態様によ
る回路は、この発明により考えられた高度に複雑な回路
設計と比較して比較的簡単である。回路板４０は、具体
的に、一つの電源チップ４２と、２つの１２ピン論理チ
ップ、論理I４６と論理II４８を含む。チップ４２、４
６、４８の各々のワイヤリード線５０は、導電性ストリ
ップ５２、５４又はリード線５０の間の電流を保持する
リード線を用いて、多様に連結してある。外部リード接
点５６は、さらに、プラグ、半田接合等を介して外部部
品と連結するために回路板４０の縁に設けてある。導電
性ストリップ５２、５４は、これらの接点５６に多様に
連結してある。
【００１２】図１に描かれた如くジャンパー線２６の必
要性を回避するために、回路板４０は、交互の絶縁及び
導電材料の複数の平面５７において形成してある。使用
された特定材料とそれらの方法の適用は、以下にさらに
議論される。一般に、ストリップの多重層は、例えば、
図２のブリッジ５５における如く、交差するストリップ
が接触することなく、導電性ストリップが、同一平面に
おいて一つ以上の導電性ストリップに交差しなければな
らない回路板の位置において使用される。この実施態様
において、平行導電性ストリップ５８の一つのセット
が、下方層６０の上に位置付けられる。架橋するストリ
ップ５５が、このセットに交差しなければならない。こ
のため、ストリップ５８のセットの側方の架橋点６２、
６４が、ストリップのセットの交差のために下方層６０
において確立される。こうして、上方絶縁層６６が、架
橋点６２、６４の各々に近接した露出領域を除いて、導
電性ストリップの下方層６０の上に適用される。
【００１３】導電性材料の柱は、架橋点の各々の上の絶
縁材における間げきを満たし、絶縁層６６の表面のレベ
ルまでこれらの点における導電性材料のレベルを合わせ
ている。絶縁層６６の表面における架橋ストリップ５５
は、２つの満たされた架橋点６２、６４の間に形成され
る。架橋ストリップ５５は、こうして、介在する絶縁層
６６を用いて、交差したストリップ５８の下方セットか
ら物理的及び電気的に分離される。
【００１４】この実施態様による多層回路板４０は、複
数の集積回路チップ及び部品の密接な実装のために設計
される。特に、板４０は、論理チップ４６、４８と組み
合わせて、電源チップ４２を収容する。相当な熱量が、
板の回路部品の正常動作中発生される。こうして、この
発明の多平面板は、金属又は他の高度に熱伝導性の材料
を含む基部板７０を具備する。高熱伝導率を有する他の
形式の材料は、セラミック物質、純金属、及びポリイミ
ドの如くポリマー系を含む。この実施態様において、約
１／１６”厚のアルミニウム合金板が使用される。板７
０は、一般に、回路の反対面において被覆されず、その
結果、熱Ｑが、空気対流及び放熱の手段により、環境に
自由に放散される。波形又は他の模様が、この表面に置
かれ、伝導率をさらに高めている。回路に近接した基部
板側は、逆に、誘電体絶縁材料の底部層７２で被覆され
る。この実施態様の板７０は金属で、導電性であるため
に、層７２は、上方に配設した回路を基部板７０の金属
表面から隔離するために十分に厚くなければならない。
適切な誘電体層は、Ｅｍｅｒｓｏｎ＆Ｃｕｍｍｉｎｇ，
Ｉｎｃ．製のそれぞれ、ＭＥ ９３３−５３又はＭＥ
５１−４６の如く一又は二部品誘電体厚膜エポキシを塗
布することにより獲得される。代替的に、絶縁層は、特
に、ポリイミド、ウレタン、シリコーン、又はポリエス
テル化合物を使用して形成される。３〜１０ミルの層
は、多くの状況において、上方層と基部の電気接触を防
止するために十分である。
【００１５】使用されたエポキシは、上方回路層から基
部板への適度な伝熱を保証するために十分な熱伝導率を
有することは重要である。そうでなければ、上方層によ
って保持された過剰熱が、回路リード線と半導体部品へ
の損傷を生じさせる。
【００１６】絶縁エポキシ底部層の上に、初期導電層６
０が配設してある。この層の配設は、特に図３〜図４に
おいて示される。印刷又はシルクスクリーニングは、こ
の実施態様において好ましい配置方法であることに注意
せよ。それは、リード線と絶縁体と、そして抵抗器の如
く幾つかの部品に対して使用される。多様な導電性材料
が、第１層に対して使用される。しかし、一般的実施で
は、例えば、３ミル層において酸化アルミニウムベース
熱伝導性エポキシを使用して、絶縁材料に付着された固
体銅ホイル層が好まれている。銅ホイルは、続いて、リ
ード線パターンを形成するためにマスクされる。それか
ら板表面は、所望のリード線パターンを除いて、板がす
べての銅材料を除去するために選択的にエッチングされ
る如く、非マスク銅を溶解させる酸にさらされる。その
ようなリード線パターンは、特に図３において示され、
そして図２の（仮線で示された）下方層導電性ストリッ
プ５２に対応している。
【００１７】導電性リード線パターンは、電源４２と論
理チップ４６、４８の各々を取り付けるために、それぞ
れ、パッド７４、７６と７８を含む。この実施態様にお
いて銅ホイルのパッド７４、７６、７８は、チップから
基部板へ熱エネルギーを、上方板の層内の最小分散で向
かわせるために優れたヒートシンク量を設け、そしてま
た、板へのチップの確実な取り付けを容易にする。チッ
プは、特に、以下に記載された方法で半田又は接着剤を
用いて取り付けられる。
【００１８】各チップ取り付けパッド７４、７６、７８
の回りに、所望の導電性ストリップへのチップワイヤリ
ード線の相互連結のための複数の接点パッド８０が位置
付けられる。上記の如く、導電性ストリップのレイアウ
トは、この実施態様において接点パッドの形式を取る一
対の架橋点６２、６４を含む。架橋点６２、６４の間の
電気回路連結は、もちろん、図３の下方導電層６０にお
いて中断されている。導電性ストリップの下方層６０を
形成した後、それは、続いて、図５〜図６に描かれた如
く絶縁誘電体熱伝導性エポキシの上方層６６で選択位置
において被覆される。上方絶縁層６６の塗布の目的は、
続いて塗布される上方導電層と部品リード線によって接
触される連結点を除いて、下方導電層６０のすべての部
分を覆うことである。各取り付けパッド７４、７６、７
８はまた、基部板にできる限り接近して発熱チップを配
置することが望ましいために、被覆されずにおかれる。
さらに、この層における各リード線接点パッド８０は、
一般に、被覆されずにおかれ、その結果、対応するチッ
プリード線ワイヤが装着される。架橋点６２、６４はま
た、被覆されずにおかれ、次の導電層において電気的に
連結される。
【００１９】この実施態様による上方絶縁層６６の塗布
は、多様な方法により行われる。下方層ストリップ５２
の選択領域へのエポキシ絶縁材料のシルクスクリーニン
グは、この実施態様によるリード線の交互に被覆及び露
出区域の高度に正確かつ精密な塗布方法を設ける。代替
的に、蒸着（スパッタリング）又は導電性ストリップの
場合に電着又は他の適切な被覆方法が使用される。
【００２０】下方導電層６０の選択位置への上方絶縁層
６６のたい積に続いて、リード線又はストリップ５４の
上方導電層８２が、たい積される。適切なストリップ構
成を獲得するために、第１層からの露出接点のマスキン
グとシートのエッチングと組み合わして、固体銅シート
又はホイルを使用して第２導電層８２を塗布することが
できるが、一般にそれを行うことは実際的ではない。む
しろ、Ｅｍｅｒｓｏｎ＆Ｃｕｍｍｉｎｇ，Ｉｎｃ．の銀
充てんエポキシＣ９３３−３４の如く、種々の形式の導
電性「インク」を含むポリマーベース厚膜導電性化合物
が、選択位置においてストリップ５４を載置するために
使用される。そのような形式のエポキシは、最適特性を
発揮させるために高温硬化を使用して固められる。
【００２１】上方導電層８２の導電性エポキシリード線
５４は、上方絶縁層６６の表面に完全に配置されるか、
あるいは絶縁材６６における露出位置を通って下方導電
層６０に部分的に突き当たり、接触している。そのよう
な接触は、例えば、２つの架橋点６２、６４において発
生する。導電性化合物又はインクは、（アルミナの如く
無機物とは異なり）ポリマー厚膜であるために、それ
は、裂け目に流れ、それらを埋める傾向がある。それ自
体、インクは蓄積され、下方導電層６０の露出点の回り
の柱を埋め、こうして、上方絶縁層６６のレベルと等し
い又は上のレベルまで上方導電層８２を架橋する。代替
的に、半田又は類似の間げき充てん導電性合成物が、層
間の導電柱を築くために分離塗布段階において使用され
る。導電層間の絶縁層はわずかに数ミル厚であるため
に、最小間げき充てんが、露出点において必要であり、
シルクスクリーニング技術を容易にする。
【００２２】シルクスクリーニングは材料の配置におい
て比較的正確であるために、導電性エポキシの密接な間
隔の線は、下方層において接点のマスキングをさらに必
要としている。マスキングが必要とされるそのような一
つの点は、架橋点６４（図８）であり、付加導電性材料
の塗布中、導電性エポキシの隣接ストリップ８６との偶
然の連結を防止する。そのようなマスキングは、さらに
他の連結のためにこれらのリード線を再露出させるため
に、導電層の配置に続いて適切な溶剤によって除去され
る。
【００２３】上記の実施態様は絶縁層を介在させた導電
性ストリップの２つの交互層のみを示すが、図３−図８
に示された段階は、相互連結した層状ストリップのかな
り大きな格子が生成されるまで、互いに重ね合わせて、
絶縁及び導電性ストリップ材料の付加層を選択的にたい
積させることにより繰り返される。一つの層を別の層に
又は幾つかの層を連結するための柱は、連結層を互いに
関して隣接及び非隣接位置にして、回路板の表面におけ
る任意の位置において形成される。そのような形式の連
結は、下方層の接点を露出させ、接点を露出させ続ける
連続層を構築し、それから接点から層の開「孔」を通っ
て上方リード線へ導電柱を最終的に形成することにより
行われる。最終絶縁層は、それから、すべての層の上に
塗布され、その結果、残りの所望の接点のみが露出され
る。上方接地面を板の頂部層に適用しても良い。
【００２４】図９は、板への回路チップ４２、４６、４
８の最終取り付けを示し、ワイヤリード線５０は、図２
の２導電層回路板の実施態様の露出接点に装着される。
上記の絶縁層は、ストリップ接触パッドのみを残し、縁
プラグ接点５５を露出させて、上方導電性ストリップに
適用されるが、そのような層は、明確性の付加のために
この実施例において省略されている。
【００２５】各チップワイヤリード線５０は、半田又は
類似の導電性接着剤を用いてそれぞれの取り付けパッド
７４、７６、７８に装着される。取り付けパッドは露出
されたままであるために、チップ４２、４６、４８は、
ほとんど直接に基部板７０に熱を伝導する。それからチ
ップのワイヤリード線５０は、導電性接着剤又は半田を
用いて各それぞれの接触パッド８０（図７）に装着され
る。チップワイヤリード線９０、９２は、それぞれ、異
なる導電層６０と８２のストリップにおいてそれぞれ接
触パッド９４と９６に装着される。例えば、図１１は、
下方層導電性ストリップ１００に上方絶縁層６６におけ
る孔９８を通して装着した左リード線９０を示し、右リ
ード線９２は、上方導電層ストリップ１０２に装着して
ある。再び、さらに上方に配置された絶縁層と導電性ス
トリップは、この発明による図示の層の上に適用され、
そして上方に配置したリード線は、適切な下方ストリッ
プに電気的に連結するために、所与の数の層を通して多
様に位置付けられる。
【００２６】上記の説明は、好ましい実施態様の詳細な
説明である。技術における当業者には、多様な修正と等
価物が、発明の精神又は範囲に反することなく行われる
ことは明らかである。上記の説明は、実施例のみによ
り、好ましい実施態様を記載し、発明の範囲を限定する
のもではないことが意図される。
【図面の簡単な説明】
【図１】先行技術による回路板配置の概略斜視図であ
る。
【図２】この発明による多層熱放散回路板の部分切り欠
き図である。
【図３】図２の回路板の第１導電層の頂面図である。
【図４】図３の線４−４に沿った断面側面図である。
【図５】図２の回路板の第２絶縁層の頂面図である。
【図６】図５の回路板の線６−６に沿った断面側面図で
ある。
【図７】図２の回路板の線６−６に沿った断面側面図で
ある。
【図８】図７の回路板の線８−８に沿った断面側面図で
ある。
【図９】装着した回路チップを含む図２の回路板の頂面
図である。
【図１０】図９の回路板の線１０−１０に沿った断面側
面図である。
【図１１】図９の回路板の線１１−１１に沿った断面側
面図である。
【符号の説明】
２６ ジャンパー線 ４０ 回路板 ４６ 論理チップ ４８ 論理チップ ５０ ワイヤーリード線 ５２ 導線性ストリップ ５４ 導線性ストリップ ５５ ブリッジ ６０ 下方導線層 ６２ 架橋点 ６４ 架橋点 ６６ 上方絶縁層 ７０ 基部板 ８２ 上方導線層
フロントページの続き (72)発明者 ウイリアム・ジー・ライオネツタ・ジユニ ア アメリカ合衆国マサチユセツツ州01890ウ インチエスター・ロツキーレツジテラス１ (72)発明者 ジエイムズ・エフ・マツクガバーン アメリカ合衆国ニユーハンプシヤー州 03811アトキンソン・オールドコモンドラ イブ９

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 多層熱放散回路板において、 熱伝導性基部と、 面の上の基部に実質的に配設した電気絶縁熱伝導性底部
    層と、 回路部品を相互連結するための導電性回路リード線の少
    なくとも２つの分離層であり、リード線は絶縁底部層の
    上に配設され、そして導電性回路リード線の各層は、介
    在する熱伝導性電気絶縁層によって互いに分離され、一
    方の層の導電性回路リード線は、介在する絶縁層を通し
    て少なくとも一つの所定点においてリード線の別の層に
    アクセス可能である導電性回路リード線の少なくとも２
    つの分離層とを具備する多層熱放散回路板。
  2. 【請求項２】 基部が、金属板である請求項１に記載の
    回路板。
  3. 【請求項３】 金属板が、アルミニウム合金を具備する
    請求項２に記載の回路板。
  4. 【請求項４】 少なくとも一つの半導体チップを取り付
    けるための手段をさらに具備し、取り付け手段が、絶縁
    底部層に装着される請求項３に記載の回路板。
  5. 【請求項５】絶縁底部層に最も接近した層における回路
    リード線が、金属ホイルを具備する請求項４に記載の回
    路板。
  6. 【請求項６】 少なくとも一つの介在する絶縁層が、誘
    電体熱伝導性ポリマーを具備する請求項５に記載の回路
    板。
  7. 【請求項７】 導電性回路リード線の層の少なくとも一
    つが、導電性ポリマー化合物を具備する請求項６に記載
    の回路板。
  8. 【請求項８】 導電性ポリマー化合物が、導電性エポキ
    シを具備する請求項７に記載の回路板。
  9. 【請求項９】 導電性エポキシが、銀ベース金属を含む
    請求項８に記載の回路板。
  10. 【請求項１０】 一つの層において離間点を有する所定
    のリード線が、点の各々に装着し、少なくとも一つの介
    在する絶縁層を通過し、別の導電層内に実質的に配置し
    た架橋リード線によって電気的に連結される請求項１に
    記載の回路板。
  11. 【請求項１１】 架橋リード線が、隣接する介在絶縁層
    の表面に配置した導電性ポリマー化合物を具備する請求
    項１０に記載の回路板。
  12. 【請求項１２】 電源集積回路を取り付けるための手段
    をさらに具備する請求項１に記載の回路板。
  13. 【請求項１３】 取り付け手段が、電源集積回路の形状
    とほぼ同じ大きさの取り付けパッドを含み、パッドが絶
    縁底部層に装着される請求項１２に記載の回路板。
  14. 【請求項１４】 取り付けパッドが、金属ホイルを具備
    する請求項１３に記載の回路板。
  15. 【請求項１５】 取り付けパッドが、絶縁底部層への装
    着のための接着剤を含む請求項１４に記載の回路板。
  16. 【請求項１６】 基部が、金属板である請求項１５に記
    載の回路板。
  17. 【請求項１７】 多層熱放散回路板を構成するための方
    法において、 回路リード線の配置のために適する表面を有する電気的
    に絶縁された熱伝導性基部を設けることと、 導電性回路リード線の少なくとも２つの上方層と、回路
    リード線の層間の少なくとも一つの選択的に配置した絶
    縁層とを表面において配置し、絶縁層は、導電性リード
    線の層間の所定点が露出され、異なる層におけるリード
    線間の点において電気連結を可能にする如く位置付けら
    れることとを含む方法。
  18. 【請求項１８】 層の一つにおいて導電性リード線にお
    ける離間した接点を形成することと、 接点から別の導電層に少なくとも一つの絶縁層を通して
    延在している連結リード線を配置することとをさらに含
    む請求項１７に記載の方法。
  19. 【請求項１９】 導電性リード線を配置する段階が、絶
    縁層の上の表面に導電性インクのたい積を含む請求項１
    ７に記載の方法。
  20. 【請求項２０】 たい積の段階が、異なる層のリード線
    を電気的に連結するために、導電性リード線の別の層の
    非絶縁露出リード線を有する所定位置を埋めることを含
    む請求項１９に記載の方法。
  21. 【請求項２１】 導電性インクのたい積と充てんの段階
    の各々が、表面において導電性インクのシルクスクリー
    ニングを具備する請求項１９に記載の方法。
  22. 【請求項２２】 導電性リード線の層間に絶縁層を配置
    する段階が、導電性リード線の下方層の上に熱伝導性絶
    縁化合物を選択的にたい積することを含む請求項１７に
    記載の方法。
  23. 【請求項２３】 熱伝導性絶縁化合物を選択的にたい積
    する段階が、所定のパターンにおける絶縁化合物のシル
    クスクリーニングを含む請求項２１に記載の方法。
  24. 【請求項２４】 導電性リード線と導電性リード線の各
    層間の選択的に配置した絶縁層との３つ以上の交互層の
    配置をさらに含み、各絶縁層は、他の層においてリード
    線との電気連結を可能にするために、層においてリード
    線の所定部分を露出させるように配置される請求項１７
    に記載の方法。
  25. 【請求項２５】 設ける段階が、金属板を構成し、底部
    絶縁層で一方の表面を覆うことを含む請求項１７に記載
    の方法。
  26. 【請求項２６】 配置の段階が、接着剤により底部絶縁
    層に塗布された金属ホイルから底部絶縁層に最も接近し
    た導電性リード線の層をエッチングすることを含む請求
    項２５に記載の方法。
  27. 【請求項２７】 金属基部板と、 基部板の一方の表面上に配置した電気絶縁熱伝導性基部
    層と、 基部層上に位置付けられた導電性回路リード線と選択的
    に配置した絶縁材の複数の交互層であり、所定の層にお
    ける回路リード線の所定部分が、他の層からアクセス可
    能である複数の交互層とを具備する多層熱放散回路板。
  28. 【請求項２８】 導電性リード線の少なくとも幾つか
    が、導電性インクを具備する請求項２７に記載の回路
    板。
  29. 【請求項２９】 絶縁層の少なくとも幾つかが、厚膜の
    熱伝導性誘電体化合物を具備する請求項２８に記載の回
    路板。
  30. 【請求項３０】 電源集積回路を基部層に取り付けるた
    めの手段をさらに具備する請求項２９に記載の回路板。
  31. 【請求項３１】 少なくとも一つの論理集積回路を基部
    層に取り付けるための手段をさらに具備する請求項３０
    に記載の回路板。
  32. 【請求項３２】 基部板が、アルミニウム合金を具備す
    る請求項３１に記載の回路板。
  33. 【請求項３３】 導電性インクと絶縁材の少なくとも一
    方が、エポキシ化合物を具備する請求項３１に記載の回
    路板。
  34. 【請求項３４】 エポキシ化合物が、一成分の熱硬化材
    料を具備する請求項３３に記載の回路板。
  35. 【請求項３５】 論理集積回路を取り付けるための手段
    の各々と、電源と導電性リード線の層を基部層に最も接
    近して取り付けるための手段が、接着剤によって基部層
    に取り付けたエッチングされた銅ホイルである請求項３
    １に記載の回路板。
JP4195848A 1991-07-02 1992-07-01 多層回路板 Pending JPH05191002A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72462391A 1991-07-02 1991-07-02
US724623 2000-11-28

Publications (1)

Publication Number Publication Date
JPH05191002A true JPH05191002A (ja) 1993-07-30

Family

ID=24911173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4195848A Pending JPH05191002A (ja) 1991-07-02 1992-07-01 多層回路板

Country Status (3)

Country Link
EP (1) EP0521720A1 (ja)
JP (1) JPH05191002A (ja)
CA (1) CA2072817A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4427112A1 (de) * 1994-07-30 1996-02-01 Kolbe & Co Hans Leiterplattenanordnung
US6175084B1 (en) 1995-04-12 2001-01-16 Denki Kagaku Kogyo Kabushiki Kaisha Metal-base multilayer circuit substrate having a heat conductive adhesive layer
DE102005024096A1 (de) * 2005-05-25 2006-11-30 Bosch Rexroth Aktiengesellschaft Vorrichtung und Verfahren zur Montage elektrischer Bauteile
TWI449137B (zh) * 2006-03-23 2014-08-11 Ceramtec Ag 構件或電路用的攜帶體
CN102209429B (zh) * 2010-10-29 2013-05-29 博罗县精汇电子科技有限公司 散热型柔性线路板
US9572254B2 (en) * 2012-01-17 2017-02-14 Xerox Corporation Suspended lattice for electrical interconnects
WO2015083160A2 (en) * 2013-12-02 2015-06-11 Clearjet Ltd Process for controlling wettability features
US20180341281A1 (en) * 2017-05-23 2018-11-29 Texas Instruments Incorporated Temperature control of components on a substrate
DE102017130362A1 (de) * 2017-12-18 2019-07-11 Valeo Schalter Und Sensoren Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe, elektronische Baugruppe, Bilderzeugungsvorrichtung, Head-Up-Display und Fahrzeug mit Head-Up-Display
US10707144B2 (en) 2018-09-10 2020-07-07 Raytheon Company Thermal boundary control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301593A (ja) * 1987-06-01 1988-12-08 Furukawa Electric Co Ltd:The クロスオ−バ−回路付プリント回路板
JPH01281796A (ja) * 1988-05-09 1989-11-13 Furukawa Electric Co Ltd:The 多層プリント配線板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313262A (en) * 1979-12-17 1982-02-02 General Electric Company Molybdenum substrate thick film circuit
DE3786600T2 (de) * 1986-05-30 1993-11-04 Furukawa Electric Co Ltd Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301593A (ja) * 1987-06-01 1988-12-08 Furukawa Electric Co Ltd:The クロスオ−バ−回路付プリント回路板
JPH01281796A (ja) * 1988-05-09 1989-11-13 Furukawa Electric Co Ltd:The 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
EP0521720A1 (en) 1993-01-07
CA2072817A1 (en) 1993-01-03

Similar Documents

Publication Publication Date Title
US4692839A (en) Multiple chip interconnection system and package
US6028358A (en) Package for a semiconductor device and a semiconductor device
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
US7183658B2 (en) Low cost microelectronic circuit package
US4740414A (en) Ceramic/organic multilayer interconnection board
JP3288840B2 (ja) 半導体装置およびその製造方法
US6121688A (en) Anisotropic conductive sheet and printed circuit board
US5943213A (en) Three-dimensional electronic module
US4744007A (en) High density LSI package for logic circuits
JPH09116057A (ja) 半導体装置のパワー放散を改良する装置
US5892657A (en) Electronic-circuit assembly and its manufacturing method
JPH08307028A (ja) 回路カード及びその製造方法
JP2004023103A (ja) 高電圧ｂｇａパッケージ、高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法及び高電圧ｂｇａパッケージ用ヒートスプレッダー
JPH05191002A (ja) 多層回路板
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPH03286590A (ja) セラミック配線基板
JP3618044B2 (ja) 多層薄膜配線基板
JPH0982857A (ja) マルチチップパッケージ構造
JP3549316B2 (ja) 配線基板
KR20020010489A (ko) 집적 회로 패키지
JP3172267B2 (ja) 大規模配線基板及びその製造方法
JPS63261738A (ja) 集積回路担持用電気的構成要素
JPH09199537A (ja) 集積回路の実装構造
JP2656120B2 (ja) 集積回路用パッケージの製造方法
JP3506788B2 (ja) 半導体パッケージ