JPH03286590A - セラミック配線基板 - Google Patents

セラミック配線基板

Info

Publication number
JPH03286590A
JPH03286590A JP2088544A JP8854490A JPH03286590A JP H03286590 A JPH03286590 A JP H03286590A JP 2088544 A JP2088544 A JP 2088544A JP 8854490 A JP8854490 A JP 8854490A JP H03286590 A JPH03286590 A JP H03286590A
Authority
JP
Japan
Prior art keywords
holes
wiring board
semiconductor device
conductor pattern
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2088544A
Other languages
English (en)
Inventor
Kyoichi Nakai
恭一 中井
Masaaki Sagawa
佐川　雅昭
Toru Ezaki
徹 江崎
Senjo Yamagishi
山岸　千丈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiheiyo Cement Corp
Original Assignee
Nihon Cement Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Cement Co Ltd filed Critical Nihon Cement Co Ltd
Priority to JP2088544A priority Critical patent/JPH03286590A/ja
Publication of JPH03286590A publication Critical patent/JPH03286590A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ａ、　産業上の利用分野 本発明は、セラミック配線基板に関し、特に配線基板に
実装された半導体装置から発生する熱を、バイヤホール
（Ｖｉａｈｏｌｅ　）と同様な貫通穴を多数設けて、効
率よく放散させるセラミ・ンク配線基板に関する。
ｂ、　従来の技術 従来、セラミック配線基板に実装された、例えば、ＩＣ
，ＬＳＩ　ヤフイクロプロセッサなどのような半導体装
置から発生する熱を、該基板を通して放熱させる構造と
しては、例えば第３図に示すような断面を有するセラミ
ック配線基板がある。（特開開５３−８４１６４号公報
） 同図において、セラミック多層配線基板１は、各層（図
では７層）を形成するセラミック基板（グリーンシート
）２上に、印刷法などによって所定の内部配線用導体パ
ターン３．３を形成し、かつ該多層配線基板１の一方の
面にも表面配線用導体パターン４を形成する。また、前
記各導体パターン３，３問および３，４間の所定部分に
、導電ペーストを充填した信号伝達用の貫通穴、すなわ
ち電気的に接続するための信号伝達用バイアホール５，
５を設けると共に、実装される半導体装Ｗ６，６の位置
に、導電ペーストを充填した前記バイアホール５より大
口径の貫通穴、所謂放熱用スルーホール７を１ないし２
個（図では１個）設ける。その後、これらを積層、熱着
圧して、製品としての前記セラ壽ツク多層配線基板１を
得ている。
このセラ壽ツク多層配線基Ｆｉ１によれば、実装した半
導体装置６，６から発生する熱は、前記放熱用スルーホ
ール７．７を介して放散していく。
Ｃ０発明が解決しようとする課題 しかしながら、前記セラミック多層配線基板ｌを製造す
るためには、通常の信号伝達用バイアホール５，５より
大口径の放熱用スルーホール７゜７を半導体装ｆ６，６
の実装位置に形成し、これに導電ペーストを充填する工
程が追加されることになる。
このため、その製造工程が増えると共に、その原価が高
くなるという問題点があった。
本発明はかかる点に鑑みてなされたもので、その目的は
前記問題点を解消し、通常の製造工程を増すことな、＜
、実装した半導体装置から発生する熱を、効率的に放散
することが可能なセラミック配線基板を提供することに
ある。
ｄ、　課題を解決するための手段 前記目的を達成するための本発明の構成は、次の（１）
〜（４）のとおりである。
（１）　　半導体装置の実装位置に、導電性金属材料が
充填された多数の、信号伝達用バイアホールと同様な貫
通穴を、放熱のため密集して設けることを特徴とするセ
ラミック配置基板である。
（２）　　？Ｊ数数層層れた配線基板の半導体装置の実
装位置に、導電性金属材料が充填された多数の、信号伝
達用バイアホールと同様な貫通穴を、放熱のため密集し
て設けると共に、これらの穴が前記配線基板の内部に設
けられた接地用導体パターンに接続されることを特徴と
するセラミック配線基板である。
（３）　　複数積層された配線基板の半導体装置の実装
位置に、導電性金属材料が充填された多数の、信号伝達
用バイアホールと同様な貫通穴を、放熱のた。め密集し
て設けると共に、前記配線基板の内部に接続用導体パタ
ーンとは無関係な、単数または複数の導電性金属材料か
らなる放熱用導体パターンに、接続されることを特徴と
するセラミック配線基板である。
（４）　　前記導電性金属材料が銀、銀−パラジウム、
銀−白金、銀−金、または銅のペースト状材料であるこ
とを特徴とするセラミック配線基板である。
ｅ、　　作　　用 本発明は以上のように構成されているので、半導体装置
から発生した熱は、放熱のため密集して設けた信号伝達
用バイアホールと同様な貫通穴のなかに、充填された導
電性金属材料を介して放散される。また、該貫通穴の導
電性金属材料が基板の内部に設けられた接地用導体パタ
ーンや放熱用導体パターンに接続されるので、前記熱は
、更にこれら導体パターンを通して外部に放散されるこ
とになる。
ｆ、　実施例 以下、図面に基づいて本発明の好適な実施例を例示的に
詳しく説明する。
第１図は本発明の一実施例を示すセラミック配線基板の
断面図であり、第３図と同一部材には同一符号を付して
、その説明を省略する。
第１図において、セラミック多層配線基板（図では７層
）１１の両面（図で上下面）には、表面配線用導体パタ
ーン４．４を形成すると共に、同面にそれぞれ半導体装
Ｗ６．６を実装する。更に、前記基板１１の内部の一層
に接地用導体パターン１２を設けると共に、他の層に設
けられ、他の内部配線用導体パターン３とは電気的に接
続されない、単数または複数（本実施例では複数）の放
熱専用の導体パターン１３．１３を設ける。
他方、前記半導体装置６が実装される前記基板１１の位
置に、該半導体装置６が発生する熱を放散させるため、
前記信号伝達用バイアホール５と同口径の多数の貫通穴
を密集して設け、これらの貫通穴に導電ペーストを充填
して放熱用スルーホール１４を形成する。そして、該放
熱用スルーホール装置６に接触させると共に、その他端
を基板ｌｌ内に設けられた接地用導体パターン１２に接
続し、かつ前記放熱用スルーホール１４は、基板１１の
途中の他の層に設けられた単数または複数の前記放熱専
用の導体パターン１３にも接続されている。
前記放熱用スルーホール１４は、前記接地用導体パター
ン１２、または放熱用導体パターン１３のいずれかのみ
に接続してもよいし、また両導体パターン１２．１３に
接続してもよい、なお、前記接地用導体パターン１２、
または放熱用導体パターン１３の他端に、図示しない冷
却板を接続しておけば、夏に効率的に放熱することがで
きる。
第２図は、第１図のＡ−Ａｌによる前記放熱用スルーホ
ール１４の一例を示す横断面図で、前記信号伝達用バイ
アホール５と同口径の約０．１−０．２閣の穴を８〜６
０個／、ｍｍ”の密集度で多数設け、これらの穴のなか
に導電ペーストを充填したものである。
前記導電ペーストは、銀、銀−パラジウム、銀−白金、
銀−金、銅のいずれか、またはこれらを混合したものを
ペースト状にした導電性金属材料から構成されている。
以上のとおり本実施例においては、前記放熱用スルーホ
ール１４を構成するそれぞれの穴は、前記信号伝達用バ
イアホール５と同口径のため、セラミック多層配線基板
１１の製造に際し、導電ペースト充填を含めて同一工程
で実施することができる。
このため、製造原価を安価にすることができる。
なお、本発明の技術は前記実施例における技術に限定さ
れるものではなく、同様な機能を果たす他の態様に手段
によってもよく、また本発明の技術は前記構成の範囲内
において種々の変更、付加が可能である。
ｇ、　発明の効果 以上の説明から明らかなように本発明のセラミック配線
基板によれば、半導体装置の実装位置に、導電性金属材
料が充填された多数の、信号伝達用バイアホールと同様
な貫通穴を密集して設け、または、これらの密集した貫
通穴を接地用導体パターンまたは放熱用導体パターンに
接続するので、前記半導体装置から発生する熱を、前記
密集した貫通穴（放熱用スルーホール）を介して、効率
よく放散することができる。
また、前記セラ藁ンク配線基板の製造に際し、工程を追
加することなく、通常の製造工程内で行なうことができ
る。
【図面の簡単な説明】
第１図は本発明の一実施例を示すセラミック配ｍ基板の
断ＷＪ図、第２図は放熱用スルーホールの一例を示す横
断面図、第３図は従来のセラミック配線基板の断面図で
ある。 ５・・・信号伝達用バイアホール、 ６・・・半導体装置、 １１・・・セラくンク多層配線基板、 １２・・・接地用導体パターン、 １３・・・放熱用導体パターン、 １４・・・放熱用スルーホール。 第 ］ 第 図 図 一４９’。 第 図

Claims (1)

  1. 【特許請求の範囲】 １）半導体装置の実装位置に、導電性金属材料が充填さ
    れた多数の、信号伝達用バイアホールと同様な貫通穴を
    、放熱のため密集して設けることを特徴とするセラミッ
    ク配線基板。 ２）複数積層された配線基板の半導体装置の実装位置に
    、導電性金属材料が充填された多数の、信号伝達用バイ
    アホールと同様な貫通穴を、放熱のため密集して設ける
    と共に、これらの穴が前記配線基板の内部に設けられた
    接地用導体パターンに接続されることを特徴とするセラ
    ミック配線基板。 ３）複数積層された配線基板の半導体装置の実装位置に
    、導電性金属材料が充填された多数の、信号伝達用バイ
    アホールと同様な貫通穴を、放熱のため密集して設ける
    と共に、前記配線基板の内部に接続用導体パターンとは
    無関係な、単数または複数の導電性金属材料からなる放
    熱用導体パターンに、接続されることを特徴とするセラ
    ミック配線基板。 ４）前記導電性金属材料が銀、銀−パラジウム、銀−白
    金、銀−金、または銅のペースト状材料である特許請求
    の範囲第１項、第２項、または第３項記載のセラミック
    配線基板。
JP2088544A 1990-04-03 1990-04-03 セラミック配線基板 Pending JPH03286590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2088544A JPH03286590A (ja) 1990-04-03 1990-04-03 セラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2088544A JPH03286590A (ja) 1990-04-03 1990-04-03 セラミック配線基板

Publications (1)

Publication Number Publication Date
JPH03286590A true JPH03286590A (ja) 1991-12-17

Family

ID=13945795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2088544A Pending JPH03286590A (ja) 1990-04-03 1990-04-03 セラミック配線基板

Country Status (1)

Country Link
JP (1) JPH03286590A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600590A1 (en) * 1992-12-03 1994-06-08 International Computers Limited Cooling electronic circuit assemblies
US5543661A (en) * 1994-05-31 1996-08-06 Sumitomo Metal Ceramics Inc. Semiconductor ceramic package with terminal vias
WO1996042134A1 (fr) * 1995-06-09 1996-12-27 Matsushita Electric Industrial Co., Ltd. Amplificateur
US5731067A (en) * 1995-06-07 1998-03-24 Denso Corporation Multi-layered substrate
JP2001015869A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 配線基板
JP2001077540A (ja) * 1999-09-06 2001-03-23 Toshiba Corp セラミック基板
JP2001127224A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
US6303877B2 (en) 1997-12-26 2001-10-16 Fujitsu Limited Multilayer thin-film wiring board
WO2004068923A1 (ja) * 2003-01-28 2004-08-12 Cmk Corporation メタルコア多層プリント配線板
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
DE4443424B4 (de) * 1993-12-07 2009-07-09 Denso Corporation, Kariya Anordnungen aus einem mehrschichtigen Substrat und einem Leistungselement und Verfahren zu ihrer Herstellung
JP2013149918A (ja) * 2012-01-23 2013-08-01 Mitsubishi Electric Corp 配線基板及びこれを用いた半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158297A (ja) * 1984-08-29 1986-03-25 沖電気工業株式会社 多層印刷配線板
JPS63127590A (ja) * 1986-11-17 1988-05-31 松下電器産業株式会社 電子回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158297A (ja) * 1984-08-29 1986-03-25 沖電気工業株式会社 多層印刷配線板
JPS63127590A (ja) * 1986-11-17 1988-05-31 松下電器産業株式会社 電子回路装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600590A1 (en) * 1992-12-03 1994-06-08 International Computers Limited Cooling electronic circuit assemblies
DE4443424B4 (de) * 1993-12-07 2009-07-09 Denso Corporation, Kariya Anordnungen aus einem mehrschichtigen Substrat und einem Leistungselement und Verfahren zu ihrer Herstellung
US5543661A (en) * 1994-05-31 1996-08-06 Sumitomo Metal Ceramics Inc. Semiconductor ceramic package with terminal vias
US5731067A (en) * 1995-06-07 1998-03-24 Denso Corporation Multi-layered substrate
WO1996042134A1 (fr) * 1995-06-09 1996-12-27 Matsushita Electric Industrial Co., Ltd. Amplificateur
US6303877B2 (en) 1997-12-26 2001-10-16 Fujitsu Limited Multilayer thin-film wiring board
JP2001015869A (ja) * 1999-06-30 2001-01-19 Kyocera Corp 配線基板
JP2001077540A (ja) * 1999-09-06 2001-03-23 Toshiba Corp セラミック基板
JP2001127224A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
US7087845B2 (en) 2003-01-28 2006-08-08 Cmk Corporation Metal core multilayer printed wiring board
WO2004068923A1 (ja) * 2003-01-28 2004-08-12 Cmk Corporation メタルコア多層プリント配線板
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP4630041B2 (ja) * 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法
JP2013149918A (ja) * 2012-01-23 2013-08-01 Mitsubishi Electric Corp 配線基板及びこれを用いた半導体モジュール

Similar Documents

Publication Publication Date Title
US5599747A (en) Method of making circuitized substrate
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
US6043986A (en) Printed circuit board having a plurality of via-holes
US5519176A (en) Substrate and ceramic package
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
CN100417310C (zh) 具有散热元件的印刷电路板,其制作方法和包含它的器件
EP1761119B1 (en) Ceramic capacitor
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US6528734B2 (en) Semiconductor device and process for fabricating the same
US20080017402A1 (en) Substrate module with high thermal conductivity and its fabrication method of same
JPH09307238A (ja) 多層回路基板
JPH03286590A (ja) セラミック配線基板
US6221694B1 (en) Method of making a circuitized substrate with an aperture
JP2008513998A (ja) 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー
JPH06104350A (ja) 多層配線基板
US6207354B1 (en) Method of making an organic chip carrier package
US6225028B1 (en) Method of making an enhanced organic chip carrier package
JPH05191002A (ja) 多層回路板
JPH07106721A (ja) プリント回路板及びその放熱方法
JPH065994A (ja) 多層プリント配線板
JPH10242335A (ja) 半導体装置
JPH07321471A (ja) 多層基板
JPS5853854A (ja) 高密度ｌｓｉパツケ−ジ
JPH08250650A (ja) 半導体装置
JPS6219072B2 (ja)