JP4630041B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4630041B2
JP4630041B2 JP2004329815A JP2004329815A JP4630041B2 JP 4630041 B2 JP4630041 B2 JP 4630041B2 JP 2004329815 A JP2004329815 A JP 2004329815A JP 2004329815 A JP2004329815 A JP 2004329815A JP 4630041 B2 JP4630041 B2 JP 4630041B2
Authority
JP
Japan
Prior art keywords
substrate body
mounting area
wiring board
back surface
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004329815A
Other languages
English (en)
Other versions
JP2006140360A (ja
Inventor
誠 永井
節男 矢田
敦士 内田
雅仁 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004329815A priority Critical patent/JP4630041B2/ja
Publication of JP2006140360A publication Critical patent/JP2006140360A/ja
Application granted granted Critical
Publication of JP4630041B2 publication Critical patent/JP4630041B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、比較的発熱量が多い発光素子を実装するための配線基板の製造方法に関する。
近年、フリップチップ型の配線基板には、発光ダイオードなどの比較的発熱量が多い発光素子を実装することが求められている。前記発光ダイオード素子(LED素子)は、その動作に伴って従来の電子部品に比べ多量の熱を発生する。このため、LED素子を実装する配線基板の表面やキャビティの底面に位置する実装エリアの直下には、放熱孔や当該孔に金属ペーストを充填することが提案されている(例えば、特許文献1参照)。
特開2002−353515号公報(図1,図7)
前記特許文献1に開示された放熱孔は、LED素子を実装する補助セラミックシートの直下に位置するセラミック基板の中間を貫通して形成されている。このため、大型化するLED素子から発熱される大量の熱を迅速且つ効率良く放熱することができない。また、上記放熱孔に金属ペーストを充填しても、LED素子自体は補助セラミックシート上に実装されているため、やはり放熱特性が不十分となる、という問題点があった。
本発明は、前記背景技術における問題点を解決し、比較的発熱量が多い発光素子を実装しても、当該発光素子から発生する熱を迅速且つ確実に外部に放熱できる配線基板の製造方法を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、熱伝導率の高い金属製のビア導体を電子部品の実装エリアの直下に配置する、ことに着想して成されたものである。
即ち、本発明による配線基板の配線基板(請求項1)は、セラミックからなり且つ表面および裏面を有する基板本体と、かかる基板本体の表面に位置する発光素子の実装エリアと、かかる実装エリアを含む上記基板本体の表面と裏面との間を貫通するAg−Cu系合金から形成された単数のビア導体と、を含み、平面視において、上記ビア導体の断面積は、上記実装エリアの面積よりも大である、配線基板の製造方法であって、
複数枚のグリーンシートを積層した積層体を焼成し、セラミックからなり、表面と裏面との間を貫通するビアホールを有する基板本体を形成する工程と、
g−Cu系合金からなるプリフォーム片をリフローし、且つ上記ビアホール内で溶かして充填する工程と、を含む、ことを特徴とする。
これによれば、得られる配線基板において、比較的発熱量の多い発光素子から発生した熱は、その実装エリアの直下に上端が位置する単数のビア導体に吸熱されると共に、かかるビア導体を介して基板本体の裏面側に放熱される。また、ビア導体内を伝導する熱の一部は、当該ビア導体と接続された内部電極または内部配線、あるいは基板本体を形成する絶縁材中にも分散して放熱される。しかも、前記ビア導体は、その断面積が前記実装エリアの面積よりも大であり、且つ比較的高い熱伝導率のAg−Cu系合金からなるプリフォーム片をリフローし且つ溶かして形成するため、上記熱を迅速に伝導して放熱できる。従って、比較的発熱量の多い発光素子を実装しても、正確な動作を容易に保証できるセラミック製の配線基板を提供することが可能となる。
尚、前記絶縁材には、例えばアルミナを主成分とするセラミックが含まれる。また、前記基板本体の表面には、かかる表面に開口するキャビティおよびその底面も含まれる。更に、前記ビア導体は、前記基板本体に内蔵された内部電極や内部配線に接続されていても良い。加えて、前記Ag−Cu系合金は、Agを72〜85wt%含み且つ残部がCuからなる。
更に、前記基板本体の平面視において、前記電子部品の実装エリアに対する前記ビア導体の断面積の割合を大きくするに連れて、放熱の効果も大きくできる。
付言すれば、本発明の対象となる配線基板は、前記基板本体の裏面に露出する当該ビア導体の下端には、当該基板本体の裏面に形成した配線層または表面電極が接続されている、ものも含まれる。これよる場合、ビア導体内を伝導してきた前記熱を、基板本体の裏面に位置する上記配線層または表面電極を介して、当該配線基板の外部に一層効率良く迅速に放熱することが可能となる。
尚、上記表面電極には、基板本体の裏面に形成された平坦な導体層のほか、かかる導体層にロウ付けされた導体ピンなども含まれる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明により得られる配線基板1を示す垂直断面図、図2は、図1の部分拡大平面図である。
配線基板1は、図1に示すように、セラミック(絶縁材)sからなり表面3および裏面4を有する基板本体2と、かかる基板本体2の表面3に開口するキャビティ5の底面6に位置する発光素子8の実装エリアaと、かかる実装エリアaを含む上記底面6と基板本体2の裏面4との間を、基板本体2の厚み方向に沿って貫通するビア導体(以下、単にビアと称する)10と、を含んでいる。
基板本体2は、例えばアルミナを主成分とする複数枚のグリーンシートを積層・圧着した後、所定の温度帯で焼成する工程により得られたセラミック(絶縁材)sからなり、その内部には、図示しない内部配線層または内部電極が所要のパターンで形成されている。上記キャビティ5は、平面視が矩形(正方形または長方形)、または円形を呈する。
また、上記発光素子(例えば、発光ダイオード)8は、比較的発熱量が多く、図1に示すように、キャビティ5の底面6における実装エリアaに、例えばAu−Sn系などの低融点合金からなるロウ材7を介して実装されている。かかる発光素子8は、平面視で矩形を呈する。尚、ロウ材7に替えて、エポキシ系樹脂材を用いても良い。
前記ビア10は、比較的熱伝導率が高いAg、Ag−15〜28wt%Cu系合金、またはCu粉末を含む導電性ペーストからなり、これらを前記グリーンシートの積層体を焼成して得られた基板本体2におけるキャビティ5の底面6と基板本体2の裏面4との間を貫通するビアホールvに充填して得られた円柱形の導体である。
本発明では、前記ビア10は、上記Ag−Cu系合金からなり且つ球形または柱体形のプリフォーム片を配置した後、これをリフロー(再加熱)し且つビアホールv内で溶かすことで、当該ビアホールv内にAg−Cu系合金のビア10を充填する工程により形成される。
図1と図2の部分拡大図に示すように、当該ビア10の上端11は、キャビティ5の底面6に露出すると共に、かかる底面6に位置する実装エリアaよりもやや大きい。ビア10の下端12は、基板本体2の裏面4に露出すると共に、かかる裏面4に形成された表面電極13に接続されている。因みに、基板本体2の平面視において上記実装エリアaに対するビア10の断面積の割合は、約140%である。
尚、キャビティ5の側面には、発光素子8から発光された光を反射するAgなどからなる反射層9が全周に沿って形成されている。また、表面電極13は、Ag、Ag−15〜28wt%Cu系合金、Cu、Ni、W、またはMoから形成されている。更に、ビア10を形成する際、前記基板本体2のうち、キャビティ5となる基板本体2の内側の凹所に別のセラミック体を挿入した状態で、当該積層体の裏面側から前記導電性ペーストが充填される。
上記ビア10は、上記Ag−Cu系合金の前記プリフォーム片を配置した後、これをリフローし且つビアホールv内で溶かして充填する工程により形成される。
以上のような本発明により得られる配線基板1によれば、発光素子8から発生した熱は、ロウ材7またはエポキシ系樹脂材を介して、その実装エリアaの直下に上端11が位置するビア10に吸熱され、かかるビア10を介して下端12から基板本体2の裏面4の表面電極13に放熱される。同時に、ビア10内を伝導する熱の一部は、当該ビア10と接続された内部電極または内部配線、あるいは基板本体2を形成するセラミックs中にも分散して放熱される。しかも、ビア10は、比較的高い熱伝導率のAg−Cu系合金からなるプリフォーム片をリフローし且つビアホールv内で溶かして充填されるため、上記熱を迅速に伝導して放熱することができる。従って、比較的発熱量の多い発光素子8を実装しても、正確な動作を容易に保証できる配線基板を提供することが可能となる。
尚、ロウ材7には、ビア10の合金よりも低融点の合金、またはエポキシ系樹脂材を用いても良い。
図3は、参考形態の配線基板1aを示す垂直断面図、図4は、図3中における発光素子8などの平面的な位置関係を示す部分拡大図である。
配線基板1aは、図3および図4に示すように、前記同様の基板本体2と、前記同様の実装エリアaと、かかる実装エリアaを含むキャビティ5の底面6と基板本体2の裏面4との間を厚み方向に沿って貫通する複数(5個)のビア14,17と、を含んでいる。
即ち、図4に示すように、実装エリアaの中央に上端15が露出するビア14と、実装エリアaの四隅の各コーナ付近に上端18が露出する4個のビア17とからなり、これらの各下端16,19は基板本体2の裏面4に露出し、且つかかる裏面4に形成された表面電極13にそれぞれ接続されている。
因みに、基板本体2の平面視において、上記実装エリアaに対するビア14,17全体の断面積の割合は、約50〜90%である。
尚、4個のビア17が実装エリアaの四隅の各コーナから一部が外側に出ているのは、これらのビア17を充填・形成するためのビアホールvを形成し易くすると共に、発光素子8からの発熱を、基板本体2のセラミックsにも容易に放熱するためである。また、複数のビア14,17は、2個以上であれば良く、実装エリアaの直下に一対、3個、または4個以上を等間隔で配置するほか、中央のビア14を周囲の各ビア17よりも大径としても良い。
以上のような参考形態の第1の配線基板1aによっても、発光素子8から発生した熱は、ロウ材7またはエポキシ系樹脂材を介して、その実装エリアaの直下に上端15,18が位置する複数のビア14,17に吸熱され、これらを介して下端16,19から基板本体2の裏面4の表面電極13に放熱される。同時に、ビア14,17内を伝導する熱の一部は、これらと接続された内部電極または内部配線、あるいは基板本体2を形成するセラミックs中にも分散して放熱される。従って、配線基板1aの実装エリアaに発光素子8を実装しても、正確な動作を容易に保証することが可能となる。
図5は、異なる参考形態の配線基板1bを示す垂直断面図である。
配線基板1bは、図5に示すように、前記同様の基板本体2と、前記同様の実装エリアaと、かかる実装エリアaを含むキャビティ5の底面6と基板本体2の裏面4との間を厚み方向に沿ってほぼ貫通し且つ下端12aが基板本体2の裏面4に露出しないビア10aと、を含んでいる。
以上のような第2の配線基板1bによれば、発光素子8から発生した熱は、実装エリアaの直下に上端11が位置する比較的熱伝導率の高い複数のビア10aに吸熱されると共に、これらを介して当該ビア10aと接続された内部電極または内部配線、あるいは基板本体2を形成するセラミックs中に分散して放熱される。従って、比較的発熱量の多い発光素子8を実装しても、正確な動作を比較的容易に保証することが可能となる。
図6は、更に異なる参考形態の配線基板1cを示す垂直断面図である。
配線基板1cは、図6に示すように、前記同様の基板本体2と、前記同様の実装エリアaと、実装エリアaを含むキャビティ5の底面6と基板本体2の裏面4との間を厚み方向に沿ってほぼ貫通し且つ下端16a,19aが基板本体2の裏面4に露出しない前記同様の5個のビア14a,17aと、を含んでいる。
配線基板1b,1cの基板本体2の裏面4には、厚みが約100μm前後のセラミック層sが残留している。尚、実装エリアaに対するビア10aまたはビア14a,17aの断面積の割合は、前記形態と同様である。
図7は、別なる参考形態の配線基板1dを示す垂直断面図である。
配線基板1dは、図7に示すように、前記同様の基板本体2と、前記同様の実装エリアaと、実装エリアaを含むキャビティ5の底面6と基板本体2の裏面4との間を厚み方向に沿ってほぼ貫通し且つ上端11aがキャビティ5の底面6に露出しないビア10bと、を含んでいる。
上記配線基板1dの基板本体2の表面3に開口するキャビティ5の底面6には、厚みが約100μm前後のセラミック層sが残留している。尚、実装エリアaに対するビア10bの断面積の割合は、前記形態と同様である。
以上のような配線基板1dによれば、発光素子8から発生した熱は、その実装エリアaの直下に位置するキャビティ5の底面6を形成する厚みが約100μmのセラミック層sを介して、比較的高い熱伝導率の高いビア10bに吸熱される。更に、上記熱は、かかるビア10bを介して基板本体2の裏面4に接続する表面電極13に伝導され、これを介してを外部に放熱される。また、ビア10b内を伝導する熱の一部は、これらと接続された内部電極、内部配線、あるいは基板本体2のセラミックs中にも分散して放熱される。従って、比較的発熱量の多い発光素子8を実装しても、正確な動作を比較的容易に保証することが可能となる。
図8は、更になる参考形態の配線基板1eを示す垂直断面図である。
配線基板1eは、図8に示すように、前記同様の基板本体2と、前記同様の実装エリアaと、実装エリアaを含むキャビティ5の底面6と基板本体2の裏面4との間を厚み方向に沿ってほぼ貫通し且つ上端15a,18aがキャビティ5の底面6に露出しない前記同様の5個のビア14b,17bと、を含んでいる。
配線基板1eの基板本体2の表面3に開口するキャビティ5の底面6には、厚みが約100μm前後のセラミック層sが残留している。尚、実装エリアaに対するビア14b,17bの断面積の割合は、前記形態と同様である。
図9は、本発明により得られる異なる形態の配線基板1fを示す垂直断面図である。
配線基板1fは、図9に示すように、前記キャビティ5がない平坦な表面3および裏面4を有する基板本体2aと、かかる基板本体2aの表面3のほぼ中央に位置する実装エリアaと、かかる実装エリアaを含む基板本体2aの表面3と裏面4との間を厚み方向に沿って貫通し且つ下端12が裏面4に露出するビア10と、を含んでいる。
実装エリアaには、ロウ材7を介して前記同様の電子部品20が実装されている。また、ビア10の下端12には、基板本体2aの裏面4に形成された表面電極13が接続されている。更に、基板本体2aの表面3には、複数の接続端子21が形成されると共に、これらはワイヤ22を介して発光素子20と接続されている。尚、上記接続端子21は、基板本体2aに内蔵された図示しない内部配線や内部電極と接続されている。
以上のような配線基板1fによっても、発光素子20から発生した熱は、ロウ材7またはエポキシ系樹脂材を介して、その実装エリアaの直下に上端11が位置するビア10に吸熱され、これを介して下端12から基板本体2aの裏面4の表面電極13に放熱される。同時に、ビア10内を伝導する熱の一部は、これらと接続された内部電極または内部配線、あるいは基板本体2aのセラミックs中にも分散して放熱される。更に、ビア10は、熱伝導率が比較的高いため、上記熱を迅速に伝導して放熱することができる。従って、比較的発熱量の多い発光素子20を実装しても、正確な動作を容易に保証することが可能となる。
図10は、別個の参考形態である配線基板1gを示す垂直断面図である。
配線基板1gは、図10に示すように、前記同様平坦な表面3および裏面4を有する基板本体2aと、前記同様の実装エリアaと、かかる実装エリアaを含む基板本体2aの表面3と裏面4との間を厚み方向に沿って貫通し且つ下端16,19が裏面4に露出する複数(5個)のビア14,17と、を含んでいる。
実装エリアaには、前記同様の発光素子20が実装され、各ビア14,17の下端16,19下端12には、前記同様の表面電極13が接続されている。また、基板本体2aの表面3に形成された複数の接続端子21は、前記同様にワイヤ22を介して電子部品20と接続されている。
図11は、更に異個の参考形態である配線基板1hを示す垂直断面図である。
配線基板1hは、図11に示すように、平坦な表面3および裏面4を有する基板本体2aと、かかる基板本体2aの表面3のほぼ中央に位置する実装エリアaと、かかる実装エリアaを含む基板本体2aの表面3と裏面4との間を厚み方向に沿ってほぼ貫通し且つ下端12aが裏面4に露出しないビア10aと、を含んでいる。
実装エリアaには、前記同様にして発光素子20が実装されている。また、ビア10の下端12aは、基板本体2aの裏面4側に位置する厚み約100μm前後のセラミック層sに覆われている。更に、基板本体2aの表面3に形成された複数の接続端子21は、前記同様にワイヤ22を介して電子部品20と接続されている。
以上のような配線基板1hによっても、発光素子8から発生した熱は、ロウ材7またはエポキシ系樹脂材を介して、その実装エリアaの直下に上端11が位置するビア10aに吸熱され、これを介して内部電極または内部配線、あるいは基板本体2aのセラミックs中に分散して放熱される。更に、ビア10aは、熱伝導率が比較的高い金属からなるため、上記熱を迅速に伝導して放熱することができる。従って、比較的発熱量の多い発光素子20を実装しても、正確な動作を容易に保証することが可能となる。
図12は、別異の参考形態である配線基板1jを示す垂直断面図である。
配線基板1jは、図12に示すように、前記同様の基板本体2aと、前記同様の実装エリアaと、かかる実装エリアaを含む基板本体2aの表面3と裏面4との間を厚み方向に沿ってほぼ貫通し且つ下端16a,19aが裏面4に露出しない複数(5個)のビア14a,17aと、を含んでいる。
実装エリアaには、前記同様に発光素子20が実装され、ビア14a,17aの下端16a,19aは、基板本体2aの裏面4側のセラミック層sに覆われると共に、基板本体2aの表面3に形成された複数の接続端子21は、前記同様にワイヤ22を介して電子部品20と接続されている。
図13は、更に別異の参考形態である配線基板1kを示す垂直断面図である。
配線基板1kは、図13に示すように、前記同様の基板本体2aと、前記同様の実装エリアaと、かかる実装エリアaを含む基板本体2aの表面3と裏面4との間を厚み方向に沿ってほぼ貫通し且つ上端11aが表面3に露出しないビア10bと、を含んでいる。
実装エリアaには、前記同様に発光素子20が実装されている。また、ビア10bの上端11aは、基板本体2aの表面3側に位置する厚み約100μm前後のセラミック層sに覆われている。更に、基板本体2aの表面3に形成された複数の接続端子21は、前記同様にワイヤ22を介して発光素子20と接続される。
以上のような配線基板1kによっても、発光素子20から発生した熱は、ロウ材7またはエポキシ系樹脂材および実装エリアaの直下のセラミック層sを介して、表面3に上端11aが近接するビア10bに吸熱され、これを介して下端12から裏面4側に放熱される。また、一部の熱は、ビア10bを経て、基板本体2aの内部電極または内部配線、あるいはセラミックs中に分散して放熱される。更に、ビア10bは、熱伝導率が比較的高い金属からなるため、上記熱を迅速に伝導して放熱することができる。従って、比較的発熱量の多い発光素子20を実装しても、正確な動作を容易に保証することが可能となる。
図14は、別なる参考形態の配線基板1mを示す垂直断面図である。
配線基板1mは、図14に示すように、前記同様の基板本体2aと、前記同様の実装エリアaと、かかる実装エリアaを含む基板本体2aの表面3と裏面4との間を厚み方向に沿ってほぼ貫通し且つ上端15a,18aが表面3に露出しない複数(5個)のビア14b,17bと、を含んでいる。
実装エリアaには、前記同様に発光素子20が実装され、ビア14b,17bの上端15a,18aは、基板本体2aの表面3側のセラミック層sに覆われると共に、基板本体2aの表面3に形成された複数の接続端子21は、前記同様にワイヤ22を介して発光素子20と接続されている。
本発明は、以上において説明した各形態に限定されるものではない。
前記基板本体2,2aを形成する絶縁材であるセラミックsは、例えばムライトや窒化アルミニウムを主成分とするものとしても良い
更に、ビアの断面形状は、前記円形の形態に限らず、前記実装エリアaの外形と相似形、またはこれに近似した矩形、正多角形、または変形多角形としても良い。
尚、図15に示すように、基板本体2の表面3に平面視が円形のキャビティ5aおよびその底面6aが形成され、かかる底面6aに位置する円形の実装エリアaにロウ材7を介して平面視が円形の発光素子24を実装する参考形態の配線基板としても良い。この参考形態では、図示のように、実装エリアaの中心部に大径のビア26を、実装エリアaの周囲に沿って4個の小径のビア28を配置しても良い。かかるビア26,28は、前記第1乃至第3の何れかの配線基板と同様にして、底面6aと基板本体2の底面4との間を貫通するか、あるいは、ほぼ貫通し且つ上端または下端が露出しないようにされる。
また、図15で示したように、前記キャビティおよびその底面は、平面視が円形を呈する形態としても良く、発光素子が円盤形状の実装に好適に用いられる。
更に、本発明の配線基板は、1個の配線基板の表面に複数の実装エリアを形成したり、あるいはかかる表面に開口するキャビティを複数とし、これらの実装エリアに発光素子を個別に実装する形態とすることも可能である。
本発明により得られる配線基板を示す垂直断面図。 図1中の一部を拡大した平面図。 参考形態の配線基板を示す垂直断面図。 図3中の一部における平面的な位置関係を示す概略図。 異なる参考形態の配線基板を示す垂直断面図。 更に異なる参考形態の配線基板を示す垂直断面図。 別なる参考形態の配線基板を示す垂直断面図。 更になる参考形態の配線基板を示す垂直断面図。 本発明により得られる異なる形態の配線基板を示す垂直断面図。 別の参考形態の配線基板を示す垂直断面図。 更に別の形態である配線基板を示す垂直断面図。 別異の参考形態の配線基板を示す垂直断面図。 更に別異な形態の配線基板を示す垂直断面図。 の参考形態である配線基板を示す垂直断面図。 別の参考形態の実装エリアとビアの平面的な位置関係を示す概略図。
,1f…………………………………配線基板
2,2a…………………………………基板本体
3…………………………………………表面
4…………………………………………裏面
5…………………………………………キャビティ(表面)
6…………………………………………底面(表面)
8,20…………………………………発光素子
0………………………………………ビア導体
1………………………………………上端
2………………………………………下端
a…………………………………………実装エリア
s…………………………………………セラミック(絶縁材)

Claims (1)

  1. セラミックからなり且つ表面および裏面を有する基板本体と、かかる基板本体の表面に位置する発光素子の実装エリアと、かかる実装エリアを含む上記基板本体の表面と裏面との間を貫通するAg−Cu系合金から形成された単数のビア導体と、を含み、平面視において、上記ビア導体の断面積は、上記実装エリアの面積よりも大である、配線基板の製造方法であって、
    複数枚のグリーンシートを積層した積層体を焼成し、セラミックからなり、表面と裏面との間を貫通するビアホールを有する基板本体を形成する工程と、
    g−Cu系合金からなるプリフォーム片をリフローし、且つ上記ビアホール内で溶かして充填する工程と、を含む、
    ことを特徴とする配線基板の製造方法。
JP2004329815A 2004-11-12 2004-11-12 配線基板の製造方法 Expired - Fee Related JP4630041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004329815A JP4630041B2 (ja) 2004-11-12 2004-11-12 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004329815A JP4630041B2 (ja) 2004-11-12 2004-11-12 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006140360A JP2006140360A (ja) 2006-06-01
JP4630041B2 true JP4630041B2 (ja) 2011-02-09

Family

ID=36620964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004329815A Expired - Fee Related JP4630041B2 (ja) 2004-11-12 2004-11-12 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4630041B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109079A (ja) * 2006-09-26 2008-05-08 Kyocera Corp 表面実装型発光素子用配線基板および発光装置
JP5092583B2 (ja) * 2007-06-28 2012-12-05 株式会社大真空 圧電振動デバイス
KR101119259B1 (ko) * 2010-01-12 2012-03-20 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
CN102711365A (zh) * 2012-05-09 2012-10-03 敬鹏(常熟)电子有限公司 具有嵌入式导电元件的电路板及其应用
JP6465386B2 (ja) 2014-11-17 2019-02-06 新光電気工業株式会社 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
CN206864455U (zh) * 2014-11-20 2018-01-09 日本精工株式会社 散热基板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286590A (ja) * 1990-04-03 1991-12-17 Nippon Cement Co Ltd セラミック配線基板
JPH07130907A (ja) * 1993-10-29 1995-05-19 Kyocera Corp 半導体モジュールの製造方法
JPH07131161A (ja) * 1993-10-29 1995-05-19 Kyocera Corp セラミック回路基板
JPH07162157A (ja) * 1993-12-07 1995-06-23 Nippondenso Co Ltd 多層基板
JPH08335782A (ja) * 1995-06-07 1996-12-17 Nippondenso Co Ltd 多層基板
JPH09148691A (ja) * 1995-09-19 1997-06-06 Denso Corp プリント配線基板
JP2001156406A (ja) * 1999-11-30 2001-06-08 Kyocera Corp 窒化ケイ素配線基板
JP2002198660A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 回路基板及びその製造方法
JP2002261454A (ja) * 2001-03-06 2002-09-13 Hitachi Ltd 回路基板、その製造方法、自動車用電子回路装置
JP2003060142A (ja) * 2001-08-14 2003-02-28 Matsushita Electric Ind Co Ltd サブマウント装置およびその製造方法
JP2004200614A (ja) * 2002-12-20 2004-07-15 Kyocera Corp 配線基板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286590A (ja) * 1990-04-03 1991-12-17 Nippon Cement Co Ltd セラミック配線基板
JPH07130907A (ja) * 1993-10-29 1995-05-19 Kyocera Corp 半導体モジュールの製造方法
JPH07131161A (ja) * 1993-10-29 1995-05-19 Kyocera Corp セラミック回路基板
JPH07162157A (ja) * 1993-12-07 1995-06-23 Nippondenso Co Ltd 多層基板
JPH08335782A (ja) * 1995-06-07 1996-12-17 Nippondenso Co Ltd 多層基板
JPH09148691A (ja) * 1995-09-19 1997-06-06 Denso Corp プリント配線基板
JP2001156406A (ja) * 1999-11-30 2001-06-08 Kyocera Corp 窒化ケイ素配線基板
JP2002198660A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 回路基板及びその製造方法
JP2002261454A (ja) * 2001-03-06 2002-09-13 Hitachi Ltd 回路基板、その製造方法、自動車用電子回路装置
JP2003060142A (ja) * 2001-08-14 2003-02-28 Matsushita Electric Ind Co Ltd サブマウント装置およびその製造方法
JP2004200614A (ja) * 2002-12-20 2004-07-15 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
JP2006140360A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
JP5766593B2 (ja) 発光素子搭載用配線基板
JP4915058B2 (ja) Led部品およびその製造方法
US9887338B2 (en) Light emitting diode device
JP2009071013A (ja) 発光素子実装用基板
JP2006216764A (ja) 発光素子実装用配線基板
JP2008294253A (ja) 発光素子実装用配線基板
JP2008172113A (ja) 配線基板
JP2002026184A (ja) 半導体装置およびその製造方法
JP2008016593A (ja) 発光素子搭載用配線基板
JP2008041910A (ja) 配線基板および多数個取り配線基板
JP6068645B2 (ja) 配線基板および電子装置
JP4630041B2 (ja) 配線基板の製造方法
JP2007227728A (ja) Led部品およびその製造方法
JP2007258619A (ja) 発光素子収納用パッケージ
JP2009038161A (ja) 発光素子収納用パッケージ
JP4880927B2 (ja) 配線基板
JP2008130946A (ja) 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
JP6855663B2 (ja) Led照明装置
JP6613089B2 (ja) 配線基板およびその製造方法
JP4250171B2 (ja) 発光素子用セラミックパッケージ
JP2017059831A (ja) 配線基板およびその製造方法
JP2007273852A (ja) 発光素子収納用パッケージ
JP2013008826A (ja) 発光素子実装用配線基板およびその製造方法
US8232481B2 (en) Wiring board with columnar conductor and method of making same
JP5209856B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100608

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4630041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees